L'évolution de la microélectronique est rythmée par l'augmentation constante du nombre de transistors intégrés dans chaque circuit grâce à la miniaturisation des dispositifs. Face à des coûts de fabrication et de développement de plus en plus élevés d'une part et à l'apparition de phénomènes parasites de plus en plus importants dans les dispositifs miniaturisés d'autre part, l'industrie se tourne progressivement vers l'intégration tridimensionnelle où les circuits sont empilés. La phase suivante de cette évolution pourra consister en la fabrication de circuits eux-mêmes tridimensionnels avec des composants répartis sur plusieurs niveaux. Dans ce contexte, la croissance catalysée de nanofils par CVD permet d'obtenir des structures cristallines en silicium sans relation d'épitaxie et de dimensions nanométriques sans photolithographie agressive. Nous avons utilisé ces propriétés pour la réalisation de démonstrateurs de capacités MOS et MIM ultra-denses de respectivement 22 µF/cm² et de 9 µF/cm² grâce à l'importante surface déployée par une assemblée de nanofils. Ces valeurs correspondent à des gains en surface appotée par les nanofils de 27,5 et de 16 pour les capacités MOS et MIM. Nous présentons dans ce travail de thèse, le dimensionnement, la fabrication et la caractérisation de ces dispositifs, depuis la croissance des nanofils jusqu'à l'obtention du démonstrateur complet. Nous nous sommes également intéressés aux principales briques technologiques de la fabrication de transistors verticaux à base de nanofils pour les niveaux d'interconnexion. Nous avons pour cela mis au point une technologie de croissance guidée de nanofils et étudié les qualités d'interface de l'empilement d'une grille déposé à basse température sur les nanofils. Cette étude s'appuie sur la comparaison des propriétés électriques de capacités MOS à base de nanofils obtenus par croissance catalysée avec les mêmes nanostructures obtenues par épitaxie sélective. Les nanofils catalysés présentent une très bonne qualité d'interface avec un empilement à base d'alumine et de nitrure de titane. Les technologies mises au point dans cette thèse ouvrent de nouvelles opportunités pour l'intégration tridimensionnelle au sein d'une même puce.

L'absence de structure cristalline dans les verres métalliques tendrait à suggérer qu'aucun effet d'échelle sur leur comportement mécanique ne pourrait exister. Cependant, la diminution de la taille des éprouvettes de verre métallique, principalement solliciter en micro-compression sur des micro-pilliers usiné au FIB à partir de BMG révèlent une transition entre des mécanismes de déformation localisés dans des bandes de cisaillement pour des échelles supérieures à 400 nm et des mécanismes qui présentent des déformations homogènes en dessous de 400 nm. Des interrogations demeurent cependant sur l'impact des procédés d'élaboration des échantillons. Dans cette thèse, on s'intéresse à une autre voie de caractérisation des effets d'échelle sur le comportement mécanique des verres métalliques par l'élaboration et la caractérisation d'éprouvettes obtenues par des procédés de microélectronique dans des films minces de verre métallique de différentes épaisseurs, sans recours à de l'usinage FIB. La structure amorphe et la composition des dépôts réalisés par MS-PVD ont été confirmées par des analyses DRX et MET. L'homogénéité des dépôts entre les différentes épaisseurs a été confirmée par l'invariance du module de Young et du module de cisaillement déterminé par diffusion Brillouin sur chaque épaisseur. Des mesures de nano indentation ont cependant révélé une diminution de la dureté, une augmentation du module de compressibilité et du coefficient de Poisson avec l'augmentation de l'épaisseur des films. L'observation des déformations d'éprouvettes de flexion et des empreintes en nano indentation confirme l'existence d'une taille critique d'éprouvette. Les relations entre les différentes propriétés mécaniques et les observations sur les effets d'échelle sont discutées à partir du modèle des STZ et d'une loi de comportement élasto-plastique parfaite pour toutes les épaisseurs.

L'augmentation de la densité de puissance des convertisseurs déénergie électrique nécessite une gestion thermique toujours plus performante. La thermique devient même l'élément dimensionnant de ces convertisseurs et est au centre des préoccupations des concepteurs. Le diamant présente des propriétés physico-chimiques exceptionnelles particulièrement adaptées à la gestion thermique des composants semi-conducteurs de l'électronique de puissance. C'est en effet le meilleur matériau isolant et conducteur thermique connu à ce jour. La possibilité de réaliser du diamant polycristallin de manière reproductible par synthèse CVD ouvre aujourd'hui à ce matériau un grand champ d'applications industrielles. Nous avons étudié les potentialités d'applications au domaine particulier de l'électronique de puissance. Nous avons tout d'abord développé une plateforme de simulation COMSOL qui nous permette d'évaluer différentes structures pour optimiser le système de refroidissement des composants d'électronique de puissance. Nous avons alors étudié deux solutions, l'utilisation d'un substrat diamant épais pour reporter les composants ou le dépôt direct d'une fine couche de passivation sur les composants en fin de fabrication. Nous avons ainsi développé une structure à substrat diamant et micropoteaux en cuivre qui permet d'extraire jusqu'à 800 W/cm² sous le composant pour un échauffement de 120°C. Cette structure a été réalisée technologiquement pour valider toute la démarche de simulation et conception. Ce prototype propose des performances particulièrement intéressantes pour l'intégration des convertisseurs d'électronique de puissance à haute densité de puissance. Nous avons également étudié la passivation des composants avec du diamant CVD en lieu et place du SiO2. L'intérêt d'une telle passivation est démontré en simulation et les différentes étapes de la réalisation technologique sont étudiées. Cette dernière partie met en évidence des difficultés qu'il faudra lever si l'on souhaite utiliser le diamant comme couche de passivation.

Le domaine de la microélectronique connaît aujourd'hui un tournant technologique majeur avec l'essor de structures nanométriques, les nanofils semiconducteurs. Ces nanofils peuvent être synthétisés "atome par atome" par une approche dite ascendante (ou Bottom-Up) qui présente un fort potentiel industriel grâce notamment à sa simplicité de mise en oeuvre et au faible coût engendré si l'on compare à des procédés standards de structuration de la matière par voie descendante (ou Top-Down). Dans cette optique, une question d'importance se pose : comment manipuler ces nanostructures et les arranger de façon à créer un dispositif fonctionnel ? Nous avons développé dans ces travaux de thèse un procédé inédit d'adressage à grande échelle couplant le phénomène d'attraction dû à la diélectrophorèse et l'assemblage capillaire. Les nanofils vont en effet pouvoir se polariser s'ils sont soumis à un champ électrique, être attirés dans les zones de champ fort prédéfinies, et enfin l'assemblage capillaire nous assure un alignement supplémentaire ainsi qu'un contrôle précis du séchage du liquide dans lequel sont suspendus les nanofils. Cette approche est d'autant plus intéressante qu'elle s'adapte à différents matériaux, comme le silicium ou l'arséniure d'indium, candidats prometteurs pour l'électronique de demain. Enfin, nous mettrons à profit la méthode d'alignement développée pour intégrer des nanofils dans des dispositifs fonctionnels. Nous analysons dans un premier temps le problème de l'adressage électrique des nanofils qui diffère de celui du matériau massif. Nous présentons une méthode permettant de différencier l'influence de la résistance de contact de celle du nanofil lui- même. Ces études matériaux sont capitales pour permettre l'intégration à grande échelle des nanofils dans des dispositifs microélectroniques. S'ensuit la première démonstration de l'implémentation de transistors à nanofils. La dernière application démontrée exploite le grand rapport surface sur volume des nanofils pour mettre en oeuvre des capteurs, tout d'abord de luminosité, puis d'humidité et enfin de gaz. Les nanofils semiconducteurs présentent en effet la potentialité d'une forte sensibilité en détection, car la déplétion ou l'accumulation des porteurs de charge causées par les changements d'états de surface peut affecter les propriétés électroniques de ces nanofils. Ces protoypes de dispositifs fonctionnels sont une synthèse des travaux menés au cours de ces travaux de thèse et illustrent toutes les possibilités offertes par cette méthode d'intégration de nanofils semiconducteurs.

La microfluidique est un domaine très vaste qui étudie les comportements de fluides à l'échelle micrométrique. Grâce aux progrès de la microfabrication, elle suscite un nombre croissant d'applications en biologie ou chimie, et même très récemment en optique. En effet, son utilisation pour réaliser des cristaux photoniques est attractive par rapport aux technologies standards : elle permet une fabrication collective avec des interfaces très lisses. Dans cette perspective, cette thèse propose d'utiliser la microfluidique diphasique pour la fabrication de réseaux stables de microbulles, et pour intégrer de façon simple des fonctionnalités optiques réelles. Nous présentons d'abord la formation de réseaux hexagonaux de microbulles monodisperses de période dans la gamme 5-100 µm, contrôlée par la géométrie et les conditions d'écoulement. La qualité de ces cristaux a été révélée par imagerie de diffraction. Un photopolymère, utilisé comme liquide porteur, a permis l'obtention de structures stables sur plusieurs mois. Nous avons développé une technologie verre-verre qui permet la fabrication de canaux adaptés aux applications optiques : transparents, rigides et chimiquement résistants. Pour démontrer les potentialités de nos systèmes, nous avons réalisé des cristaux de bulles incluant des défauts contrôlés (lacune d'une bulle ou d'une ligne de bulles), éléments clés pour la conception de guides d'ondes ou de résonateurs. Nous utilisons des plots qui excluent les bulles de zones choisies, par compétition entre tension interfaciale et forces hydrodynamiques. Nous avons développé et validé expérimentalement un modèle qui prédit l'efficacité de cette méthode. La génération des microbulles sur puce est prometteuse pour la photonique : elle permet l'auto-organisation des structures avec une rugosité extrêmement faible. L'obtention de périodes comparables à la longueur d'onde est encore nécessaire pour la réalisation de fonctions basées sur les cristaux photoniques. Notre app roche doit permettre cette réduction de taille, car les limites de diffraction inhérentes à la photolithographie interviennent seulement pour la fabrication des canaux et non lors de la formation des bulles. Ce travail constitue donc une nouvelle approche, optofluidique, à la réalisation d'un guide d'onde, un filtre ou un résonateur optique.

Pas de résumés en français

Exploiting wireless communications has had an unstoppable growth in the last years. In this attracting scenario, the Ultra Wide Band (UWB) market represents one of the main interesting targets for semiconductor industry. The availability of newer and larger bandwidth in the frequency spectrum (60 GHz and 77 GHz) opens to the possibility of higher bitrates communications. The technology cost reduction is made possible by the use of silicon as semiconductor substrate in the place of classical heterojunction materials. The rapid reduction of the technological node (seen as the thinning of the gate channel) in the new generation of CMOS transistors allows obtaining faster transistors that become usable on V band applications. Therefore, the digital origin of the technology yields two additional advantages. First of all, the facilities for the circuits' production already exist as well as the recipe to create the devices on the substrate. The only additive cost remains the characterization of the technology at mm-wave frequencies. The second fundamental advantage is the possibility to have a complete integration of the system in the same dies with a substantial reduction of packaging and interconnection costs. The objectives of this thesis is the design and the modeling of a complete 60 GHz UWB transceiver starting from the characterization and the optimization of the single subcomponents. The main feature that constitutes the principal constraint of the entire work of this thesis is the high efficiency required for the transceiver front - end. The energy safe capability, in fact, represents the strength point of this project, being the system conceived for wireless sensors network applications. Passive components as inductors and RF lines, have been the first elements that have been designed and characterized. Then the structure of CMOS transistor have been analyzed and characterized in order to obtain performances as higher as possible, in particular for wide transistors. The knowledge acquired during this first part has allowed the developed of high quality factor inductors and high performance transistors (used in the design of upconversion mixer). In addition, the optimum correspondence between simulations and measurements combined with the gained experience on the RF electromagnetic simulations have been exploited to create a series of innovative (when possible) passive structures as baluns, power splitters and power couplers. The second significant part of this work has been consecrated to the modeling of a series of high performance active circuits in the transmitter and the receiver blocks (upconversion mixer, voltage controlled oscillator ad a series of differential and single-ended buffers). The behavior of these structures has been accurately investigated and optimized in order to be later efficiently integrated in the complete transceiver system. The systems are finally integrated in two different dies, transmitter and receiver blocks, and the 60 GHz link has been yield by a demostrator set-up.

Les réseaux de capteurs sans fil (WSN) ont attiré un grand intérêt dans la dernière décennie, et ont apporté des solutions dans un nombre croissant d'applications. Toutefois, certaines d'entre elles restent irréalisables en raison de forts points de blocage non résolus, comme un manque de synchronisation entre les prises de mesures, ainsi que des débits de données trop faibles. Ce travail apporte une solution à ces deux points majeurs via la conception d'un noeud communicant sans fil spécifique. Celle ci, basée sur la conception croisée, utilise les propriétés temporelles des modulations UltraLarge Bande (UWB) pour permettre une synchronisation très précise ainsi qu'un débit de données élevé. Notre démonstrateur ASIC basé sur ces travaux permet une précision de synchronisation de 2 ns pour une modulation IR-UWB sur une bande passante de 1,5 GHz. Cette thèse décrit le protocole de synchronisation WiDeCS et la conception de deux preuves de concept fonctionnelles sur FPGA et ASIC.

Depuis plusieurs générations technologiques, la réduction des dimensions des transistors à effet de champ Métal-Oxyde-Semiconducteur (MOSFET) n'est plus suffisante pour augmenter à elle seule les performances des circuits intégrés. Pour les circuits logiques à partir du nœud 28 nm, l'architecture planaire sur silicium massif a été abandonnée au profit de structures à canaux entièrement désertés (Fully Depleted). Malgré l'avantage apporté par la fabrication de ces transistors (FinFET ou Fully Depleted Silicon On Insulator FDSOI planaire), l'introduction et l'optimisation des contraintes mécaniques dans le canal restent indispensables. Ce travail de recherche présente l'intégration de divers procédés de fabrication permettant de contraindre les MOSFET planaires sur SOI. L'efficacité des couches de nitrure (CESL) contraints, de l'épitaxie des source/drain en SiGe, des substrats de silicium contraints sur isolant (sSOI) ainsi que l'effet de l'orientation du canal a été mesurée pour des longueurs de grille jusque 14 nm. L'intégration de MOSFET à grille damascène (gate-last) a également été développée sur SOI. En particulier, l'intérêt de ce type de grille pour ajuster la tension de seuil et pour optimiser les contraintes a été étudié. Finalement des perspectives sont présentées pour le nœud 10 nm. Des simulations mécaniques ont permis de valider une structure innovante permettant un transfert de contraintes depuis une couche de SiGe enterrée vers le canal. Par ailleurs, une intégration basée sur un procédé d'espaceurs sacrificiels (SIT) est présentée. Celle-ci permet de fabriquer des transistors à forte densité sur SOI.

Les matériaux composites à base de fibre carbone suscitent un intérêt grandissant dans l'industrie en général et avionique en particulier. Très appréciés pour leur résistance exceptionnelle aux efforts de traction ils présentent également un poids bien plus faible que les métaux y compris l'aluminium. Cela permet d'envisager la construction d'aéronefs d'une très grande solidité tout en réduisant significativement leur consommation en carburant. Cependant les composites carbone sont relativement fragiles sous des efforts en flexion ou compression. Leur durée de vie est peu connue et dépend fortement de la géométrie des pièces qui sont souvent surdimensionnées par sécurité. Afin de prévenir d'éventuels accidents et conserver des pièces légères il est indispensable d'évaluer leur état de santé. L'objectif de cette thèse est la conception d'une solution d'instrumentation à base de capteurs miniaturisés en technologie silicium sensibles aux vibrations mécaniques et capables de détecter l'apparition d'un défaut dans la structure. Nous développé un procédé de fabrication simple et robuste pour des capteurs dont l'élément sensible est une jonction PN de type Zéner implémentée dans du polysilicium. Nous avons démontré dans un premier temps une sensibilité aux vibrations mécaniques. La capacité de ces capteurs à faire du suivi de réticulation en autoclave a également été démontrée. La phase suivante a concerné l'étude d'un procédé de packaging souple robuste et modulable pour la mise en réseau des capteurs. Enfin la dernière étape concerne l'étude d'un circuit électronique permettant la lecture du signal et la réduction du bruit de fond.