Ces travaux de recherche visent à associer la technologie des polymères à empreintes moléculaires à des dispositifs acoustiques à onde de Love afin de réaliser un biocapteur. L'objectif majeur était la mise au point d'un protocole de dépôt localisé de polymères non imprimés (NIP) et imprimés (MIP) en films minces compatibles avec la propagation de l'onde élastique. Une seconde partie des travaux a porté sur une caractérisation des films et des capteurs ainsi réalisés, par microscopie à balayage et mesures de détection sous gaz. Des éléments relatifs aux propriétés mécaniques (porosité, surface spécifique) des NIPs, des MIPs avant extraction de la molécule cible, puis après extraction et après recapture, ont permis de valider le principe du capteur, ouvrant la voie à l'application en milieu liquide dans le cadre de travaux débutés parallèlement.

La réduction des dimensions des dispositifs et les limites atteintes par la lithographie pour les nœuds technologiques sub-20nm requièrent l’introduction d’un « double patterning » pour définir les contacts. Le masque final est défini par l’intersection d’un masque dur en TiN et d’un masque organique (OPL) et est utilisé pour transférer les motifs des contacts par gravure plasma dans une couche de diélectriques (SiO2/Si3N4). Par rapport aux nœuds technologiques précédents, cette architecture entraine de nouvelles problématiques dues à l’intégration du double patterning et du masque dur en TiN.Cette thèse porte sur la gravure des contacts définis par « double patterning » pour la technologie 14 nm FDSOI (Fully Depleted Silicon On Insulator) à STMicroelectronics. Plus particulièrement, l’objectif principal de ce travail de thèse a été d’évaluer l’effet des masques d’OPL et de TiN sur la gravure des contacts en termes de contrôle dimensionnel (CD) et de profil de gravure. Dans cet objectif, nous avons comparé deux procédés de gravure de l’OPL à base de N2/H2 ou de COS/O2 et leur impact sur le transfert des contacts. Un autre objectif de ce travail de thèse a été consacré à la compréhension et à la limitation du phénomène de croissance de résidus métalliques après le procédé de gravure des contacts. Ceci est obtenu notamment à travers le développement de traitements plasma post gravure. Pour déterminer les mécanismes d’interactions entre les plasmas du procédé de gravure des contacts et les matériaux des masques, des analyses de la surface des matériaux exposés aux plasmas ont été réalisées par des techniques telles que l’XPS et l’EDX et des analyses de la phase gazeuses du plasma ont été réalisées par spectroscopie d’émission optique (Optical Emission Spectroscopy – OES). Nous avons montré que les profiles des contacts étaient influencés par le procédé de l’étape d’ouverture de l’OPL et particulièrement à travers l’interaction des plasmas et du masque dur en TiN. Cette interaction peut conduire à une modification de la forme du masque dur en TiN et au redépôt de composés métalliques peu volatils sur la plaque et sur les parois du réacteur au cours du procédé de gravure. Ceci peut conduire à une déformation des profils et à un quasi-arrêt de la gravure pendant la gravure des matériaux diélectriques. Par ailleurs, nous avons montré que l’efficacité des traitements à base de méthane pour ralentir ou éviter la croissance de résidus à la surface du TiN après la gravure des diélectriques peut être améliorée par un contrôle de l’état des parois de la chambre au cours du traitement, en effectuant un nettoyage de la chambre en oxygène avant l’application du traitement. / Due to the reduction of the transistor dimensions and the limitations of the lithography to define small contact patterns for the sub-20nm technological nodes, the introduction of double patterning strategies is required for contact patterning. In such architectures, the final mask is defined by the combination of a TiN hard mask and an organic (OPL) mask, which defines the contact patterns that will be transferred into the underlying dielectric layers (SiO2/Si3N4). This leads to new challenges for contacts definition, especially because of the integration of double patterning strategies and TiN hard masks which were not present for previous technologies.This study addresses the contact etching process using a double patterning strategy for the 14 nm Fully Depleted Silicon on Insulator (FDSOI) technology. More particularly, the main goal of this work was to evaluate the impact of both TiN and OPL masks on the contact patterning process in terms of dimensions and profiles control. For this, we have compared two different OPL etch processes (N2/H2 and COS/O2) and their impact in the contact pattern transfer in the dielectric layers. In addition, this work was also dedicated to the understanding and limitation of metallic residues growth occurring after the contact etch process. This is carried out especially through the development of post etch plasma treatments.We performed XPS and EDX analyses to determine the mechanisms involved in the interactions between plasma processing steps and the masking materials (TiN, OPL). The plasma gas phase was also analyzed by Optical Emission Spectroscopy (OES).We show that the contact etch profile is influenced by the OPL etching process due to the interactions between the plasma and the TiN hard mask. These interactions may lead to a modification of the hard mask profile and are at the origin of the metallic contamination observed over the patterned wafer or the reactor walls. Due to this contamination, the contact profiles are deformed and the dielectric etch process may be stopped. Finally, we have shown that the state-of-art CH4-based post-etch-treatments introduced to limit the residues growth after dielectric patterning with a TiN mask can be improved by adding an oxygen-based reactor cleaning process before the post-treatment process.

Pour la réalisation des transistors FDSOI 22 nm et 3D FinFET 10 nm, la gravure de couches ultraminces de quelques nanomètres d’épaisseur doit être réalisée sans endommagement de la couche sous-jacente et n’est plus envisageable avec les procédés reposant sur les plasmas continus à haute densité. Une nouvelle technologie de gravure est étudiée dans cette thèse : elle consiste à modifier la surface d’un matériau sous l’action d’un plasma et à retirer par voie chimique le matériau modifié sélectivement par rapport au matériau non modifié. Nous nous focalisons ici sur la compréhension de la modification du matériau SiN induite par les plasmas de H2 et He, suivie d’une gravure chimique réalisée en solution de HF. Tout d’abord, un dépôt de conditionnement est développé pour prévenir la contamination du substrat et la dégradation des parois. Des diagnostics en plasmas de H2 et He sont ensuite réalisés pour déterminer la nature des ions, leurs flux et leurs énergies. Après exposition du SiN au plasma d’hélium, les caractérisations de surface (FTIR, SIMS) indiquent premièrement que la composition chimique du SiN est inchangée. De plus, la bonne corrélation entre les vitesses de gravure en HF avec les simulations de l’implantation des ions sous SRIM permet de conclure que l’augmentation de la vitesse de gravure est due aux dégâts induits par les ions dans le matériau. Après exposition au plasma d’hydrogène, la vitesse de gravure du SiN en HF dépend essentiellement de la concentration en hydrogène dans le matériau. Une synergie a lieu entre les radicaux H du plasma et le bombardement ionique : les ions créent des liaisons pendantes qui sont indispensables à la formation de liaisons Si-H et N-H par les radicaux. En outre, nous montrons que le temps de plasma de H2 et la dose d’ions ont une importance capitale dans la formation de la couche modifiée qui n’atteint parfois un état stationnaire qu’au bout d’un temps relativement long. / To fabricate 22 nm FDSOI and 10 nm 3D FinFET transistors, ultrathin layers of several nanometers thickness must be etched without damaging the under layer, which can no longer be managed using processes based on high density continuous plasmas. To meet those new challenges, we study in this thesis a new etching technology where the surface of the material is modified under plasma exposure and then removed chemically selectively with respect to the non modified material. We focus here on the understanding of the modification of the SiN material induced by H2 and He plasmas, followed by a chemical etching in HF aqueous solution. First, a protective coating is developed to prevent the contamination of the substrate and the degradation of the wall. Diagnostics in H2 and He plasmas were then carried out to determine the nature of the ions, their fluxes and their energies. After He plasma exposure of the SiN, surface characterizations (FTIR, SIMS) first show that the SiN chemical composition is unchanged. Moreover, the good correlation between the etch rates in HF and the ion implantation profiles calculated by SRIM allows to conclude the increase of the etch rate is due to the ion-induced damages on the material. After H2 plasma exposure, the etch rate of SiN in HF mainly depends on the hydrogen concentration of the film. A synergetic effect occurs between H radicals and the ionic bombardment: the ions induce dangling bonds which are unavoidable to form Si-H and N-H bonds with the radicals. In addition, we show the plasma exposure time and the ion dose play a key role in the formation of the modified layer who sometimes only reaches a steady state after a relatively long time.

Le graphène, une couche monoatomique de carbone, est étudié comme matériau pourconstruire ou encapsuler des biocapteurs afin d’adresser les problèmes de durabilitérencontrés avec les implants intra-corticaux. Ces derniers sont des outils essentiels pour lesprojets médicaux de neuro-réhabilitation afin d’enregistrer les signaux de motoneuronesuniques dans le cerveau. Les implants actuels sont invasifs et leur efficacité est limitée dans letemps par la réaction de rejet des tissus. En combinant une synthèse de graphène optimiséeà cet usage (monocouche continue sur plusieurs cm²) et son intégration dans des capteursélectroniques ultra-sensibles, protégés par des polymères bioactifs, cette thèse propose unenouvelle approche pluridisciplinaire pour construire des implants offrant une meilleurebioacceptance. Au moyen de méthodes d’intégration innovantes et d’études ducomportement du graphène in-vivo et in-vitro, nous évaluons expérimentalement lafaisabilité d’intégration du graphène dans les futures interfaces cerveau machines pour desprojets médicaux au long terme. / Graphene, an atomically thin layer of carbon, is investigated as a biosensing andcoating material in order to address the long term durability issues of invasive intracorticalimplants. These devices are essential tools to record specific single motor neurons activity formedical applications aiming at healing neural injuries. Today’s implants suffer from their highinvasiveness. It is responsible for local inflammation that leads to the failure in unique neuronsactivity recordings in the motor cortex on a long term basis. By combining a monolayergraphene growth and transfer with an ultra-sensitive electronic integration and a biochemicalfunctionalization, this thesis proposes a new multidisciplinary approach to build intracorticalimplants with an improved bioacceptance. By using innovative methods of grapheneintegration in implants, and in-vitro and in-vivo studies to assess the reactions of living tissuesto graphene, we provide an overview of graphene’s potential contribution to future brainmachine interfaces for long term medical projects.

Afin d’optimiser les composants de l’industrie de la microélectronique, il est essentiel d’établir le lien entre la texture cristallographique des matériaux constitutifs et leurs propriétés électriques, thermiques et mécaniques. Ainsi, il est nécessaire de disposer d’outils capables de cartographier la morphologie et l’orientation cristallographique des grains à l’échelle nanométrique. La technique ACOM, implémentée sur un Microscope Electronique en Transmission (MET), permet d’obtenir ces informations en exploitant les figures de diffraction électronique. Dans cette thèse, les capacités de cette technique sont évaluées, à la fois pour déterminer la microtexture de matériaux confinés dans quelques dizaines de nanomètres, et pour répondre aux problématiques associées à la fabrication de nouveaux circuits. Cette étude montre dans un premier temps l’importance de l’optimisation des conditions opératoires du MET afin de diminuer les erreurs d’indexation. Des analyses quantitatives de microtexture sont ensuite menées sur des films minces de siliciures de nickel-platine pour différents dopage du substrat, concentration en platine, et température de recuit. Enfin, le cas d’une superposition de signaux de diffraction observé lorsque plusieurs grains sont contenus dans l’épaisseur de l’échantillon est étudié. Les résultats montrent que les erreurs d’indexation restent rares dans ce cas et que les grains de plus large fraction volumique sont majoritairement sélectionnés par l’algorithme d’indexation. Une méthode est alors proposée pour traiter la totalité de l’information détectée dans les clichés de diffraction. Elle s’appuie sur l’indexation successive des orientations cristallographiques après soustraction préalable des réflexions associées à l’orientation précédemment indexée. Les capacités de cet outil en termes de caractérisation de la morphologie des grains superposés sont finalement comparées à deux autres techniques basées sur la reconstruction d’images en champ sombre et sur la factorisation en matrices non-négatives. / The development of advanced nodes in microelectronics requires to understand the impact of crystal size and orientation on the electrical, thermal and mechanical properties of materials. New tools have been developed to map the grains orientation and morphology of nanometer-scaled structures. Among them, the Automated Crystal Orientation Mapping technique used on a Transmission Electron Microscope (ACOM-TEM) is based on the indexation of electron diffraction patterns. The aim of this study was to evaluate the abilities and limitations of the ACOM-TEM technique for the characterization of microelectronics-related materials. Consequently, its ability to analyze nano-sized materials and the possibility of answering problematics related to microelectronics front-end fabrication challenges were investigated. The study highlighted in the first place the importance of the TEM illumination settings. The results showed that minimizing the electron probe convergence angle even at the cost of a larger size has decreased mis-indexation issues. These optimum settings were used to perform quantitative texture analysis of NiPt-silicide thin films. Finally, the case of superimposed diffraction patterns related to overlapping grains was analyzed. Experiments showed that mis-indexing remains limited despite the superimposition and that grains with larger fraction volume were preferentially selected by template matching. A dedicated method was also proposed to overcome crystal overlapping issues. The approach is based on iterative re-indexation of diffraction patterns after subtraction of the reflections related to the previous ACOM best match. Considering the same diffraction patterns data-set, the capabilities of this method to recover the grains size and morphology were compared to two recent techniques based respectively on the analysis of virtual dark field (VDF) images and non-negative matrix factorization (NMF).

Dans un contexte où l’industrie du semi-conducteur explore de nouvelles voies avec la diversification des produits et le paradigme de « More than Moore », les délais de livraison et la précision de livraison sont des éléments clés pour la compétitivité d’entreprises de semi-conducteur et l’industrie 4.0 en général. Les systèmes de production sont cependant sujets à de la « variabilité », qui crée des embouteillages dans la production de manière incontrôlée et imprévisible. Cette thèse CIFRE (partenariat entre le laboratoire GSCOP et STMicroelectronics) s’attaque à ce problème de la variabilité dans la fabrication en environnement complexe. La première partie de cette thèse offre une étude approfondie de la variabilité: nous mettons d’abord en avant les conséquences de la variabilité pour mieux la définir, puis nous clarifions que la variabilité concerne les flux de production en introduisant la notion de variabilité des flux de production et en apportant des éléments de mesure associés, et nous clôturons cette première partie par l’étude des sources de variabilité à travers une étude bibliographique et des exemples industriels. La seconde partie est dédiée à l’intégration de la variabilité dans les outils de gestion de production: nous montrons comment une partie des conséquences peut être mesurée et intégrée aux projections d’encours pour améliorer le contrôle et la prévisibilité de la production, proposons un nouvel outil ((the WIP Concurrent) pour mesurer plus précisément les performances des systèmes en environnement complexe, et mettons en avant des effets de dépendances prépondérants sur la variabilité des flux de production et pourtant jamais pris en compte dans les modèles. La troisième et dernière partie de la thèse couvre les perspectives de réduction de la variabilité : en se basant sur les éléments présentés dans la thèse, nous proposons un plan pour réduire la variabilité des flux de production sur le court terme, et une direction pour la recherche à moyen et long terme. / In the context of Industry 4.0 and the More than Moore’s paradigm, delivery precision and short cycle times are essential to the competitiveness of High Mix Low Volume semiconductor manufacturing and future industries in general. So called “variability” however creates uncontrolled and unpredictable “traffic-jams” in manufacturing systems, increasing cycle times and decreasing the systems’ tractability. This research, a CIFRE PhD between the GSCOP laboratory and STMicroelectronics, addresses this issue of variability in complex manufacturing environment. We first conducted, in the first part of the manuscript, an in-depth study of “variability”: we approached the notion through its consequences in manufacturing systems, clarified that the variability was about the workflow, introducing the notion of workflow variability and measures that come with it, and identified the main sources of variability through a literature review and real-world examples. We focused in the second part of this manuscript on the integration of workflow variability in production management tools: We showed how integrating the stable consequences of workflow variability can improve WIP projections in complex systems and increase the control on such systems, proposed a new tool (the Concurrent WIP) to better measure the performances of systems subject to high workflow variability, and showed that complex “dependency” mechanisms play a key role in workflow variability yet are not integrated in any model. Finally, the third and last part of the manuscript organized perspectives for variability reduction: based on the work of this manuscript, we showed a framework for variability reduction on the short term, and proposed a direction for medium and long-term research.

En continuant à suivre la loi de Moore, les transistors ont atteint des dimensions de plus en plus réduites. Cependant pour les largeurs inférieures à 100nm, des effets parasites dits de canaux courts sont apparus. Il a ainsi fallu développer de nouvelles architectures, à savoir les transistors 3D, aussi appelés trigates, finfets ou encore nanofils. Le remplacement des transistors planaires utilisés depuis les années 60 par ces dispositifs tridimensionnels constitue une réelle rupture technologique et pose de sérieuses questions quant à la fiabilité de ces nouveaux composants électroniques. Parmi les spécificités des dispositifs 3D, on peut notamment citer l’utilisation de différents plans cristallins du silicium, les potentiels effets d’angle ou encore le confinement des porteurs de charge. Les principaux mécanismes de fiabilité doivent, à ce titre, être étudiés afin de prédire le vieillissement de tels dispositifs. Ainsi, l’évolution du transistor MOS et les limites de l’architecture planaire sont rappelées dans un premier temps. Les différents mécanismes de dégradation ainsi que les méthodes de caractérisation sont également exposés. Les défauts d’oxyde jouant un rôle important en fiabilité, l’impact sur la tension de seuil VT d’une charge élémentaire q selon sa localisation spatiale a été simulé. On a ainsi pu constater que l’influence de ces défauts change selon leur position mais aussi selon les dimensions du transistor lui-même. Par la suite, le manuscrit se concentre sur la dégradation BTI (Bias Temperature Instabilities). Une comparaison entre les transistors trigates et d’autres quasi planaires a ainsi été effectuée en mettant en évidence les effets de la largeur du MOSFET. Un autre mécanisme important de fiabilité est intitulé dégradation par porteurs chauds ou HC, hot carriers en anglais. Les principaux modèles développés sur les architectures planaires ont été rappelés puis vérifiés pour les transistors 3D. Lors de stress HC, les niveaux de courant sont tels que des effets d’auto-échauffement apparaissent et dégradent les paramètres électriques du dispositif. Cette contribution a alors dû être décorrélée de la contrainte porteurs chauds afin d’obtenir uniquement la dégradation HC. De manière similaire au BTI, les effets de la largeur du transistor ont également été analysés pour ce mécanisme de fiabilité. Enfin, l’effet des contraintes mécaniques dans le canal, telles que le strained-SOI ou l’apport de germanium, a été étudié non seulement du point de vue des performances mais également de la fiabilité. Nous avons alors pu en déduire le meilleur compromis performance/fiabilité réalisable. / By continuing to follow Moore’s law, transistors have reached ever smaller dimensions. However, from 100nm gate length, parasitic effects called short channel effects appear. As a result new architectures named trigate, nanowires or finfets have been developed. The transition from planar technology used for the last fifty years to 3D devices is a major technological breakthrough. The special features of these architectures like conduction over various crystalline planes, corner effects or carrier confinement effects raise numerous questions about their reliability. Main reliability mechanisms have to be study in order to evaluate 3D transistor aging. In this way, MOS transistor evolution and planar architecture limits have first been reminded. The electrical degradation mechanisms and their characterization methods have also been exposed. As oxide defects represent an important part of device reliability, impact on threshold voltage VT of an elementary charge q has been simulated in accordance to its spatial localization. Thus we can notice that the defect influence on VT change with at once its position and the device dimensions. Next, this manuscript focuses on Bias Temperature Instabilities (BTI). A parallel has been done between narrow Trigate devices and wide ones which can be considered as planar transistors and a width effect on NBTI (Negative BTI) degradation has been highlighted. Another major reliability mechanism is called hot carrier degradation. Its principle models developed on planar architecture have been remembered and their validity on Trigate transistors has been verified. During HC stress, current density can be so high that self-heating effects appear and degrade device electrical parameters. Therefore this contribution has been decorrelate from HC degradation in order to obtain the result of HC stress only. As in BTI chapter, width effect has also been evaluated for this reliability mechanism. Finally strain effects in channel region have been analyzed from both performance and reliability point of view. As a conclusion the best tradeoff between these two items has been determined.

Dans les noeuds technologiques avancés ainsi que les technologies dérivées, des règles de dessin de plus en plus aggressives sont nécessaires. Cela conduit à une complexification des structures dans les circuits intégrés actuels. De telles structures posent un défi important aux procédés de fabrication, notamment les étapes dites de patterning que sont la lithographie et la gravure. Afin d'améliorer et d'optimiser ces structures, les designers se basent sur les règles et connaissances qu’ont les ingénieurs de leurs procédés. Ces règles ont besoin d'être alimentées par des informations dimensionnelles et structurelles de plus en plus complexes : configurations de type bord arrondi, distance entre deux bouts de lignes, rétrecissement de ligne, etc. La métrologie doit évoluer afin que les ingénieurs soient capables de mesurer et quantifier les dimensions des structures les plus complexes dans le but d'estimer la variabilité de leur procédé. Actuellement la variabilité est principalement estimée à partir de données issues du suivi en ligne de structures simples car elles sont les seules à garantir une mesure robuste et reproductible. Mais, elles peuvent difficilement être considérées comme représentatives du procédé ou du circuit. Utiliser la métrologie par CD-SEM pour mesurer des structures complexes de manière robuste est un défi technique. La création de recettes de mesures est complexe, nécessite un temps non négligeable et ne garantit pas une mesure stable. Cependant, une quantité importante d'informations est contenue dans l'image SEM. Les outils d'analyses fournis par les équipementiers permettent aujourd'hui d'extraire les contours SEM d'une structure présente dans l’image. Ainsi, le CD-SEM prend des images et la partie métrologie est réalisée hors ligne afin d'estimer la variabilité. Cette thèse vise à proposer aux ingénieurs de nouvelles possibilités de métrologie dimensionnelle afin de l’appliquer pour le contrôle des structures les plus complexes. Les contours SEM sont utilisés comme source d’information et exploités pour générer de nouvelles métriques. / In advanced technological nodes as well as derived technologies, aggressive design rules are needed. This leads to a complexity of structures in the current integrated circuits. Such structures pose a significant challenge to chip manufacturing processes, in particular patterning steps of lithography and etching. In order to improve and optimize these structures, designers need to rely on the rules and knowledge that engineers have about their processes. These rules need to be fed by complex dimensional and structural information: corner rounding, tip to tip distances, line end shortening, etc. Metrology must evolve so that engineers are able to measure and quantify the dimensions of the most complex structures in order to assess the process variability. Currently the variability is mainly quantified using data from the inline monitoring of simple structures as they are the only ones to guarantee a robust and reproducible measurement. But, they can hardly be considered as representative of the process or the circuit. Using CD-SEM metrology to measure complex structures in a robust way is a technical challenge. The creation of measurement recipes is complex, time consuming and does not guarantee a stable measurement. However, a significant amount of information is contained in the SEM image. The analysis tools provided by the equipment manufacturers allow to extract the SEM contours of a structure present in the image. Thus, the CD-SEM takes images and the metrology part is performed offline to estimate the variability.This thesis offers engineers new possibilities of dimensional metrology in order to apply it for process control of complex structures. SEM contours are used as a source of information and used to generate new metrics.

L’industrie microélectronique arrive aujourd’hui à concevoir des transistors atteignant quelquesdizaines de nanomètres. A de telles dimensions, les problématiques de fiabilité et de variabilité des dispositifsprennent une ampleur toujours plus importante. Notamment, le couplage de ces deux difficultés nécessite uneétude approfondie pour garantir des estimations correctes de la durée de vie des dispositifs. Aujourd’hui, ladégradation BTI (pour Bias Temperature Instability), due principalement aux mécanismes de piégeage dansl’oxyde de grille, apparait comme étant la principale source de dégradation responsable du vieillissement destransistors. Ce manuscrit présente une étude complète de la dégradation BTI intervenant sur des transistors depetites et grandes dimensions et sur des cellules mémoires SRAM (pour Static Random Access Memory). Dansun premier temps, une présentation des différentes méthodes de caractérisations rapides permettant demesurer correctement cette dégradation est faite. L’importance de l’utilisation de techniques de mesuresrapides afin de limiter les effets de relaxation qui succèdent à la dégradation BTI est clairement exposée. Puis, àl’aide de ces techniques de mesures, une étude exclusivement consacrée à la caractérisation et la modélisationde la dégradation NBTI (pour Negative BTI) sur des dispositifs de grandes dimensions est réalisée. Ensuite, lemanuscrit se focalise sur la dégradation intervenant dans des dispositifs de petites dimensions : transistors etcellules mémoires. Tout d’abord, une modélisation des phénomènes de piégeages dans l’oxyde de grille depetits transistors est effectuée. En particulier, des simulations 3D électrostatiques ont permis d’expliquerl’influence des pièges d’oxyde sur la tension de seuil (VT) dans des transistors décananométriques. Enfin, uneétude de la fiabilité de cellules SRAM est présentée. Notamment, nous montrons comment évoluent lesperformances et le fonctionnement des cellules lorsque les transistors qui les constituent sont affectés par unedégradation BTI. / Nowadays, microelectronic industry is able to manufacture transistors with gate length down to 30nm.At such scales, the variability and reliability issues are a growing concern. Hence, understanding the interplaybetween these two concerns is essential to guarantee good lifetime estimation of the devices. Currently, theBias Temperature Instability (BTI), which is mostly due to the carrier trapping occurring in the gate oxide,appears to be the principal source of degradation responsible for the ageing of transistor device. Thismanuscript presents a complete study of the BTI degradation occurring on small and big transistors and onStatic Random Access Memory (SRAM) cells. Thus, as a first step, several electrical characterization techniquesto evaluate the BTI degradation are presented. The necessity of fast measurement in order to avoid most of therelaxation effect occurring after the BTI stress is emphasized. Then, using these fast measurement techniques,a complete study of the Negative BTI (NBTI) on large devices is presented. Then, the manuscript focuses on thesmall devices: transistors and memory cells. First, a modeling of the trapping mechanism in the gate oxide ofsmall transistor is presented. In particular, 3D electrostatic simulations allowed us to understand the particularinfluence of the traps over the threshold voltage (VT) of the small transistors. Finally, the case of the SRAM isstudied. Finally, the impact of the degradation occurring at transistor level and impacting the functioning of theSRAM bitcells is investigated.

Les dispositifs médicaux miniaturisés sont de plus en plus répandus dans le monde médical, car ils offrent de nouvelles opportunités de traitement et de surveillance. La miniaturisation des systèmes permet notamment une chirurgie minimalement invasive, une portabilité améliorée et une facilité d'utilisation. Parmi les exemples on peut mentionner les micro-stimulateurs cardiaques, les micro-implants cochléaires et les micro-capteurs ex-situ de glucose. Cependant, les micro-dispositifs implantables qui utilisent des technologies d'assemblage autres que les boîtiers métalliques sont encore à découvrir. La surveillance de paramètres physiologiques à l'aide de capteurs in-situ de pression et BioMEMS pourraient bénéficier des progrès faits sur les études d'encapsulation en couche mince destinées à protéger les micro-dispositifs de silicium contre la corrosion. En effet, une barrière qui empêche la diffusion et la pénétration des substances nocives est indispensable pour protéger à la fois le patient et le micro-dispositif. Les couches minces céramiques déposées par des procédés chimiques en phase vapeur sont de bons candidats grâce à leurs faibles perméabilités aux gazes, faibles réactivités chimique et conformités de dépôt élevées. Cependant, dans des milieux biologiques représentatifs du corps humain, peu d'études ont été réalisées dans le domaine de la protection des dispositifs microélectroniques contre la corrosion.Au cours de cette thèse, dix matériaux, choisis à l'issue d'une étude bibliographique, ont été étudiés: Al2O3, BN, DLC, HfO2, SiC, SiN, SiO2, SiOC, TiO2 et ZnO. Des couches ultrafines de ces matériaux (de 5 à 100 nm) ont été déposées par voie chimique en phase vapeur assisté par plasma (PECVD) ou par couches atomiques (ALD) sur des substrats silicium recouverts de matériaux généralement présents dans des dispositifs microélectroniques tels que le silicium cristallin, le cuivre, le tungstène nitrure et le poly-imide. Des mesures de cytotoxicité ont été réalisées et des tests de vieillissement ont été effectués pendant plusieurs semaines à des températures différentes dans une solution saline phosphatée (PBS) mais aussi dans une solution à base de sérum de veau fœtale (NaCl/SVF). Les changements dans la composition chimique et l'épaisseur ont été suivies par VASE, XPS et spectroscopie de masse d'ions secondaires à temps de vol (TOF-SIMS). Il a été montré que les couches de SiO2 et de SiN (généralement utilisées pour la protection dans l'industrie de la microélectronique) n'étaient pas stables dans le PBS et le NaCl/SVF à 37°C, même si en revanche elles offraient une bonne barrière aux gazes. L'Al2O3 a lui montré une très bonne tenu en milieu salin et une remarquable herméticité mais en revanche, il s'est corrodé rapidement dans le NaCl/SVF. Les couches de DLC, SiOC et TiO2 ont donné les meilleurs résultats de stabilité dans le PBS et le sérum de veau. Enfin, il a aussi été montré dans cette thèse que l'empilement TiO2 sur Al2O3 offrait la meilleure efficacité comme barrière hermétique et diffusive pour la protection des microsystèmes de silicium contre la corrosion dans les milieux salins. / Miniaturized medical devices are becoming increasingly adopted by doctors and patients because they enable new treatment and monitoring capabilities, minimally invasive surgery, improved portability and ease of use. Recent examples include micro pacemakers, micro cochlear implants and ex-situ micro glucose sensors. However, implantable micro devices employing packaging technologies other than metallic enclosures are yet to be seen. Physiological monitors such as in-situ pressure sensors and BioMEMS could profit significantly from advances in thin barrier films for corrosion protection of silicon micro devices. Coating films that stop the diffusion and permeation of harmful substances are necessary to protect both the patient and the micro device. Ceramic films deposited by chemical vapor deposition techniques are good candidates for this task due to their low permeability to gases, low chemical reactivity and high conformality. However, few studies are available about the corrosion protection offered by biocompatible coatings to microelectronic devices in representative biological environments.Ten materials were selected in this thesis after a bibliographic study: Al2O3, BN, DLC, HfO2, SiC, SiN, SiO2, SiOC, TiO2 and ZnO. Ultra-thin films of these materials (5-100 nm) were deposited by plasma enhanced chemical vapor deposition (PECVD) or atomic layer deposition (ALD) on substrates commonly found in electronic micro devices: crystalline silicon, copper, tungsten nitride and polyimide. In vitro cytotoxicity tests and degradation tests were performed for several weeks at different temperatures in Phosphate Buffer Saline (PBS) and NaCl supplemented with 10% Fetal Bovine Serum (NaCl/FBS). Changes in thickness and chemical composition were monitored by VASE, XPS and time-of-flight secondary ion mass spectroscopy (TOF-SIMS). It was found that SiO2 and SiN films (generally used for protection in the microelectronics industry) are not stable in PBS and NaCl/FBS at 37°C, even though they act as good hermetic barriers. Al2O3 showed very good stability in saline solution and excellent behavior as gas barrier, but it was rapidly dissolved in NaCl/FBS.In contrast, films of DLC, SiOC and TiO2 showed very low chemical reactivity in both mediums. Finally, it was shown that multilayers of TiO2 on Al2O3 offer the best performance as hermetic and diffusion barriers for corrosion protection of silicon micro systems in saline environments.