De nombreuses techniques de caractérisation sont utilisées dans les industries de la microélectronique dans le but d’inspecter et analyser les circuits. Actuellement, la réduction des dimensions des transistors, l’implémentation d’alliage de silicium-germanium (SiGe) et l’ingénierie des déformations, nécessitent de développer une métrologie innovante des champs de déformations induits par les procédés de fabrication. Ces techniques non-destructives et rapides de caractérisation des déformations doivent être aussi capables d’analyser des nanostructures directement en ligne de production. Dans ce contexte, nous avons évalué les performances de la diffraction de rayons-X haute résolution (HRXRD) et de la spectroscopie Raman à mesurer des déformations, et nous avons proposé une méthodologie adaptée aux exigences de la métrologie.Les équipements industriels de HRXRD développés pour la métrologie, sont aptes à mesurer la déformation de couches nanométriques de SiGe, avec une grande sensibilité (< 10-4). Néanmoins, pour des structures complexes comme les transistors planaires, la complexité du champ de déformation requière la mesure et l’analyse approfondie de cartographies de l’espace réciproque (RSM). Nous avons alors montré l’intérêt et les performances des RSM pour la caractérisation des déformations dans des réseaux de transistors pMOS. Pour ce faire, une méthode inverse a été développée, consistant à simuler des RSM à partir d’une modélisation mécanique des champs de déformation. Différents modèles ont été explorés et un très bon accord entre les RSM mesurées et simulées est établi. Le champ des déformations extrait par cette méthode est corrélé avec succès à celui mesuré par la technique d’holographie électronique en champ sombre, démontrant ainsi l’analyse fine des champs des déformations de pMOS par HRXRD.La spectroscopie µ-Raman a aussi été identifiée comme étant une candidate prometteuse pour l’industrie, du fait de sa résolution spatiale sub-micrométrique et d’une grande sensibilité sur des structures nanométriques. Elle permet de déterminer de manière simultanée l’état de déformation et la composition moyenne d’un film de SiGe de quelques nanomètres d’épaisseur. Ainsi, la spectroscopie µ-Raman a alors permis de révéler que le procédé de condensation, critique pour la création du canal en SiGe contraint des transistors de technologie avancée, induit une inhomogénéité de composition en germanium dans le film de SiGe. Enfin, la résolution spatiale de la spectroscopie µ-Raman et de la spectroscopie Raman exaltée par effet de pointe (TERS) a été déterminée par comparaison de mesures avec des simulations. Ces résultats montrent les évolutions attendues pour répondre aux exigences de l’industrie de la microélectronique.Finalement, une méthodologie industrielle d’HRXRD permettant de suivre en ligne l’évolution du champ de déformation pendant les procédés de fabrication est développée. La méthode principale utilise une librairie de RSM simulées pour toute une série de structures avec des géométries, des compositions en germanium et des paramètres de déformation variables. Les RSM mesurées sont ensuite associées de manière sélective aux RSM simulées inclues dans la librairie, fournissant simplement et rapidement une géométrie et un champ des déformations comme données de sortie, paramètres pouvant être ajustés par des itérations ultérieures si nécessaire. Grâce au développement d’un logiciel (DeusX), qui traite et simule les RSM, l’ensemble de la procédure est capable de suivre, détecter et localiser automatiquement des variations faibles de déformation induites par les étapes de fabrication. L’ensemble des résultats démontrent que la procédure est compatible avec les exigences industrielles : rapidité, robustesse et simplicité. Ce travail est ainsi une avancée majeure vers l’utilisation des RSM pour le suivi industriel en ligne des déformations. / For many years, characterization techniques have been used in the microelectronic industry in order to probe and analyze integrated components. Nowadays the critical downscaling of transistors and implementation of new materials and methods, such as silicon-germanium (SiGe) and strain engineering, induce the necessity of developing innovative metrology in order to monitor the fabrication processes at each step. In this context, there is a need for non-destructive and fast strain characterization techniques, capable of in-line analysis of nano-structures. Within that framework, the capabilities of High Resolution X-Ray Diffraction (HRXRD) and Raman spectroscopy for strain measurements is evaluated and a methodology tailored to in-line metrology constraints is proposed.Industrial HRXRD equipment, developed for an in-line strain metrology have demonstrated their ability to measure strain in SiGe thin films of only a few nanometers thick, with a great sensitivity (< 10-4). Nonetheless, when it comes to advanced structures, such as planar transistors, the strain field complexity requires the measurement and the thorough analysis of Reciprocal Space Mappings (RSM). In this study, we demonstrate the interest and capability of RSM for the characterization of strained structures for gratings of pMOS transistors. A reverse method that consists in using a strain field model to reproduce the measured RSMs is used. The benefit of using different mechanical models is explored and a very good agreement between experimental and simulated RSM’s is established. Strain field extracted by this method is successfully correlated to the one measured by Dark-Field Electron Holography (DFEH) technique, emphasizing the capability of HRXRD for pMOS strain field investigation.Alongside, µ-Raman spectroscopy was also identified to be a promising candidate for the industry, due to a sub-micrometers spatial resolution and a low detection threshold. It enables to determine simultaneously the strain state and the average composition of SiGe thin films down to the nanometer scale. Thereby, µ-Raman reveals that a condensation process, critical to create a strained SiGe channel for advanced transistor technology, induces a germanium composition inhomogeneity in the SiGe thin films. To go further, the spatial resolution of µ-Raman and Tip-enhanced Raman Spectroscopy (TERS) techniques is investigated by comparing the measurements with simulations, highlighting that there is still some way to go before fulfilling the demands of the microelectronics industry.Finally, a HRXRD methodology is developed in order to follow the strain field evolution all along process steps in a manufacturing environment. The main method uses a large library computed for a bunch of structures with varying geometries, germanium content and strain parameters. Then the measured RSMs are selectively matched to the simulated RSMs within the library, providing in a simple and a quick way a close corresponding geometry and strain field as an output, which could then be refined by iteration if necessary. Thanks to a homemade software (DXtract), that processes and simulates the RSMs, the whole procedure is automated and is capable to follow, detect and localize even the small strain variations induced by the manufacturing steps. In addition, all the results demonstrate that the procedure is compatible with industrial constraints, meaning fast, robust and easy to operate. This work is therefore a major step towards the use of RSM for in-line monitoring, which is undoubtedly a relevant technique for industrial strain metrology.

L’environnement radiatif spatial est un environnement sévère qui agit sur tout composants électroniques embarqués sur des engins spatiaux, y compris sous le bouclier naturel que nous procure le champ magnétique terrestre en orbite basse. Bien qu’il soit possible, en particulier à ces orbites, de se protéger efficacement contre les particules créant de la dose totale ionisante, cela pose plus de difficultés pour les particules générant des effets singuliers. Cela est d’autant plus un problème que l’utilisation des composants commerciaux (dits « COTS »), non conçus pour de telles applications, sont de plus en plus utilisés. Dans le cadre de cette thèse, les effets singuliers sur trois types de mémoires sont étudiés: SRAM, FRAM et NAND Flash. En se basant sur l’analyse des résultats de tests, les mécanismes d’erreurs induits par des particules générant des effets singuliers sont analysés. Avec pour objectif d’étudier et comparer la sensibilité de ces mémoires directement en orbite, l’expérience RES (Radiation Effect Study) a été développée et est présentée dans ce manuscrit. Cette expérience scientifique constituera la charge utile du nanosatellite de type CubeSat nommé MTCube (Memory Test CubeSat) developpé à l’Université de Montpellier en collaboration entre le Centre Spatial Universitaire Montpellier-Nîmes, et les laboratoires LIRMM et IES. Ce nanosatellite est financé par l’ESA (Agence Spatial Européenne). / Space radiation is a harsh environment affecting all electronic devices used on spacecraft, despite the presence of Earth’s protective magnetic field in Low Earth Orbit (LEO). Although particles inducing total ionizing dose (TID) can be effectively shielded against in LEO, particles responsible for Single Event Effects (SEEs) remain an issue for the reliability of electronics. This is particularly of concern considering the increasing use of Commercial-Off-The-Shelf (COTS) components, not designed for space applications. In the frame of this thesis, the SEE response of three commercial memory types are explored: SRAM, FRAM and NAND Flash. Based on SEE test results, the possible fault mechanisms induced by SEE particles on those devices are analysed. In order to study and compare the devices’ response with actual in-orbit measurements, the RES (Radiation Effect Study) science experiment was developed and is presented. The RES experiment will be the payload of the MTCube (Memory Test CubeSat) nanosatellite, which is being developed at the University of Montpellier as a joint project between the University Space Center (CSU Montpellier-Nîmes), as well as the LIRMM and IES laboratories. MTCube is financed by the European Space Agency (ESA).

L'évolution de la microélectronique est rythmée par l'augmentation constante du nombre de transistors intégrés dans chaque circuit grâce à la miniaturisation des dispositifs. Face à des coûts de fabrication et de développement de plus en plus élevés d'une part et à l'apparition de phénomènes parasites de plus en plus importants dans les dispositifs miniaturisés d'autre part, l'industrie se tourne progressivement vers l'intégration tridimensionnelle où les circuits sont empilés. La phase suivante de cette évolution pourra consister en la fabrication de circuits eux-mêmes tridimensionnels avec des composants répartis sur plusieurs niveaux. Dans ce contexte, la croissance catalysée de nanofils par CVD permet d'obtenir des structures cristallines en silicium sans relation d'épitaxie et de dimensions nanométriques sans photolithographie agressive. Nous avons utilisé ces propriétés pour la réalisation de démonstrateurs de capacités MOS et MIM ultra-denses de respectivement 22 µF/cm² et de 9 µF/cm² grâce à l'importante surface déployée par une assemblée de nanofils. Ces valeurs correspondent à des gains en surface appotée par les nanofils de 27,5 et de 16 pour les capacités MOS et MIM. Nous présentons dans ce travail de thèse, le dimensionnement, la fabrication et la caractérisation de ces dispositifs, depuis la croissance des nanofils jusqu'à l'obtention du démonstrateur complet. Nous nous sommes également intéressés aux principales briques technologiques de la fabrication de transistors verticaux à base de nanofils pour les niveaux d'interconnexion. Nous avons pour cela mis au point une technologie de croissance guidée de nanofils et étudié les qualités d'interface de l'empilement d'une grille déposé à basse température sur les nanofils. Cette étude s'appuie sur la comparaison des propriétés électriques de capacités MOS à base de nanofils obtenus par croissance catalysée avec les mêmes nanostructures obtenues par épitaxie sélective. Les nanofils catalysés présentent une très bonne qualité d'interface avec un empilement à base d'alumine et de nitrure de titane. Les technologies mises au point dans cette thèse ouvrent de nouvelles opportunités pour l'intégration tridimensionnelle au sein d'une même puce. / The main focus of microelectronic industry has been to increase the number of integrated transistors in each circuit thanks to the device miniaturization. However, due to the increasing manufacturing and development costs combined with the increase of parasitic phenomena in transistors when the dimensions decrease, the microelectronic industry is now focusing on the three-dimensional integration in which strategy, the circuits are stacked. The next step of this tendency will be able to consist in a component stacking inside the same three-dimensional circuit. In this context, the catalyzed CVD grown silicon nanowires are a very promising material since they can be grown with a crystalline structure without any epitaxial relationship. They can also have nanoscale dimensions without any aggressive photolithography step. We report in this thesis, the nanowire integration in high density MOS and MIM capacitors using the high developed surface of a nanowire assembly. This way, we have obtained capacitance densities of 22 µF/cm² and of 9 µF/cm² for MOS and MIM capacitors respectively. In this work, we present how the devices have been designed, fabricated and characterized from the nanowire growth to the complete devices. We have also studied the main steps of the nanowire integration MOS transistors for the interconnects. A guided nanowire growth process has been developed and the interface quality of a low temperature deposited gate stack has been investigated. This study is based on a comparison of MOS capacitor electrical performances between catalyzed and unanalyzed silicon nanowires obtained by selective epitaxial growth. The catalyzed nanowires show a very good interface quality with a gate stack composed of alumina and titanium nitride. The technologies developed in this thesis open new opportunities for the 3D integration of devices on the same chip.STAR

L'absence de structure cristalline dans les verres métalliques tendrait à suggérer qu'aucun effet d'échelle sur leur comportement mécanique ne pourrait exister. Cependant, la diminution de la taille des éprouvettes de verre métallique, principalement solliciter en micro-compression sur des micro-pilliers usiné au FIB à partir de BMG révèlent une transition entre des mécanismes de déformation localisés dans des bandes de cisaillement pour des échelles supérieures à 400 nm et des mécanismes qui présentent des déformations homogènes en dessous de 400 nm. Des interrogations demeurent cependant sur l'impact des procédés d'élaboration des échantillons. Dans cette thèse, on s'intéresse à une autre voie de caractérisation des effets d'échelle sur le comportement mécanique des verres métalliques par l'élaboration et la caractérisation d'éprouvettes obtenues par des procédés de microélectronique dans des films minces de verre métallique de différentes épaisseurs, sans recours à de l'usinage FIB. La structure amorphe et la composition des dépôts réalisés par MS-PVD ont été confirmées par des analyses DRX et MET. L'homogénéité des dépôts entre les différentes épaisseurs a été confirmée par l'invariance du module de Young et du module de cisaillement déterminé par diffusion Brillouin sur chaque épaisseur. Des mesures de nano indentation ont cependant révélé une diminution de la dureté, une augmentation du module de compressibilité et du coefficient de Poisson avec l'augmentation de l'épaisseur des films. L'observation des déformations d'éprouvettes de flexion et des empreintes en nano indentation confirme l'existence d'une taille critique d'éprouvette. Les relations entre les différentes propriétés mécaniques et les observations sur les effets d'échelle sont discutées à partir du modèle des STZ et d'une loi de comportement élasto-plastique parfaite pour toutes les épaisseurs. / The lack of cristalline structure in metallic glasses suggests that no mechanical size effect could be expected. However, if the sample size decreases, a transition around 400 nm in size between deformations localized in shear band and homogeneous deformations was observed mainly on micropillars machined by FIB. But there are still a few questions which remained unanswered on elaboration process and their influence on amorphous structure with the size decreasing. This thesis deals with on a new way to characterize the size effect on the mechanical behaviour of metallic glasses. Metallic glasses thin films were elaborated by MS-PVD and mechanical samples were designed thanks to microelectronic process. Homogeneity of the amorphous structure and of the composition were determined by XRD and TEM. Elastic constant such as Young modulus and shear modulus obtained by Brillouin scattering analysis are also steady whatever the thicknesses. Nevertheless, nano indentation measures showed that Poisson ratio and Bulk modulus increase when the thin films thicknesses increase. Deformations observed on nano bending sample and imprints in nano indentation show also a transition between homogeneous deformation and deformations with shear bands. The origins of these transitions between the mechanical properties are discussed from a elastic perfectly plastic model and the Shear Transition Zone model.

L'industrie microélectronique est engagée depuis longtemps dans des mesures visant à réduire ses impacts sur l'environnement, et ce sur toutes les phases du cycle de vie de ses produits. Sur les sites de fabrication, la suite logique à la mise en place de système de traitement des pollutions est l'anticipation de ces dernières. L'éco-conception des technologies microélectroniques, c'est-à-dire l'intégration de paramètres environnementaux dans leur processus de développement, permet de répondre à cet objectif. Notre travail de recherche a pour but de caractériser environnementalement les procédés de fabrication microélectronique afin de proposer des outils et méthodes pour leurs concepteurs. Nous avons donc modélisé une technologie microélectronique, et associé des impacts environnementaux aux flux entrants et sortants. Cela nous a permis de proposer des indicateurs environnementaux destinés à la R&D et adaptés à un site de développement et de production microélectronique. / The microelectronic industry has been engaged for a long time in measures to reduce its impacts on the environment, regarding all the life cycle phases of its products. For the manufacturing sites, the logical follow-ups to the implementation of pollutions treatment systems are their anticipation. The eco-design of microelectronic technologies, that is the integration of environmental parameters in their development process, enables to meet this objective. The aim of our research work is to environmentally characterize the microelectronic manufacturing processes to propose tools and methods for their designers. Therefore, we modeled a microelectronic technology, and we matched environmental impacts with its inputs and outputs. This allows us to suggest environmental indicators for the R&D, which are adapted to a microelectronic development and manufacturing site.

Réalisée entre décembre 2009 et décembre 2012 au sein de STMicroelectronics Crolles dans l’équipe RET (résolution enhancement techniques), et en partenariat avec le laboratoire Hubert Curien Saint Etienne de l’université de Lyon, cette thèse s’intitule "Impact de la modification de la source dans l’utilisation de la méthode de cooptimisation masque source en lithographie optique, et application au nœud technologique 20 nm". Durant cette étude, nous avons pu étudier la technique d’optimisation de la source optique en lithographie, appelée généralement SMO afin de l’appliquer aux problématiques de l’industrie. Une première partie du manuscrit traitant de la lithographie optique permettra de mieux comprendre les problématiques liées à cette étude, en présentant les techniques utilisées. En effet, afin de permettre à la lithographie optique de continuer la miniaturisation des composants de microélectronique, il est nécessaire d’optimiser au maximum de nombreux éléments de la lithographie. La forme de la source optique utilisée n’échappe pas à cette règle et l’utilisation de sources étendues, hors axe et plus ou moins complexe permet aujourd’hui la production des technologies de pointes. Une seconde partie s’attardera plus sur l’optimisation de la source à proprement parler. Dans un premier temps, la théorie de la diffraction sera étudiée afin de permettre une meilleure compréhension du problème. Des simulations et des mesures SEM ou microscope électronique à balayage seront présentées pour montrer l’efficacité de la méthode SMO, de l’anglais "Source Mask Optimization". Cette étude donnant lieu au développement de nouvelles méthodes rapides et innovantes d’optimisation de la source, l’étude prendra soin de présenter des résultats obtenus dans le cadre de cette thèse. Ainsi, la méthode de SMO interne basée sur le phénomène de diffraction et créée durant cette thèse sera présentée dans cette étude et les résultats en découlant seront étudiés. L’application de l’optimisation de la source à des problématiques industrielles sera également présentée à travers différentes applications des solutions proposées. Finalement, un legs de connaissance nécessaire sera effectué par la présentation des différents outils développés durant cette thèse. Une troisième partie concernera l’étude de l’outil Flexray permettant la génération des sources optimisées. La thèse ayant donné lieu à une nouvelle technique de décomposition de la source en polynôme de Zernike, cette techniques sera présentée ici. Elle sera ensuite utilisée pour modéliser la dégradation d’une source, ainsi que pour corréler la différence de source avec la divergence du modèle empirique de simulation. L’étude des sources a été mise en place suivant un aspect industrielle, afin de contrôler l’évolution du scanner de façon rapide. De plus, des simulations peuvent être utilisées pour compléter cette étude. Finalement, une dernière partie traitera de la cooptimisation entre la source et différents éléments tels que le masque et la forme final du motif souhaité. En effet, si la forme initiale du motif souhaité joue un rôle important dans la définition de la source, il est possible de modifier cette dernière, ainsi que la forme du masque en lui appliquant un OPC afin d’obtenir de meilleurs résultats. Ces modifications seront étudiées durant le dernier chapitre / Conducted between December 2009 and December 2012 within the RET (resolution enhancement technology) team at STMicroelectronics Crolles and in partnership with Saint-Etienne laboratory Hubert Curien of the University of Lyon, this thesis entitled "Impact of changing the source while using the source mask optimization technique within optical lithography, and application to 20 nm technology node. ". In this thesis, Alleaume Clovis studied the optimization of the source used in optical lithography, technique usually called SMO (for source mask optimization) and applied the technique to the industry through several problems. The first part of the manuscript describe the optical lithography generalities, in order to allow a better understanding of the issues and the techniques used in this study. Indeed, to allow optical lithography to continue the miniaturization of microelectronic components, it is necessary to optimize many aspects of the lithography. The shape of the light source used is no exception to this rule and the use of extended sources, off-axis and more or less complex now enables the production of advanced technologies. The second part will then focus on the source modification and optimization. In a first step, the diffraction theory will be examined to demonstrate the theoretical interest of the thesis, and to allow a better understanding of the problem. Simulations and SEM measurements will be presented to show the effectiveness of SMO method. As this study gave birth to several innovative source optimization techniques, they will be presented. Thus, the method of internal SMO based on the phenomenon of diffraction and created during this thesis will be presented and the results would be studied. The application of the source optimization to industrial problems will also be presented through different applications. Finally, a legacy of knowledge will be done by presenting the different tools developed during this thesis. A third part will deal with the study of tool which generate the source inside the scanner allowing the use of optimized and complex sources. The thesis has given rise to a new source decomposition technique using Zernike polynomial. It will be used in this study to model the degradation of a source, and for correlating the impact of a source modification due to SMO technique on the empirical model stability. The study of sources has been implemented according to industrial aspect to monitor the scanner with a quick method. In addition to the Zernike decomposition method, simulations can be used to complete this study. The forth chapter of this study will talk about this implementation. Finally, the last part of the study will talk about the co-optimization of the source with several elements, such as the mask OPC and the final shape of the desired pattern. Indeed, if the initial shape of the desired pattern plays an important role in defining the source, it is possible to modify the latter design shape, as well as the shape of the mask in order to optimize both the source and the target shape. These changes will be discussed in the last chapter

Pour le développement des nœuds technologiques 14 nm et en-deçà, la technologie planaire Fully Depleted Silicon-On-Isolator implémente des sources et drains (S&D) en Si1-xGex épitaxiés pour augmenter la mobilité des trous par induction d'une contrainte compressive dans le canal p-MOS. Le procédé de siliciuration auto-alignée est utilisé pour contacter les S&D avant le dépôt du diélectrique du premier niveau de contact. Cependant, le procédé de germanosiliciuration des S&D reste un défi majeur. En effet, le germanosiliciure de Ni souffre de la partition de Ge et de l'agglomération du film dès 400 °C qui dégradent irréversiblement les performances du transistor. La stabilité morphologique des siliciures de Ni a été considérablement améliorée par l'utilisation d'un alliage Ni1-yPty sur Si. Cependant, pour le système quaternaire Ni-Pt-Si-Ge, ainsi que pour les films ultra-minces de Ni ou Ni1-yPty à fort taux de Pt (> 10 at.%), les réactions à l'état solide sont complexes et leurs études restent rares. Dans ce travail, nous proposons une étude comparative des systèmes Ni/Si0,7Ge0,3 et NiPt(15 at.%)/Si0,7Ge0,3. La discussion est centrée sur les mécanismes de formation et de dégradation intervenant pendant la réaction Ni/Si0,7Ge0,3. Puis, l'impact du Pt sur la séquence de phase et la dégradation a été identifié. Finalement, la comparaison de ces réactions réalisées sur pleine plaque et dans des motifs a permis d'extraire l'impact du confinement. Afin de caractériser ces films très fins, la sonde atomique tomographique a été utilisée pour étudier la redistribution des éléments, ainsi que la diffraction des rayons X pour identifier la phase en présence et la texture du film. / For 14 nm node and beyond, planar Fully Depleted Silicon-On-Isolator (FDSOI) CMOS of STMicroelectronics implements Si1-xGex epitaxial layers in source/drain (S&D) areas to enhance the hole mobility by inducing a compressive stress in the pMOS channel. Salicide process is preformed to contact S&D prior pre-metal dielectric deposition. However, the Nickel based germanosilicidation of S&D remains more than ever a critical challenge. Indeed, Nickel germanosilicide suffers from Ge out-diffusion and film agglomeration from 400 °C which both degrade irreversibly transistor performances. Morphological stability of Ni based silicide has been considerably improved by using Ni1-yPty alloys on Si. Nevertheless, for the quaternary system with Ni-Pt-Ge-Si as well as for ultra-thin Ni or Ni1-yPty films and high Pt content (> 10 at.%), the solid state reactions are complex and remain poorly understood. In this work, we propose a comparative study between Ni/Si0,7Ge0,3 and NiPt(15 at.%)/Si0,7Ge0,3. We focused on the discussion on the formation and degradation phenomena occurring during the Ni/Si0,7Ge0,3 reaction. Then, the impact of Pt on both phase sequence and degradation has been identified. Finally, the comparison between reactions performed on blanket and patterned wafers permit to extract the impact of patterning. To characterize these very thin films, atom probe tomography was performed to study element redistribution, as well as X-rays diffraction to identify phase nature and texture.

La photonique sur silicium connaît depuis plusieurs années un fort développement avec la démonstration d’importants résultats concernant les interconnexions optiques. En effet, l’explosion du trafic de données au sein des centres de données a nécessité de trouver une solution annexe aux interconnexions métalliques afin de supporter de très hauts débits de transmission, tout en assurant une faible consommation énergétique et un coût raisonnable. Les applications de la photonique se situent d’une part dans le domaine des communications à longue distance entre équipements dont les standards actuels visent un débit de 400 Gb/s, et d’autre part dans le domaine des calculateurs à haute performance afin de réaliser les interconnexions courte distance entre un processeur et une banque de mémoires.STMicroelectronics s’est lancé depuis 2012 dans le développement d’une plateforme photonique sur silicium sur wafers de 300mm. Les principaux objectifs sont : la conception des composants optiques passifs et actifs pour réaliser un transceiver élémentaire à un débit de 20 Gb/s, l’intégration accrue des dispositifs électro-optiques afin de constituer un interposeur photonique, la capacité à gérer plusieurs longueurs d’onde.Dans ce contexte, le sujet de cette thèse porte sur la mise au point d’un circuit de qualification proposant l’intégration d’un transmetteur électro-optique à l’échelle de la puce.Cette solution tire bénéfice de l’architecture de l’assemblage en trois dimensions des éléments constitutifs au sein de l’interposeur et permet de traiter l’hétérogénéité des composants électriques et optiques.Dans ces travaux, nous proposons dans un premier temps d’étudier le modulateur optique. Celui-ci repose sur l’utilisation d’un anneau résonant dont la bande passante est optimisée afin de permettre des débits jusqu’à 50 Gb/s. Dans un second temps, nous décrivons la conception du driver électrique en technologie CMOS 55nm et expliquons le compromis mis en jeu entre la vitesse et la puissance consommée par le transmetteur. Les deux dispositifs sont fabriqués sur des plateformes distinctes, puis caractérisés et analysés par rapport à leur modèle respectif. Puis, nous réalisons une première intégration du transmetteur complet via un assemblage wire-bonding, ce qui nous permet de valider son fonctionnement et d’identifier les difficultés d’une telle co-intégration. Enfin, la dernière partie de la thèse est consacrée à la préparation d’un démonstrateur intégrant, dans un assemblage 3D à base de micro-piliers en cuivre, un lien électro-optique capable de transmettre 16 canaux à 20 Gb/s. Le multiplexage en longueurs d’onde déployé dans ce lien devrait permettre d’atteindre un débit total de 320 Gb/s. De plus, l’étude énergétique du système permet de s’assurer que l’interconnexion finale respectera les contraintes de consommation de puissance. / Stimulated by a series of important breakthrough, silicon photonics has been experiencing a significant development for several years. Indeed, due to exponential growth of data traffic inside datacenters, an alternative solution to metallic interconnects has been proposed to address very high transmission rates while ensuring a low energy consumption and a reasonable cost. Promising applications are in the field of both long- and short-distance optical communications. Long-range interconnects between datacenter equipment currently target an aggregate throughput of 400 Gb/s while short-reach interconnects are involved in high performance computers between a processor and a memory bank.STMicroelectronics has been developing a silicon photonic platform on 300 mm wafers since 2012. The main objectives are: the design of passive and active optical components to achieve an elementary 20 Gb/s transceiver, the increased integration of electro-optic devices to form a photonic interposer, the ability to manage several wavelengths.In this context, this PhD report deals with a testchip development at wafer level, proposing the integration of anelectro-optic transmitter. This solution benefits from the three dimensions assembly architecture of the dies within the photonic interposer and can handle the heterogeneity of electrical and optical components.This work first proposes to study the optical modulator which is based on a ring resonator. The ring bandwidth is optimized to operate up to 50 Gb/s. Secondly, the 55nm CMOS electrical driver design is described and the trade-off between transmitter speed and power consumption is highlighted. Both devices are fabricated on distinct technological platforms, then characterized and analyzed with respect to their respective models. A first integration of the complete transmitter is assembled through wire-bonding method, which enables to validate the transmitter operation. Finally, the last part of the report is devoted to the preparation of a 3D demonstrator based on micro-copper pillars assembly. The demonstrator integrates a wavelength division multiplexed link with 16 channels, which is expected to achieve a total throughput of 320 Gb/s. In addition, the system study enables to ensure that the final interconnect will respect power consumption constraints.

L’intégration de plusieurs capteurs inertiels au sein d’un même dispositif de type MEMS afin de pouvoir estimer plusieurs degrés de liberté devient un enjeu important pour le marché de l’électronique grand public à cause de l’augmentation et de la popularité croissante des applications embarquées. Aujourd’hui, les efforts d'intégration se concentrent autour de la réduction de la taille, du coût et de la puissance consommée. Dans ce contexte, la co-intégration d’un accéléromètre trois-axes avec un gyromètre trois-axes est cohérente avec la quête conjointe de ces trois objectifs. Toutefois, cette co-intégration doit s’opérer dans une même cavité basse pression afin de préserver un facteur de qualité élevé nécessaire au bon fonctionnement du gyromètre. Dans cette optique, un nouveau système de contrôle, qui utilise le principe de l’amortissement électrostatique, a été conçu pour permettre l’utilisation d’un accéléromètre sous amorti naturellement. Le principe utilisé pour contrôler l’accéléromètre est d’appliquer dans la contre-réaction une force électrostatique générée à partir de l’estimation de la vitesse du MEMS. Cette technique permet d’augmenter le facteur d’amortissement et de diminuer le temps d’établissement de l’accéléromètre. L’architecture proposée met en oeuvre une méthode novatrice pour détecter et contrôler le mouvement d’un accéléromètre capacitif en technologie MEMS selon trois degrés de liberté : x, y et z. L'accélération externe appliquée au capteur peut être lue en utilisant la variation de capacité qui apparaît lorsque la masse se déplace. Lors de la phase de mesure, quand une tension est appliquée sur les électrodes du MEMS, une variation de charge est appliquée à l’entrée de l’amplificateur de charge (Charge-to-Voltage : C2V). La particularité de cette architecture est que le C2V est partagé entre les trois axes, ce qui permet une réduction de surface et de puissance consommée. Cependant, étant donné que le circuit ainsi que l’électrode mobile (commune aux trois axes du MEMS) sont partagés, on ne peut mesurer qu’un seul axe à lafois. Ainsi, pendant la phase d'amortissement, une tension de commande, calculée pendant les phases de mesure précédentes, est appliquée sur les électrodes d'excitation du MEMS. Cette tension de commande représente la différence entre deux échantillons successifs de la tension de sortie du C2V et elle est mémorisée et appliquée trois fois sur les électrodes d’excitation pendantla même période d’échantillonnage. Afin d’étudier la faisabilité de cette technique, des modèles mathématiques, Matlab-Simulink et VerilogA ont été développés. Le principe de fonctionnement basé sur l’amortissement électrostatique simultané a été validé grâce à ces modèles. Deux approches consécutives ont été considérées pour valider expérimentalement cette nouvelle technique : dans un premier temps l’implémentation du circuit en éléments discrets associé à un accéléromètre sous vide est présentée. En perspective, un accéléromètre sera intégré dans la même cavité qu’un gyromètre, les capteurs étant instrumentés à l’aide de circuits CMOS intégrés. Dans cette cadre, la conception en technologie CMOS 0.18μm de l’interface analogique d’amortissement est présentée et validée par simulation dans le manuscrit. / Recently, consumer electronics industry has known a spectacular growth that would have not been possible without pushing the integration barrier further and further. Micro Electro Mechanical Systems (MEMS) inertial sensors (e.g. accelerometers, gyroscopes) provide high performance, low power, low die cost solutions and are, nowadays, embedded in most consumer applications. In addition, the sensors fusion has become a new trend and combo sensors are gaining growing popularity since the co-integration of a three-axis MEMS accelerometer and a three-axis MEMS gyroscope provides complete navigation information. The resulting device is an Inertial measurement unit (IMU) able to sense multiple Degrees of Freedom (DoF). Nevertheless, the performances of the accelerometers and the gyroscopes are conditioned by the MEMS cavity pressure: the accelerometer is usually a damped system functioning under an atmospheric pressure while the gyroscope is a highly resonant system. Thus, to conceive a combo sensor, aunique low cavity pressure is required. The integration of both transducers within the same low pressure cavity necessitates a method to control and reduce the ringing phenomena by increasing the damping factor of the MEMS accelerometer. Consequently, the aim of the thesis is the design of an analog front-end interface able to sense and control an underdamped three-axis MEMSaccelerometer. This work proposes a novel closed-loop accelerometer interface achieving low power consumption The design challenge consists in finding a trade-off between the sampling frequency, the settling time and the circuit complexity since the sensor excitation plates are multiplexed between the measurement and the damping phases. In this context, a patenteddamping sequence (simultaneous damping) has been conceived to improve the damping efficiency over the state of the art approach performances (successive damping). To investigate the feasibility of the novel electrostatic damping control architecture, several mathematical models have been developed and the settling time method is used to assess the damping efficiency. Moreover, a new method that uses the multirate signal processing theory and allows the system stability study has been developed. This very method is used to conclude on the loop stability for a certain sampling frequency and loop gain value. Next, a 0.18μm CMOS implementation of the entire accelerometer signal chain is designed and validated.

Avec la miniaturisation des composants et l'ajout de nouveaux matériaux de grille, notamment les métaux et les oxydes high-k, il est de plus en plus difficile de développer des procédés de gravure plasma permettant de maintenir un bon contrôle dimensionnel. L'objectif de ce travail de thèse est de déterminer une stratégie de gravure qui permette de graver un empilement polysilicium/TiN/Mo/HfO2 tout en satisfaisant les exigences dimensionnelles des noeuds technologiques 45 nm et 32 nm. Dans une première partie nous avons étudié la gravure du polysilicium par des plasmas de SF6/CH2F2(CHF3)/Ar et avons comparé les résultats à ceux obtenus avec des plasmas de HBr/Cl2/O2. Nous avons acquis une connaissance fine des mécanismes de gravure mis en jeu, notamment les mécanismes de passivation. Nous avons ainsi pu développer un procédé de gravure anisotrope et montrer que les plasmas fluorocarbonés présentent plusieurs avantages pour le contrôle dimensionnel. Dans une deuxième partie nous avons étudié la gravure du nitrure de titane et du molybdène en veillant à ne pas endommager les éléments de la grille déjà gravés ni la couche d'oxyde high-k sous jacente. Suite à ces études, deux stratégies de gravure se sont imposées : le TiN doit être gravé avec un plasma de HBr/Cl2 tandis que le Mo doit être gravé avec un plasma de HBr/Cl2/O2. Enfin, dans une troisième partie, nous avons étudié les problèmes liés à la rugosité de bord de ligne dans un empilement résine 193nm/carbone amorphe/polysilicium. Nous avons montré que la rugosité présente initialement dans le motif de résine se transférait dans le motif de polysilicium final et que les étapes de gravure du masque dur et du polysilicium avaient une influence faible. Nous avons également examiné l'influence sur la rugosité de deux procédés plasmas appliqués à la résine : le procédé de « resist trimming » et le procédé de « cure ».