Licentiatavhandling Linköping : Linköpings universitet, 2009.

Diss. (sammanfattning) Stockholm : Kungliga Tekniska högskolan, 2007. / Härtill 7 uppsatser.

<p>Vår uppgift är att undersöka om vi kan förbättra utsignalens kvalité från ett digitalt TV-kort genom att översampla A/D-omvandlare. Vi kommer att programmera vår kod i en FPGA och i den finns enbart 3 stycken multiplikatorer lediga. Utgången från vårt filter ska ha samma frekvens som innan översamplingen, vi kommer därför att bygga ett FIR-filter som decimerar signalen. Vi valde detta filter för att kunna utnyttja symmetri och minimera antalet multiplikatorer. Vi använde ett filter med ordningen 44 vilket ger 45 koefficienter. Dessa koefficienter beräknades i Matlab med hjälp av funktionen ”firls” som minimerar energivärdet i stoppbandet.</p><p> </p><p>Vi utförde mätningar på SNR samt grupplöptiden. Dessa visade att SNR förbättrades endast 0,7 dB samt att grupplöptiden inte påverkades nämnvärt. För att kunna förbättra SNR och hitta felkällan som begränsar signalen gjorde vi följande åtgärder.</p><p> </p><ul><li>Fastställde att instrumenten verkligen kunde mäta så höga decibelvärden.</li><li>Att det inte finns några begränsningar på utgången.</li><li>Att det inte finns några störningar på ingången.</li><li>Ändrade koefficienter i filterkoden för att variera filtrets egenskaper.</li></ul><p> </p><p>De åtgärder vi gjorde förbättrade inte SNR på konstruktionen. På grund av tidsbrist kunde vi inte fortsätta våra undersökningar. Det vi skulle gjort från början är att skapa en testbänk till vår filterkod för att kunna verifiera att den fungerade. Vi kan inte med säkerhet fastställa att filtret verkligen fungerar enligt de initiala kraven. Vi skulle även försöka förbättra klockan till FPGA:n eftersom denna kan skapa klockjitter. Vi skulle även försöka skapa fler mätpunkter i kedjan, att kunna mäta signalen efter A/D-omvandlaren och direkt efter vårt filter.</p>

Vår uppgift är att undersöka om vi kan förbättra utsignalens kvalité från ett digitalt TV-kort genom att översampla A/D-omvandlare. Vi kommer att programmera vår kod i en FPGA och i den finns enbart 3 stycken multiplikatorer lediga. Utgången från vårt filter ska ha samma frekvens som innan översamplingen, vi kommer därför att bygga ett FIR-filter som decimerar signalen. Vi valde detta filter för att kunna utnyttja symmetri och minimera antalet multiplikatorer. Vi använde ett filter med ordningen 44 vilket ger 45 koefficienter. Dessa koefficienter beräknades i Matlab med hjälp av funktionen ”firls” som minimerar energivärdet i stoppbandet.   Vi utförde mätningar på SNR samt grupplöptiden. Dessa visade att SNR förbättrades endast 0,7 dB samt att grupplöptiden inte påverkades nämnvärt. För att kunna förbättra SNR och hitta felkällan som begränsar signalen gjorde vi följande åtgärder.   Fastställde att instrumenten verkligen kunde mäta så höga decibelvärden. Att det inte finns några begränsningar på utgången. Att det inte finns några störningar på ingången. Ändrade koefficienter i filterkoden för att variera filtrets egenskaper.   De åtgärder vi gjorde förbättrade inte SNR på konstruktionen. På grund av tidsbrist kunde vi inte fortsätta våra undersökningar. Det vi skulle gjort från början är att skapa en testbänk till vår filterkod för att kunna verifiera att den fungerade. Vi kan inte med säkerhet fastställa att filtret verkligen fungerar enligt de initiala kraven. Vi skulle även försöka förbättra klockan till FPGA:n eftersom denna kan skapa klockjitter. Vi skulle även försöka skapa fler mätpunkter i kedjan, att kunna mäta signalen efter A/D-omvandlaren och direkt efter vårt filter.

<p>Master thesis work at ITN (Department of Science and Technology) in the areas of A/D-construction and RF-circuit design. Major goal of project were to research suitable possibilities for implementations of direct conversion in transceivers operating in the 160MHz band, theoretic study followed by development of components in the construction environment Cadence. Suitable A/D- converter and other important parts were selected at the end of the theoretic study. Subsampling technique was applied to make A/D sample requirements more realistic to achieve. Besides lowering requirements on A/D-converter it allows a more simple construction, which saves more components than subsampling adds. Subsampling add extra noise, because of that an A/D-converter based on the RSD algorithm was chosen to improve error rate. To achieve high bit-processing rate compared to the used number of transistors, pipeline structure were selected as conversion method. The receiver was that part which gained largest attention because it’s the part which is most interesting to optimise. A/D-conversion is more difficult to construct than D/A conversion, besides there’s more to gain from eliminating mixers in the receiver than in the transmitter.</p>

Master thesis work at ITN (Department of Science and Technology) in the areas of A/D-construction and RF-circuit design. Major goal of project were to research suitable possibilities for implementations of direct conversion in transceivers operating in the 160MHz band, theoretic study followed by development of components in the construction environment Cadence. Suitable A/D- converter and other important parts were selected at the end of the theoretic study. Subsampling technique was applied to make A/D sample requirements more realistic to achieve. Besides lowering requirements on A/D-converter it allows a more simple construction, which saves more components than subsampling adds. Subsampling add extra noise, because of that an A/D-converter based on the RSD algorithm was chosen to improve error rate. To achieve high bit-processing rate compared to the used number of transistors, pipeline structure were selected as conversion method. The receiver was that part which gained largest attention because it’s the part which is most interesting to optimise. A/D-conversion is more difficult to construct than D/A conversion, besides there’s more to gain from eliminating mixers in the receiver than in the transmitter.

A four quadrant general single-phase bi-directional DC/DC converter was designed and constructed for high effect systems. The target application for the DC/DC converter was to be used to transfer energy between different energy storages, a miniature DC power grid and the high voltage AC power city grid. The converter is capable of step-up and step-down operations in both directions i.e. it is bi-directional at varying voltage levels. Different DC/DC topologies were investigated, and thereafter simulations were performed in LTspice and Simulink to ensure its capabilities and functionalities. The result of the simulations was a two layered PI-regulator, controlling both the external DC-grid voltage and inductor current through the converter. Once a suitable topology and control strategy was found, a suitable power transistor investigated and a PCB driver card were developed with KiCad. The final converter is capable to seamlessly change between its four modes and controlling voltages up to 1200 V and currents up to 200 A.

This thesis aims to develop proposals and models for a modular electronics construction to a future D250S Dual battery charger. The aim also includes investigation of possibilities to use some of Texas Instruments C2000 microprocessors. The reason for this is that CTEK SWEDEN AB wants to renew the present D250S Dual battery charger and lower the manufacturing costs. The thesis work has involved gathering theoretical facts for the development of a design on the modular electronic construction, the choice on which microprocessor to use, the choice of electronic components and facts about peripheral equipment to the D250S Dual. With the theoretical there has been developed different solutions to the proposed hardware and software solutions with comparisons in aspects of positive and negative. The thesis work is only a feasibility study to a future D250S Dual. The development of a future D250S Dual needs more work to make it possible to do a proof of concept.

Idag finns det flera olika topologier inom området AC-DC-omvandlare. Framför allt har flyback-omvandlaren blivit en populär topologi inom lågeffektapplikationer p.g.a. dess få komponenter och relativt enkla styrning som gör den kostnadseffektiv.I detta arbete har det undersökts vilka fördelar och nackdelar som finns med flybackomvandlaren för laddning av en kondensatorbank. Detta har utförts genom att bygga en prototyp som baseras på flyback-topologin och sedan jämföra prototypen med ett befintligt system som är baserad på en annan topologi. Jämförelsen tyngdpunkt låg på storlek,prestanda och kostnad.Laddningsförloppet simulerades i MatLab genom att omsätta ekvationer från en grundlig teoristudie till kod. Valet av varvtalskonfiguration baserades på de komponenter som fanns tillgängligt inom projektets ramar. Rapporten behandlar bara driftlägena BCM (Boundaryconducting mode) och DCM (Discontinuous conducting mode) då transformatorstorleken i detta projekt var begränsad. Styrkretsen anpassades utifrån dessa driftlägen och blev ytterligare förenklad genom att anta en konstant switchtid för PFC-kontroll. Två olika transformatorer byggdes med två olika lindningskonfigurationer, en ”stackad” och en”interleave”. Utvärderingen gjordes på ”stack”-transformatorn i prototypen. Parasiteffekterna var påtagliga vid transistorns avslag vilket visar att transformatorns läckinduktans är viktig att hålla låg. Det visade sig också att ingen snubber-krets behövdes då den valda transistorn och dioderna klarade av spänningsfallen över dem. Verkningsgraden uppgick till 89-91% för både 120- och 230 V nät, uppmätt med DC-matning.Flyback-omvandlaren har potential att ersätta den jämförda omvandlaren då kostnaden bedöms kunna bli lägre och med en högre verkningsgrad. Men det krävs en grundligare utredning då ingångsfiltret troligtvis måste dimensioneras om och en noggrannare mätning av laddningstiden måste utföras.

Detta arbete inleds med en översiktlig teoretiskt bakgrund om analog till digital-omvandlare(A/D-omvandlare). Vartefter arbetet beskriver två kända metoder för att transformera återkopplingsloopar konstruerade i den tidsdiskreta z-domänen till den tidskontinuerliga Laplace-domänen. En simulering genomfördes för att visa hur en av dessa metoder gav en förväntadbrusformning. Mätning av brus med diskret Fouriertransform beskrivs och en modell av en inkrementellsigma-delta A/D-omvandlare simuleras för att visa hur en enkel räknare kan användas i deci-meringen.