This thesis is an effort to investigate the operation and the performanceof modular multilevel converters (M2Cs). Proven to be the most promisingtopology in high-voltage high-power applications, it is necessary to put aneffort in understanding the physical laws that govern the internal dynamicsof such converters, in order to design appropriate control methods. AlthoughM2Cs belong to the well-studied family of voltage-source converters (VSCs),and claim a modular structure, their control is significantly more complicatedcompared to two- or three-level VSCs, due to the fact that a much highernumber of switches and capacitors are needed in such a topology. This thesishighlights the important parameters that should be considered when designingthe control for an M2C, through analyzing its internal dynamics, and alsosuggests ways to control such converters ensuring stable operation withoutcompromising the performance of the converter.Special focus is given on ac motor-drive applications as they are very demandingand challenging for the converter performance. Interactions betweenthe internal dynamics and the dynamics of the driven motor are experimentallyinvestigated. The problem of operating the converter when connectedto a motor standing still is visited, even under the condition that a greatamount of torque and current are requested, in order to provide an idea forthe converter requirements under such conditions. Finally, an optimization ofthe converter operation is suggested in order to avoid overrating the convertercomponents in certain operation areas that this is possible.All analytical investigations presented in this thesis are confirmed by experimentalresults on a laboratory prototype converter, which was developedfor the purposes of this project. Experimental verification proves the validityof the theoretical investigations, as well as the correct performance of thecontrol methods developed during this project on a real, physical converter,hoping that the results of this thesis will be useful for large-scale implementations,in the mega- or even giga-watt power range. / Denna avhandling är ett försök att undersöka drift och egenskaper avmodulära multinivåomvandlare (M2C:er). Eftersom denna topologi anses varaden mest lovande inom högspänings-högeffekt-tillämpningar är, och somett underlag för att kunna formulera lämpliga styrmetoder, är det nödvändigtatt lägga kraft i att försöka förståde fysikaliska lagar som styr den inredynamiken i sådana omvandlare. Även om M2C:erna tillhör den välstuderadefamiljen av spänningsstyva omvandlare (VSC:er), och har en modulärstruktur, är deras reglering avsevärt mer komplicerad jämfört med två- ellertre-nivåomvandlare, eftersom ett mycket större antal switchar och kondensatorerär nödvändiga i en sådan topologi. Denna avhandling sätter fingretpå de parametrar som måste beaktas när man konstruerar regleringen för enM2C, genom att analysera den interna dynamiken, samt att föreslå sätt attstyra sådana omvandlare såatt stabil drift kan säkerställas utan att negativtpåverka prestanda.Ett speciellt fokus läggs på växelströmsmotordrifter eftersom de är särskiltutmanande vad gäller prestanda. Växelverkan mellan den interna dynamikenoch motorns dynamik undersöks experimentellt. Problemet att driva motornvid stillestånd behandlas även i fallet med hög ström och högt moment för atterhålla kunskap om kraven påomvandlaren i sådana fall. Slutligen föreslås enoptimering av omvandlarens drifttillstånd för att undvika överdimensioneringav omvandlarens komponenter i de fall detta är möjligt.Alla analytiska undersökningar som läggs fram i denna avhandling är bekräftadegenom experimentella resultat från en laboratorieomvandlare, somutvecklats inom ramen för detta arbete. Den experimentella verifieringen bevisargiltigheten av alla teoretiska undersökningar. Den visar också på demycket goda prestanda som de utvecklade styrmetoderna har vid drift aven verklig fysisk omvandlare. Förhoppningen är att resultaten från detta arbetekan komma till använding i storskaliga implementerinar i mega- ellergiga-wattklassen. / <p>QC 20141201</p>

Modular multilevel converters (MMCs) are the preferred converter solution in flexible ac transmission systems (FACTS) and high-voltage direct current (HVDC) applications. This is due to the high quality of the voltage and current signals, lower overall losses, and fewer problems with switching-related EMI. However, without an efficient and fast data recording system, the sampled data from current and voltage measurement boards can cause long latencies in the control system and make it difficult to analyze the operation of MMCs. In this thesis, a filed programmable gate array (FPGA)-based closed-loop control, and a high-speed data recording system is developed for a low-power singlephase MMC prototype. In the prototype, a data-transmission scheme based on the RS485 (TIA/EIA- 485) standard exists. This protocol offers a robust solution for transmitting data over noisy environments. A direct memory access (DMA) scheme is utilized to transmit sampled data from the programmable logic (PL) to the processing subsystem (PS) in the Zynq-7000 SOC. Moreover, an asymmetric multiprocessing (AMP) mechanism was implemented on the two processor cores in the PS. The first processor controls the power transmission to and from the power grid, and the second processor runs the ethernet application to transmit sampled data to the computer using MATLAB. For the closed-loop control of this MMC prototype, a phase-locked loop (PLL), a proportional resonant (PR) current controller, and an energy control loop for capacitor voltage balancing and control are implemented. The results showed that the output power of this single-phase MMC prototype is under control and each sub-module capacitor voltage is balanced and charged to the desired value. The sampled data can be recorded from the computer through the implemented data recording system at 25.6Mbps. Moreover, a dynamic oscilloscope function is developed in MATLAB using this online data recording scheme. / Modulära multilevel-omvandlare (MMC) är den föredragna omvandlarlösningen i flexibla växelströmstransmissionssystem (FACTS) och applikationer med högspänningslikström (HVDC). Detta beror på den höga kvaliteten på spännings- och strömsignalerna, lägre totala förluster och färre problem med omkopplingsrelaterad EMI. Utan ett effektivt och snabbt dataregistreringssystem kan dock samplade data från ström- och spänningsmätkort orsaka långa latenser i styrsystemet och göra det svårt att analysera driften av MMC:er. I denna avhandling utvecklas en FPGA-baserad styrning med sluten slinga och ett höghastighetsdataregistreringssystem för en lågeffekts enfas MMCprototyp. I prototypen finns ett dataöverföringssystem baserat på standarden RS485 (TIA/EIA-485). Detta protokoll erbjuder en robust lösning för att överföra data över bullriga miljöer. Ett schema för direkt minnesåtkomst (DMA) används för att överföra samplade data från den programmerbara logiken (PL) till bearbetningsundersystemet (PS) i Zynq-7000 SOC. Dessutom implementerades en asymmetrisk multiprocessing (AMP)-mekanism på de två processorkärnorna i PS. Den första processorn styr kraftöverföringen till och från elnätet, och den andra processorn kör ethernetapplikationen för att överföra samplade data till datorn med MATLAB. För styrning med sluten slinga av denna MMC-prototyp implementeras en faslåst slinga (PLL), en proportionell resonansströmkontroller (PR) och en energikontrollslinga för balansering och kontroll av kondensatorspänning. Resultaten visade att uteffekten från denna enfasiga MMC-prototyp är under kontroll och varje undermoduls kondensatorspänning är balanserad och laddad till önskat värde. Samplade data kan spelas in från datorn genom det implementerade dataregistreringssystemet vid 25,6 Mbps. Dessutom utvecklas en dynamisk oscilloskopfunktion i MATLAB med hjälp av detta onlinedataregistreringsschema.

With the rapid development of mobile communication, sensors, and biomedical in recent years, the demand for accurate data information, highquality audio and image has become much more significant, which requires a high-precision Analog to Digital Converter (ADC) to process weak analog signals. As one of the core modules of ADC, the comparator’s precision, speed, stability, and noise play a key role in the performance of the whole circuit. Over the years, those performance has been improved a lot by both designing new architectures and using advanced fabrication technology. However, the conventional comparators occupy 50%-60% of the total energy consumption of EPC, even with advanced technology and lower supply voltage. In this thesis, a new type of energy-efficient comparator, called Edge-Pursuit Comparator (EPC), is proposed, which satisfies the need for low comparison energy. The design of EPC is based on a ring oscillator, when the EPC enters the evaluation mode, two signal edges with different propagation delays will chase in it until one overlaps the other, and finally generate a stable voltage level in each output node. The circuit is built and simulated in Cadence Virtuoso using cmos22fdsoi technology. The simulation results reveal that the energy consumed per comparison is dependent on the input differential voltage, and it can be as low as 7 fJ when vin = 50 mV, which is around ten times smaller compared with conventional comparators. In addition, as the power consumption is considerable when the two input voltages are very close, a promising improvement is applied to EPC, namely connecting every node with a variable capacitor, which is called Edge-Pursuit Comparator enhanced with Capacitor (EPCC). Cadence simulation results prove that EPCC can largely lower the energy consumption under a small vin while keeping input-referred noise the same. Therefore, a combination of EPC and EPCC is expected to have prospective applications in the energy-efficient area. / Med den snabba utvecklingen av mobil kommunikation, sensorer och biomedicin under de senaste åren har efterfrågan på korrekt datainformation, högkvalitativt ljud och bild blivit mycket mer betydande, vilket kräver en högprecision Analog till Digital Converter (ADC) för att bearbeta svaga analoga signaler. Som en av ADC:s kärnmoduler spelar komparatorns precision, hastighet, stabilitet och brus en nyckelroll i prestanda för hela kretsen. Under årens lopp har dessa prestanda förbättrats mycket genom att både designa nya arkitekturer och använda avancerad tillverkningsteknik. De konventionella komparatorerna upptar dock 50%-60% av den totala energiförbrukningen för EPC, även med avancerad teknik och lägre matningsspänning. I detta examensarbete föreslås en ny typ av energieffektiv komparator, kallad Edge-Pursuit Comparator (EPC), som tillgodoser behovet av låg jämförelseenergi. Designen av EPC är baserad på en ringoscillator, när EPC:n går in i utvärderingsläget kommer två signalkanter med olika utbredningsfördröjningar att jaga i den tills den ena överlappar den andra, och slutligen generera en stabil spänningsnivå i varje utgångsnod. Kretsen är byggd och simulerad i Cadence Virtuoso med hjälp av cmos22fdsoiteknik. Simuleringsresultaten visar att energiförbrukningen per jämförelse är beroende av ingångsdifferensspänningen och den kan vara så låg som 7 fJ när vin = 50 mV, vilket är cirka tio gånger mindre jämfört med konventionella komparatorer. Dessutom, eftersom strömförbrukningen är avsevärd när de två inspänningarna är mycket nära, tillämpas en lovande förbättring på EPC, nämligen att ansluta varje nod med en variabel kondensator, som kallas Edge-Pursuit Comparator förbättrad med kondensator (EPCC). Kadenssimuleringsresultat bevisar att EPCC till stor del kan sänka energiförbrukningen under en liten vin samtidigt som ingångsreferat buller hålls detsamma. Därför förväntas en kombination av EPC och EPCC ha potentiella tillämpningar inom det energieffektiva området.

With the move of the broadband cellular network towards 5G taking off and the preparatory work on 6G and beyond starting, the need for low-complexity, low-power, and high-performance frequency synthesis using Phase-Locked Loop (PLL)s increases. As we get deeper into the mm-wave frequencies and push towards frequencies in the order of 50-70 GHz design challenges with existing PLL architectures, such as limited technology scaling and limited in-band noise performance become more apparent. Other designs have tried overcoming these problems, for example by using single-bit phase detection at the cost of increased complexity when trying to control the bandwidth, or designing the loop with lower bandwidth to suppress in-band noise at the cost of requiring a lower noise and thus more power hungry oscillator. This thesis proposes a new Phase-locked loop architecture implemented in a 22nm node to combat these issues, utilizing a Pulse-Shrinking Time-To-Digital Converter (PS-TDC) offering sub-pico-second resolution with minimal power consumption in lock. The results found in this thesis have shown the viability of such a design, offering good in-band performance, allowing for wide bandwidth, and the use of a cheaper low-power Digital-Controlled Oscillator (DCO). The PS-TDC architecture combined with control logic implemented in this project can drastically decrease power consumption in lock while being able to compensate for process variations to optimize jitter performance. Additionally, by utilizing a Phase-Frequency Detector (PFD) and gear-shifting logic it has been shown that robust and fast locking can be achieved. / Med övergången till 5G i mobila bredbandsnätverk och förberedelserna för 6G på gång ökar behovet av lågkomplexa, lågeffekts- och högpresterande frekvenssyntes. När vi beger oss djupare in i millimetervågsfrekvenserna och strävar efter frekvenser uppemot 50-70 GHz blir designutmaningar med befintliga faslåsta loopar, såsom begränsad teknologiskalning och dålig prestanda för inband-brus, alltmer tydliga. Andra designer har försökt att övervinna dessa problem genom att till exempel använda enbitars fasdetektion till priset av ökad komplexitet vid styrning av systemets bandbredd, eller genom att designa loopen med lägre bandbredd för att vidare dämpa inband-brus, vilket kommer till priset av en oscillator med lägre brus och därmed högre effektförbrukning. Denna avhandling föreslår en ny arkitektur för faslåsta loopar för att överkomma dessa problem genom att använda en pulskrympande tids-till-digital omvandlare som erbjuder sub-pikosekunds upplösning med minimal effektförbrukning när frekvensen är låst. Resultaten som presenteras i denna avhandling har visat att en sådan design är möjlig, med god in-band prestanda, möjlighet till hög bandbredd och därmed användning av en billigare lågeffekt DCO. Den pulsskalande TDC-arkitekturen i kombination med kontrolllogik implementerad i detta projekt kan dramatiskt minska effektförbrukningen när frekvensen är låst, samtidigt som den kan kompensera för processvariationer för att optimera jitterprestanda. Sist har det visats att en robust och snabb låsning av frekvensen kan uppnås genom att använda en PFD.

All DC/DC converter products include power electronic circuits for power conversion.It is important to find an efficient way for power conversion to reduce power losses and reduce the need for cooling and achieve environmentally friendly solutions.The use of semiconductor switches of wide band gap type is a solution to the problem.Therefore, the investigation of the SiC MOSFET in DC/DC converters is of crucial importance for the reduction of power losses.The thesis investigates the SiC MOSFET in three different tests.The efficiency test, the temperature test and the double pulse test.In the efficiency, the MOSFET STC3080KR and NTH4L022N120M3S are compared with their respective simulation made on PLECS.While in the temperature test the STC3080KR is investigated at different frequencies.In Double Pulse Test the MOSFET STC3080KR with 4-pin (TO-247 4L) package is compared with the MOSFET SCT3080KLHRC11 with 3-pin package (TO-247 N).The efficiency test shows that the MOSFET SCT3080KR in the practical test gives an efficiency in the range of 96,5-96,1% at 110kHz, 96-95,4% at 150kHz and 95,8-94,2% at 180kHz.While, the NTH4L022N120M3S gives an efficiency in the range of 98,1-97,1% at 110kHz, 96,3-96,2% at 150kHz and 96,1-95,5% at 180kHz.The efficiency given by the simulation is higher than the actual efficiency for both MOSFETs.However, the shape of the curves in the practical part matches the simulated one.The efficiency is not the same since the simulation do not consider all the losses present in the practical part.The temperature test shows that the temperature for the high side and low side increases when the frequency and the load current increases.However, some results show that when the load current increases at some point the low-side MOSFET will reach the temperature of the high-sided MOSFET and at the end it will exceed its value. This is due to the increment of the conduction losses since the low side MOSFET is basically the body diode incorporated in the MOSFET.Finally, the Double Pulse Test shows that the TO-247 N (3-pin) package switches with less source inductance compared to the TO-247 4L (4-pin) package.Therefore, the MOSFET SCT3080KLHRC11 (TO-247 N package) needs more time during the switching and which means that the switching power losses will be higher in comparison to the SCT3080KR as shown in Table 5.2 and Table 5.1. / Alla DC/DC-omvandlarprodukter inkluderar kraftelektroniska kretsar för effektomvandling. Detta gör att det är viktigt att hitta ett effektivt sätt för effektomvandlingen för att minska effektförlusterna och minska behovet av kylning och uppnå miljövänliga lösningar.Användningen av halvledaromkopplare med ett stort bandgap är en lösning på problemet.Därför är undersökningen av SiC MOSFET i DC/DC-omvandlare av avgörande betydelse för att minska effektförlusterna. Detta examensarbete undersöker SiC MOSFET i tre olika tester vilket är; Effektivitetstestet, temperaturen testet och double pulse testet.I effektivitets testet jämförs MOSFET STC3080KR och NTH4L022N120M3S med deras respektive simulering gjorda på PLECS.Medan i temperaturtestet undersöks STC3080KR vid olika frekvenser.I double pulse testet jämförs MOSFET STC3080KR med ett 4-stifts (TO-247 4L)-paket med MOSFET SCT3080KLHRC11 med ett 3-stiftspaket (TO-247 N).Effektivitetstestet visar att MOSFET SCT3080KR i det praktiska testet ger en verkningsgrad i intervallen 96,5-96,1% vid 110kHz, 96-95,4% vid 150kHz och 95,8-94,2% och vid 180kHz.Medan NTH4L022N120M3S visar en effektivitet i intervallet av 98,1-97,1% vid 110kHz, 96,3-96,2% vid 150kHz och 96,1-95,5% vid 180kHz.Verkningsgraden som ges av simuleringen är högre än den praktiska för båda MOSFET:erna.Formen på kurvorna i den praktiska delen matchar den simulerade.Verkningsgraden är inte densamma eftersom simuleringen inte tar hänsyn till alla förluster som finns i den praktiska delen.Temperaturtestet visar att temperaturen för den höga sidan och lågsidan ökar när frekvensen och belastningsströmmen ökar.Vissa resultat visar att när belastningsströmmen ökar lågsidans MOSFET når temperaturen hos den högsidiga MOSFET:en och i slutet kommer den att överstiga dess värde.Detta beror på ökningen av ledningsförlusterna eftersom MOSFET på lågsidan i grunden är kroppsdioden som ingår i MOSFET.Slutligen, visar double pulse testet att TO-247 N (3-stifts)-paketet växlar med mindre källinduktans jämfört med till TO-247 4L (4-stifts)-paketet.Därför behöver MOSFET SCT3080KLHRC11 (TO-247 N-paket) mer tid under växlingen och därför blir växlingseffektförlusterna högre jämfört med SCT3080KR, detta visas i Tabell 5.2 och Tabell 5.1.

With the increase of electric vehicles (EVs) on the roads the availability of charging infrastructure becomes more important. Today it is relatively straightforward to install fast chargers in areas with strong power grid connections, such as in urban areas. However, in areas with less available electrical power, the grid is considered to be a weak grid, typically in remote areas, which limits charging speeds. Local peak shaving can be implemented with battery energy storage systems (BESS) to support faster charging at these locations by increasing available power when needed. As the majority of the power is supplied by the BESS there are noticeable conversion losses when converting from the BESS DC voltage to AC in the grid and then back to DC through the fast charger. This thesis investigates DC/DC converters to charge EVs directly from a BESS DC bus by regulating the voltage to the level of the EV, while also supporting safe simultaneous charging capability. It was done through understanding relevant standards’ requirements, converter review, as well as design and simulation of the interesting topologies. The converters selected to simulate were the Buck-Boost and the Dual-Active Bridge (DAB). After analysing the efficiency result in combination with industry requirements, it was concluded that one DAB per output is the preferred option in most use cases. This would potentially also reduce the material usage and carbon footprint of this type of infrastructure compared to the current solution. Furthermore, some suggestions were made for improving the design of DAB converter before making a prototype for real testing. / Denna avhandling har undersökt hur en snabbladdares effektelektronik för en mobil batterienergilagringssystem kan designas för att ladda två elbilar samtidigt. För att göra detta har systemkrav från relevanta standarder sammanställts och olika snabbladdares kapacitet undersökts. Därefter har olika DC/DC-omvandlare identifierats i ändamål att välja ut de mest lämpade för att uppfylla funktionen. De utvalda omvandlarna designades iterativt och simulerades med i verktyget PLECS för att kunna jämföra hur vardera omvandlare presterade under olika scenarior och med olika transistorer. Resultat och slutsatser från detta arbete är att galvanisk isolering krävs mellan de två elbilarna samt att två Dual-Active Bridge (DAB) omvandlare är den mest lämpade utifrån effektivitet, kapacitet och materialanvänding. Det finns även flera områden att fortsätta arbetet på för att förbättra designen och testa med en prototyp.

Alstom wanted to investigate the possibility of adapting its light emitting diode (LED) technology for shunting signals in train traffic. The LED technology uses 50V, but Alstom wants to adapt it for 12V. The LED technology is energy efficient but needs to be adapted for existing signal interlocking by drawing a higher current. This meant that the possibility of reactive power compensation was investigated to obtain lower thermal dissipation in dwarf signal. The essay presents a couple of possible solutions. One of the solutions is to raise the voltage by using a booster converter to use the existing 50V LED unit. Capacitors were reviewed to be used in reactive power compensation to increase current supply. One of the solutions then became a capacitor bank. Simulations indicated that a booster converter and a capacitor bank can be used to adapt the circuit. However, some modifications must be made. / Alstom ville undersöka möjligheten att anpassa sin lysdiodsteknik för dvärgsignaler i tågtrafiken. Lysdiodstekniken använder 50V men Alstom vill anpassa den för 12V. Lysdiodtekniken är strömsnål och behöver anpassas för befintliga signalställverk genom att dra en högre ström. Detta innebar att möjligheten för reaktiv kompensering undersöktes för att få en låg värmeutvecklingen i dvärgsignalen. I uppsatsen presenteras ett par möjliga lösningar. En av lösningarna för spänningen är en step-up omvandlare för att nyttja 50Vs enheten. Det gjordes också en genomgång av kondensatorer för att nyttjas i reaktivkompensering för att öka strömförbrukningen. En av lösningarna blev då ett kondensatorbatteri. Det kunde konstateras med matematisk simulering att step-up omvandlare och ett kondensatorbatteri kan användas för att anpassa kretsen dock måste vissa modifieringar utföras.