This paper presents techniques for speeding up commonly used algorithms forbounding volume (BV) computation, such as the AABB, sphere and k-DOP. Byexploiting the possibilities of parallelismin modern processors, the result exceedsthe expected theoretical result. The methods focus on data-level-parallelism(DLP) using Intel’s SSE instructions, for operations on 4 parallel independentsingle precision floating point values, with a theoretical speed-up factor of 4 ondata throughput. Still, a speed-up between 7–9 are shown in the computation ofAABBs and k-DOPs. For the computation of tight fitting spheres the speed-upfactor halts at approximately 4 due to a limiting data dependency. In addition,further parallelization by multithreading algorithms on multi-core CPUs showsspeed-up factors of 14 on 2 cores and reaching 25 on 4 cores, compared to nonparallel algorithms.

Den 7 december 1941 genomförde japanska flygstridskrafter ett massivt bombanfall mot Pearl Harbor. Intentionen med anfallet var att slå ut den amerikanska Stillahavsflottan och därmed erhålla större inflytanade i Stillahavsområdet. Anfallen riktades huvudsakligen mot amerikanska fartyg som låg vid Pearl Harbors hamn men även flygfält i dess närområde drabbades hårt av den japanska offensiven. Syftet med detta arbete är att, med utgångpunkt från John. A Warden III centrala teorier; tyngdpunkter, fienden som ett system och parallell attack, analysera Japans agerande under attacken mot Pearl Harbor för att därigenom urskilja i vilken utsträckning dessa teorier kan tillämpas på de japanska flygstridskrafterna vid anfallet. Undersökningen syftar även till att utröna om de utvalda teorierna är applicerbara på taktisk nivå. Arbetet genomförs som en teoriprövande fallstudie där Wardens teorier prövas mot det autentiska fallet. Undersökningens slutsatser åskådliggör att de japanska flygstridskrafterna använde Wardens teorier till viss del. Teorierna tyngdpunkter och parallell attack går tydligt att återfinna i Japans agerande, dock tillämpades teorin fienden som ett system enbart i mindre utsträckning. Undersökningen visar även att det är möjligt att tillämpa utvalda teorier på taktisk nivå.

REPLICA is a family of novel scalable chip multiprocessors with configurable emulated shared memory architecture, whose computation model is based on the PRAM (Parallel Random Access Machine) model. The purpose of this thesis is to, by benchmarking different types of computation problems on REPLICA, similar parallel architectures (SB-PRAM and XMT) and more diverse ones (Xeon X5660 and Tesla M2050), evaluate how REPLICA is positioned among other existing architectures, both in performance and programming effort. But it should also examine if REPLICA is more suited for any special kinds of computational problems. By using some of the well known Berkeley dwarfs, and input from unbiased sources, such as The University of Florida Sparse Matrix Collection and Rodinia benchmark suite, we have made sure that the benchmarks measure relevant computation problems. We show that today’s parallel architectures have some performance issues for applications with irregular memory access patterns, which the REPLICA architecture can solve. For example, REPLICA only need to be clocked with a few MHz to match both Xeon X5660 and Tesla M2050 for the irregular memory access benchmark breadth first search. By comparing the efficiency of REPLICA to a CPU (Xeon X5660), we show that it is easier to program REPLICA efficiently than today’s multiprocessors. / REPLICA är en grupp av konfigurerbara multiprocessorer som med hjälp utav ett emulerat delat minne realiserar PRAM modellen. Syftet med denna avhandling är att genom benchmarking av olika beräkningsproblem på REPLICA, liknande (SB-PRAM och XMT) och mindre lika (Xeon X5660 och Tesla M2050) parallella arkitekturer, utvärdera hur REPLICA står sig mot andra befintliga arkitekturer. Både prestandamässigt och hur enkel arkitekturen är att programmera effektiv, men även försöka ta reda på om REPLICA är speciellt lämpad för några särskilda typer av beräkningsproblem. Genom att använda välkända Berkeley dwarfs applikationer och opartisk indata från bland annat The University of Florida Sparse Matrix Collection och Rodinia benchmark suite, säkerställer vi att det är relevanta beräkningsproblem som utförs och mäts. Vi visar att dagens parallella arkitekturer har problem med prestandan för applikationer med oregelbundna minnesaccessmönster, vilken REPLICA arkitekturen kan vara en lösning på. Till exempel, så behöver REPLICA endast vara klockad med några få MHz för att matcha både Xeon X5660 och Tesla M2050 för algoritmen breadth first search, vilken lider av just oregelbunden minnesåtkomst. Genom att jämföra effektiviteten för REPLICA gentemot en CPU (Xeon X5660), visar vi att det är lättare att programmera REPLICA effektivt än dagens multiprocessorer.

<p>Virtualisering är en abstraktion av underliggande fysisk hårdvara som omvandlas till en förutbestämd struktur av hårdvara via mjukvara. En virtuell maskin kan då vara frånkopplad från hårdvaran. Virtualisering tillåter hårdvara att delas upp som flera separata virtuella hårdvaror vilket kan ske transparent för operativsystem i virtuella maskiner. Virtualisering ökade under 90-talet och det utvecklades två virtualiseringsteknologier: (i) den fullständiga systemvirtualisering och (ii) parallell systemvirtualisering. Fullständig systemvirtualisering erbjuder abstraktion som utgör en frånkoppling från hårdvara. Operativsystem som använder en virtuell maskin känner då inte till att virtualisering skett med resultatet att alla operativsystem kan användas. Parallell systemvirtualisering använder en delvis abstraktion då operativsystem modifieras för att virtuell maskin skall vara medveten om att virtualisering utförts för att möjliggöra för prestandaförbättringar. Den problemställningen som ställts försöker utröna vilken av dessa två teknologier som kan leverera bästa prestanda över FTP. Experiment har då utförts och visade att det är inga skillnader mellan teknologierna.</p>

Ever since the governments began to meet for the Conferences of the Parties (COP) to try to come to agreement over an international climate agreement, civil society organizations involved in the climate issue have also gathered for their own conferences in relation to the COP. Still the role of these re-occurring “COP counter summits” in global climate governance have not been researched in depth. In order to contribute to a better understanding of the role the COP counter summit in climate governance in general, the aim of this study is to conduct a qualitative single-case study of one of these meetings. This is carried out by a field study to the COP counter summit in Paris 2015 with methods of participatory observation and semi-structured interviews with informants. An analytical framework was developed based on theory within related research fields, like parallel summits, social movements and globalization studies. The study contributes with research about what functions of the COP counter summit in Paris had for civil society and how these functions were performed.

No description available.

Utmaningar i modern processortillverkning begränsar klockfrekvensen för enkeltrådiga applikationer, vilket har resulterat i utvecklingen av flerkärniga processorer. Dessa processorer tillåter flertrådig exekvering och ökar därmed prestandan. För att undersöka möjligheterna med parallell exekvering används en Fast Fourier Transform algoritm där trådprestanda mäts för olika skapade tester med varierande problemstorlekar. Dessa tester körs på tre testsystem och använder olika sökalgoritmer för att dynamiskt justera antalet trådar vid exekvering. Denna prestanda jämförs sedan med den högsta möjliga prestanda som kan fås genom Brute-Forcing. Testerna använder OpenMP-instruktioner för att specificera antalet trådar som finns tillgängliga för programexekvering. För mindre problemstorlekar resulterar färre antal trådar i högre prestanda. Motsatsen gäller för större problemstorlekar, där många trådar föredras istället. Denna rapport visar att användning av alla tillgängliga trådar för ett system inte är optimalt i alla lägen då det finns en tydlig koppling mellan problemstorlek och det optimala antalet trådar för maximal prestanda. Detta gäller för alla tre testsystem som omfattas av rapporten. Metodiken som har använts för att skapa testerna har gjort det möjligt att dynamiskt kunna justera antalet trådar vid exekvering. Rapporten visar också att dynamisk justering av antalet trådar inte passar för alla typer av applikationer. / As physical limitations limit the clock frequencies available for a single thread, processor vendors increasingly build multi-core systems with support for dividing processes across multiple threads for increased overall processing power. To examine parallelization capabilities, a fast fourier transform algorithm is used to benchmark parallel execution and compare brute-forced optimum with results from various search algorithms and scenarios across three different testbed systems. These algorithms use OpenMP instructions to directly specify number of threads available for program execution. For smaller problem sizes the tests heavily favour fewer threads, whereas the larger problems favour the native 'maximum' thread count. Several algorithms were used to compare ways of searching for the optimum thread values at runtime. We showed that running at maximum threads is not always the most optimum choice as there is a clear relationship between the problem size and the optimal thread-count in the experimental setup across all three machines. The methods used also made it possible to identify a way to dynamically adjust the thread-count during runtime of the benchmark, however it is not certain all applications would be suitable for this type of dynamic thread assignment

<p>I digitala kretsar kan både bit-parallella och bit-seriella interface förekomma.T ex kan en integrerad digital krets (IC-krets) internt använda sig av bit-parallella aritmetiska kretsar medan dess kommunikation med andra integrerade kretsar sker bit-seriellt. Genom att använda seriell kommunikation mellan IC-kretsar kan antalet ben på kapslarna effektivt begränsas.</p><p>Detta examensarbete gick ut på att göra en layoutgenerator för generering av en parametriserbar serie/parallellomvandlare och en parallell/serieomvandlare. När en krets använder sig av både bit-seriell och bit-parallell representation av data behövs dessa för att omvandla mellan formaten.</p> / <p>In digital circuits both bit-parallel and bit-serial interfaces can occur. For example, an integrated digital circuit can use bit-parallel arithmetic circuits internally while its communication with other integrated circuits is bit serial. By using serial communication between IC:s the number of pins on the packages can be effectively limited. </p><p>The purpose of this final project work was to create a layout generator for generation of a parametrizable serial/parallel converter and a parallel/serial converter. If a circuit uses both bit-serial and bit-parallel representation of data these are needed to convert between the formats.</p>

I digitala kretsar kan både bit-parallella och bit-seriella interface förekomma.T ex kan en integrerad digital krets (IC-krets) internt använda sig av bit-parallella aritmetiska kretsar medan dess kommunikation med andra integrerade kretsar sker bit-seriellt. Genom att använda seriell kommunikation mellan IC-kretsar kan antalet ben på kapslarna effektivt begränsas. Detta examensarbete gick ut på att göra en layoutgenerator för generering av en parametriserbar serie/parallellomvandlare och en parallell/serieomvandlare. När en krets använder sig av både bit-seriell och bit-parallell representation av data behövs dessa för att omvandla mellan formaten. / In digital circuits both bit-parallel and bit-serial interfaces can occur. For example, an integrated digital circuit can use bit-parallel arithmetic circuits internally while its communication with other integrated circuits is bit serial. By using serial communication between IC:s the number of pins on the packages can be effectively limited. The purpose of this final project work was to create a layout generator for generation of a parametrizable serial/parallel converter and a parallel/serial converter. If a circuit uses both bit-serial and bit-parallel representation of data these are needed to convert between the formats.

Virtualisering är en abstraktion av underliggande fysisk hårdvara som omvandlas till en förutbestämd struktur av hårdvara via mjukvara. En virtuell maskin kan då vara frånkopplad från hårdvaran. Virtualisering tillåter hårdvara att delas upp som flera separata virtuella hårdvaror vilket kan ske transparent för operativsystem i virtuella maskiner. Virtualisering ökade under 90-talet och det utvecklades två virtualiseringsteknologier: (i) den fullständiga systemvirtualisering och (ii) parallell systemvirtualisering. Fullständig systemvirtualisering erbjuder abstraktion som utgör en frånkoppling från hårdvara. Operativsystem som använder en virtuell maskin känner då inte till att virtualisering skett med resultatet att alla operativsystem kan användas. Parallell systemvirtualisering använder en delvis abstraktion då operativsystem modifieras för att virtuell maskin skall vara medveten om att virtualisering utförts för att möjliggöra för prestandaförbättringar. Den problemställningen som ställts försöker utröna vilken av dessa två teknologier som kan leverera bästa prestanda över FTP. Experiment har då utförts och visade att det är inga skillnader mellan teknologierna.