1 |
Evaluation des performances isolantes de couches de SIOCH poreuses et de polymères destinés aux technologies d'intégration innovantesDubois, Christelle 13 May 2011 (has links) (PDF)
L'objectif de ce travail de thèse a été d'évaluer, à partir d'outils de caractérisation électrique (spectroscopie d'impédance basse fréquence et courants thermo-stimulés), l'impact des étapes de polissage mécanochimique (CMP) et de recuits thermiques sur les propriétés diélectriques de matériaux utilisés pour les dernières générations de circuits intégrés. Une première partie est focalisée sur le matériau SiOCH poreux déposé par voie chimique " en phase vapeur " assisté par plasma (PECVD) suivant une approche porogène (p=26%, d=2nm et er=2,5). Son intégration dans les technologies 45nm nécessite l'utilisation d'un procédé de 'CMP directe' qui induit une dégradation des propriétés isolantes attribuée à l'adsorption de surfactants et de molécules d'eau. L'analyse diélectrique sur une large gamme de fréquence (10-1Hz- 105Hz) et de température (-120°C -200°C) a mis en évidence plusieurs mécanismes de relaxation diélectrique et de conduction liés à la présence de molécules nanoconfinées (eau et porogène) dans les pores du matériau. L'étude de ces mécanismes a permis d'illustrer le phénomène de reprise en eau du SiOCH poreux ainsi que d'évaluer la capacité de traitements thermiques à en restaurer les performances. Une seconde partie concerne l'étude d'une résine époxy chargée avec des nanoparticules de silice, utilisée en tant que 'wafer level underfill' dans les technologies d'intégration 3D. Les analyses en spectroscopie d'impédance ont montré que l'ajout de nanoparticules de silice s'accompagne d'une élévation de la température de transition vitreuse et de la permittivité diélectrique, ainsi que d'une diminution de la conductivité basse fréquence. L'autre contribution majeure des mesures diélectriques a été de montrer qu'un refroidissement trop rapide de la résine à l'issue de la réticulation était responsable d'une contrainte interne qui pourra occasionner des problèmes de fiabilité pour l'application.
|
2 |
Analyse électrique de diélectriques SiOCH poreux pour évaluer la fiabilité des interconnexions avancéesVerriere, Virginie 18 February 2011 (has links) (PDF)
Avec la miniaturisation des circuits intégrés, le délai de transmission dû aux interconnexions a fortement augmenté. Pour limiter cet effet parasite, le SiO2 intégré en tant qu'isolant entre les lignes métalliques a été remplacé par des matériaux diélectriques à plus faible permittivité diélectrique dits Low-κ. La principale approche pour élaborer ces matériaux est de diminuer la densité en incorporant de la porosité dans des matériaux à base de SiOCH. L'introduction de ces matériaux peu denses a cependant diminué la fiabilité : sous tension, le diélectrique SiOCH poreux est traversé par des courants de fuite et peut claquer, générant des défaillances dans le circuit. La problématique pour l'industriel est de comprendre les mécanismes de dégradation du diélectrique Low-κ afin de déterminer sa durée de vie aux conditions de température et de tension de fonctionnement. Dans ce contexte, les travaux de cette thèse ont consisté à étudier les mécanismes de conduction liés aux courant de fuite afin d'extraire des paramètres quantitatifs représentatifs de l'intégrité électrique du matériau. Nous avons utilisé ces paramètres afin de suivre le vieillissement du matériau soumis à une contrainte électrique. Nous avons également introduit la spectroscopie d'impédance à basse fréquence comme moyen de caractérisation du diélectrique Low-κ. Cet outil nous a permis de caractériser le diélectrique intermétallique de façon non agressive et d'identifier des phénomènes de transport de charges et de diffusion métallique à très basses tensions qui offrent des perspectives pour l'étude de la fiabilité diélectrique des interconnexions.
|
3 |
Fiabilité des diélectriques low-k SiOCH poreux dans les interconnexions CMOS avancéesChery, Emmanuel 17 February 2014 (has links) (PDF)
Avec la miniaturisation continue des circuits intégrés et le remplacement de l'oxyde de silicium par des diélectriques low-k poreux à base de SiOCH, la fiabilité des circuits microélectroniques a été fortement compromise. Il est aujourd'hui extrêmement important de mieux appréhender les mécanismes de dégradation au sein de ces matériaux afin de réaliser une estimation précise de leur durée de vie. Dans ce contexte, ces travaux de thèse ont consisté à étudier les mécanismes de dégradation au sein du diélectrique afin de proposer un modèle de durée de vie plus pertinent. Par une étude statistique du temps à la défaillance sous différents types de stress électrique, un mécanisme de génération des défauts par impact est mis en évidence. En l'associant au mécanisme de conduction au sein du diélectrique, il a été possible de développer un modèle de durée de vie cohérent pour les interconnexions permettant une estimation de la durée de vie plus fiable que les modèles de la littérature. L'impact du piégeage de charges dans le diélectrique a ensuite été analysé grâce à ce modèle.
|
4 |
Analyse électrique de diélectriques SiOCH poreux pour évaluer la fiabilité des interconnexions avancées / Electrical analysis of porous SiOCH dielectrics to evaluate reliability of advanced interconnectsVerriere, Virginie 18 February 2011 (has links)
Avec la miniaturisation des circuits intégrés, le délai de transmission dû aux interconnexions a fortement augmenté. Pour limiter cet effet parasite, le SiO2 intégré en tant qu'isolant entre les lignes métalliques a été remplacé par des matériaux diélectriques à plus faible permittivité diélectrique dits Low-κ. La principale approche pour élaborer ces matériaux est de diminuer la densité en incorporant de la porosité dans des matériaux à base de SiOCH. L'introduction de ces matériaux peu denses a cependant diminué la fiabilité : sous tension, le diélectrique SiOCH poreux est traversé par des courants de fuite et peut claquer, générant des défaillances dans le circuit. La problématique pour l'industriel est de comprendre les mécanismes de dégradation du diélectrique Low-κ afin de déterminer sa durée de vie aux conditions de température et de tension de fonctionnement. Dans ce contexte, les travaux de cette thèse ont consisté à étudier les mécanismes de conduction liés aux courant de fuite afin d'extraire des paramètres quantitatifs représentatifs de l'intégrité électrique du matériau. Nous avons utilisé ces paramètres afin de suivre le vieillissement du matériau soumis à une contrainte électrique. Nous avons également introduit la spectroscopie d'impédance à basse fréquence comme moyen de caractérisation du diélectrique Low-κ. Cet outil nous a permis de caractériser le diélectrique intermétallique de façon non agressive et d'identifier des phénomènes de transport de charges et de diffusion métallique à très basses tensions qui offrent des perspectives pour l'étude de la fiabilité diélectrique des interconnexions. / With the miniaturization of integrated circuits, transmission delay due to interconnects is hardly increased. To minimize this parasitic effect, low-κ dielectric materials are requested to replace SiO2 as inter-metal dielectric between metallic lines. With its low density, porous SiOCH are good candidate for such applications. However, the implementation of these materials decreased reliability: under voltage, leakage currents establish through low-κ dielectric whose breakdown can generate failures in circuits. The problem for manufacturers is to understand the degradation mechanisms of porous SiOCH to determine its lifetime at conditions of nominal temperature and voltage. In this frame, conduction mechanisms of leakage currents have been studied during this thesis to extract quantitative parameters that represent the electrical integrity of the dielectric. We have used these parameters to monitor the electrical aging of the dielectric under electrical stress. We have proposed low-frequency impedance spectroscopy as characterization tool of low-κ. This tool allowed to characterize the intermetal dielectric non-destructively and to identify phenomenon of carriers transport and metallic diffusion at very low voltages that open perspectives for the study of dielectric reliability in interconnects.
|
5 |
Fiabilité des diélectriques low-k SiOCH poreux dans les interconnexions CMOS avancées / Porous SiOCH low-k dielectric reliability in advanced CMOS interconnectsChery, Emmanuel 17 February 2014 (has links)
Avec la miniaturisation continue des circuits intégrés et le remplacement de l’oxydede silicium par des diélectriques low-κ poreux à base de SiOCH, la fiabilité des circuitsmicroélectroniques a été fortement compromise. Il est aujourd’hui extrêmement importantde mieux appréhender les mécanismes de dégradation au sein de ces matériaux afin deréaliser une estimation précise de leur durée de vie.Dans ce contexte, ces travaux de thèse ont consisté à étudier les mécanismes de dégradationau sein du diélectrique afin de proposer un modèle de durée de vie plus pertinent.Par une étude statistique du temps à la défaillance sous différents types de stress électrique,un mécanisme de génération des défauts par impact est mis en évidence. En l’associantau mécanisme de conduction au sein du diélectrique, il a été possible de développer unmodèle de durée de vie cohérent pour les interconnexions permettant une estimation de ladurée de vie plus fiable que les modèles de la littérature. L’impact du piégeage de chargesdans le diélectrique a ensuite été analysé grâce à ce modèle. / With the constant size reduction of integrated circuits and the replacement of silicon dioxide with porous SiOCH, the reliability of interconnects has been sharply reduced. A better understanding of degradation mechanisms is now required in order to have a precise estimation of product lifetime. In this work, degradation mechanisms have been studied in order to propose a more accurate lifetime model. A statistical study of times to failure under various electrical stresses is used to explain the physical mechanisms involved in defect creation. Combining these degradation mechanisms and Poole-Frenkel conduction mechanism enables the use of a new lifetime model. This model leads to a better estimation of the lifetime than existing models. Finally, the effects of charge trapping on lifetime in these materials have been studied.
|
6 |
Traitements plasmas Post Gravure pour l'intégration des matériaux SiOCH poreux dans les interconnexions en microélectroniqueBouyssou, Régis 18 December 2009 (has links) (PDF)
La miniaturisation des circuits intégrés permet à la fois d'augmenter les performances mais aussi de réduire leur coût. Cependant, cette réduction des dimensions provoque la prépondérance du temps de transit dans les interconnexions devant le temps de commutation des transistors. Ainsi, un matériau diélectrique de plus faible permittivité de type SiOCH poreux est intégré malgré une sensibilité plus élevée au plasma de gravure. Ce travail de recherche s'intéresse au développement de procédés plasmas in situ réalisés après la gravure de l'empreinte de la ligne métallique dans le diélectrique poreux. Ces traitements, utilisant des chimies réductrices, oxydantes et à base d'hydrocarbures, ont pour but de 1) limiter la croissance de résidus qui provoquent parfois des pertes de rendement dans le cas de l'utilisation d'un masque dur métallique et 2) limiter la diffusion de la barrière métallique en TaN/Ta. Cependant, ces traitements (NH3, O2, CH4, H2) ont été optimisés afin de ne pas augmenter la modification induite par l'étape de gravure seule. La caractérisation de la modification induite dans le diélectrique situé sur le fond et les flancs des lignes par les plasmas a été effectuée notamment en développant des techniques de caractérisation spécifiques. Ainsi, l'ensemble des traitements plasma induisent tous une couche modifiée dans le matériau avec des caractéristiques différentes sur le fond et les flancs (composition de surface, épaisseur, perméation...). Le traitement à base de méthane limite la croissance de résidus sans modifier le diélectrique plus que l'étape de gravure. Ce procédé a été implémenté en production par l'entreprise STMicroélectronics.
|
7 |
Les Procédés par Plasmas Impliqués dans l'Intégration des Matériaux SiOCH Poreux pour les Interconnexions en MicroélectroniqueDarnon, Maxime 23 October 2007 (has links) (PDF)
Pour réduire la taille des dispositifs et les temps de commutation en microélectronique, les lignes d'interconnexions doivent être isolées par du SiOCH poreux. Cependant, la réalisation de tranchées étroites dans le SiOCH poreux nécessite de revoir les différents procédés par plasmas (gravure, traitements post-gravure) et les schémas d'intégration, puisque ce matériau est facilement dégradé lorsqu'il est exposé à un plasma.<br /><br />Cette thèse porte sur les interactions plasmas/matériaux pour l'intégration des SiOCH poreux dans des tranchées très étroites (<100 nm). Les diagnostics des plasmas et l'analyse des matériaux exposés aux plasmas permettent de caractériser et d'optimiser les procédés de transfert de motifs d'un masque métallique ou organique dans un SiOCH poreux ou hybride (rendu poreux en fin d'intégration). La modification des matériaux poreux et hybrides par les plasmas post-gravure est également étudiée.<br /><br />Avec un plasma fluorocarboné, le matériau hybride présente des mécanismes de gravure similaires à ceux d'un SiOCH dense. Le TiN et le matériau organique ont des mécanismes de gravure différents de ceux des diélectriques, ce qui assure une bonne sélectivité. Le procédé de gravure optimisé pour le masque organique permet la gravure de tranchées très étroites avec un profil quasiment vertical. Par contre, le contrôle dimensionnel de tranchées étroites est plus difficile avec un masque en TiN, en raison de dépôts métalliques sur les flancs, de profils en forme de tonneaux, et du flambage des lignes. Après l'étape de gravure, les matériaux poreux et hybrides sont modifiés par les plasmas post-gravure.
|
8 |
Evaluation des performances isolantes de couches de SIOCH poreuses et de polymères destinés aux technologies d'intégration innovantes / Dielectric characterization of porous SiOCH and polymer films used in state-of-the-art integration technologiesDubois, Christelle 13 May 2011 (has links)
L'objectif de ce travail de thèse a été d'évaluer, à partir d'outils de caractérisation électrique (spectroscopie d'impédance basse fréquence et courants thermo-stimulés), l'impact des étapes de polissage mécanochimique (CMP) et de recuits thermiques sur les propriétés diélectriques de matériaux utilisés pour les dernières générations de circuits intégrés. Une première partie est focalisée sur le matériau SiOCH poreux déposé par voie chimique « en phase vapeur » assisté par plasma (PECVD) suivant une approche porogène (p=26%, d=2nm et er=2,5). Son intégration dans les technologies 45nm nécessite l'utilisation d'un procédé de ‘CMP directe' qui induit une dégradation des propriétés isolantes attribuée à l'adsorption de surfactants et de molécules d'eau. L'analyse diélectrique sur une large gamme de fréquence (10-1Hz- 105Hz) et de température (-120°C -200°C) a mis en évidence plusieurs mécanismes de relaxation diélectrique et de conduction liés à la présence de molécules nanoconfinées (eau et porogène) dans les pores du matériau. L'étude de ces mécanismes a permis d'illustrer le phénomène de reprise en eau du SiOCH poreux ainsi que d'évaluer la capacité de traitements thermiques à en restaurer les performances. Une seconde partie concerne l'étude d'une résine époxy chargée avec des nanoparticules de silice, utilisée en tant que ‘wafer level underfill' dans les technologies d'intégration 3D. Les analyses en spectroscopie d'impédance ont montré que l'ajout de nanoparticules de silice s'accompagne d'une élévation de la température de transition vitreuse et de la permittivité diélectrique, ainsi que d'une diminution de la conductivité basse fréquence. L'autre contribution majeure des mesures diélectriques a été de montrer qu'un refroidissement trop rapide de la résine à l'issue de la réticulation était responsable d'une contrainte interne qui pourra occasionner des problèmes de fiabilité pour l'application. / The aim of the thesis was to investigate, by electrical means (dielectric spectroscopy and thermally stimulated current), the impact of the chemical-mechanical polishing process and of thermal treatments on the dielectric properties of materials used in state-of-the-art Integrated Circuit (IC) technologies. A first part focuses on the nanoporous SiOCH (p=26%, e=2 nm and er=2,5) thin films deposited by plasma enhanced chemical vapor deposition (PECVD) using a porogen approach. After undergoing a process of direct CMP for its integration in the 45 nm node technology and beyond, those films experience a degradation of the insulating properties due to the adsorption of water and surfactants. A dielectric analysis performed on a wide range of frequency (10-1Hz - 105Hz) and temperature (-120°C - 200°C) exhibited many dielectric relaxation and conduction mechanisms due to molecules (water and porogen) nano-confined in pores. The phenomenon of water uptake of the porous SiOCH has been enlightened and the efficiency of thermal treatment to restore its performances has been evaluated through the study of these mechanisms. A second part deals with an epoxy resin filled with nano-particles of silica used as ‘wafer level underfill' for the 3D integration. Impedance spectroscopy showed that the addition of nano-particles induces an increase in the glass transition temperature and dielectric permittivity, as well as a decrease of the low frequencyconductivity. Furthermore, the dielectric measurements showed that a fast cool down of the resin after the cross-linking stage give rise to internal stresses which could potentially lead to reliability issues.
|
Page generated in 0.0489 seconds