This thesis deals with the analysis of nano-structured layers deposited by high-frequency magnetron sputtering on the monocrystalline silicon surface. The content of the work focuses on the magnetron sputtering application as an alternative method for passivation and antireflection layers deposition of silicon solar cells. The procedure of pre-deposite silicon surface cleaning by plasma etching in the Ar/H2 gas mixture atmosphere is suggested. In the next step the silicon nitride and aluminum nitride layers with hydrogen content in Ar/N2/H2 gas mixture by magnetron sputtering are deposited. One part of the thesis describes an experimental pseudo-carbide films deposition from a silicon target in the atmosphere of acetylene (C2H2). An emphasis is placed on the research of sputtered layers properties and on the conditions on the silicon-layer interface with the help of the standard as well as special measurement methods. Sputtered layers structure is analyzed by modern X-ray spectroscopy (XPS) and by Fourier infrared spectroscopy (FTIR). Optical ellipsometry and spectrophotometry is used for the diagnostic of the layers optical properties depending upon the wavelength of incident light. A special method of determining the surface lay-out of the charge´s carrier life in the volume and on the surface of silicon is employed to investigate the passivating effects of the sputtered layers.

La synthèse du graphène par traitement thermique d’un substrat de carbure de silicium (SiC) est une technique prometteuse pour l’intégration de ce nouveau matériau dans l’industrie, notamment dans les dispositifs électroniques. L’avantage de cette méthode réside dans la croissance de films minces de graphène de taille macroscopique directement sur substrat isolant. Toutefois, avant d’intégrer ce matériau, il convient d’en contrôler la synthèse et d’en moduler les propriétés. Dans ce travail de thèse, nous étudions les propriétés structurales et électroniques du graphène obtenu par la graphitisation des polytypes 3C-, 4H- et 6H-SiC. A partir de diverses méthodes de caractérisation, telles que la diffraction des électrons lents (LEED) ou la microscopie et spectroscopie à effet tunnel (STM/STS), nous avons vérifié, dans un premier temps, que le caractère discontinu du graphène sur les bords de marches peut introduire un confinement latéral supplémentaire des électrons dans le graphène. Dans un second temps, l’observation des singularités de Van Hove nous a permis de démontrer l’effet de confinement unidimensionnel dans les régions d’accumulations de marches du SiC. Enfin, l’introduction de désordre dans nos couches de graphène induit une réduction de la densité de porteurs de charges dans les couches. De même, ce désordre conduit à une transition de phase quantique entre le régime localisé et le régime d’effet Hall quantique. / The synthesis of graphene by thermal decomposition of silicon carbide (SiC) is a promising technique for the integration of this new material in the industry, especially in electronic devices. The advantage of this method lies in the growth of macroscopic graphene films directly on an insulator substrate. However, before using this material in electronic devices, it is advisable to control its synthesis and modulate its properties. In this thesis, we present the structural and electronic properties of graphene obtained by graphitization of 3C- , 4H - and 6H- SiC polytypes. Various characterization methods were used, including low energy electron diffraction (LEED) and microscopy and scanning tunneling spectroscopy (STM / STS). Based on STM / STS measurements, we show that the discontinuity of epitaxial graphene at the step edges may introduce an additional lateral confinement of electrons in graphene. The observation of Van Hove singularities in the STS spectra confirmed the one dimensional confinement of graphene in step bunching regions of SiC.Finally, we show that when disorder is introduced on our graphene samples, the charge carrier density is reduced. This disorder lead to the observation of a quantum phase transition from a localized regime to a quantum Hall effect regime.

Dans le domaine de l’électronique de puissance, les dispositifs en carbure de silicium (SiC) sont bien adaptés pour fonctionner dans des environnements à haute température, haute puissance, haute tension et haute radiation. Le carbure de silicium (SiC) est un matériau semi-conducteur à large bande d’énergie interdite. Ce matériau possède des caractéristiques en température et une tenue aux champs électriques bien supérieure à celles de silicium. Ces caractéristiques permettent des améliorations significatives dans une grande variété d’applications et de systèmes. Parmi les interrupteurs existants, le JFET en SiC est l’interrupteur le plus avancé dans son développement technologique, et il est au stade de la pré-commercialisation. Le travail réalisé au cours de cette thèse consiste à caractériser électriquement des JFET- SiC de SiCED en fonction de la température (25°C-300°C). Des mesures ont été réalisé en statique (courant-tension), en dynamique (capacité-tension) et en commutation sur charge R-L (résistive-inductives) et dans un bras d’onduleur. Un modèle multi-physique du transistor VJFET de SiCED à un canal latéral a été présenté. Le modèle a été développé en langage MAST et validé aussi bien en mode de fonctionnement statique que dynamique en utilisant le simulateur SABER. Ce modèle inclut une représentation asymétrique du canal latéral et les capacités de jonction de la structure. La validation du modèle montre une bonne concordance entre les mesures et la simulation. / In the field of power of electronics, silicon carbide (SiC) devices are well suited to operate in environments at high temperature, high power, high voltage and high radiation. The silicon carbide belongs to the class of wide band gap semiconductor material. Indeed, this material has higher values than the silicon ones for the temperature breakdown and a high electric field breakdown. These characteristics enable significant improvements in wide varieties of applications and systems. Among the existing switches, SiC JFET is the most advanced one in its technological development because it is at the stage of pre-marketing. The study realized during this thesis was to electrically characterize SiC JFETs from SiCED versus the temperature (25°C-300°C). The characteristic are based on static measurements (currentvoltage), capacitive measurements (capacitive-voltage) and switching measurements in an R-L (resistor-inductor) load circuit and an inverter leg. A multi-physical model of the VJFET with a lateral channel is presented. The model was developed and validated in MAST language both in static and dynamic modes using the SABER simulator. The model includes an asymmetric representation of the lateral channel and the junction capacitances of the structure. The validation of the model shows a good agreement between measurements and simulation.

Les composants actifs en électronique de puissance sont principalement à base de Silicium. Or, le silicium a des limites en termes de température d’utilisation, fréquence de commutation et de tenue en tension. Une alternative au Si peut être les semi-conducteurs à grand gap tels que le SiC-4H. Grâce aux travaux de plusieurs équipes de chercheurs dans le monde, les performances s’améliorent d’année en année. Le laboratoire AMPERE conçoit, réalise et caractérise des composants de puissance en SiC-4 H. Cette thèse s’inscrit dans les projets SiCHT2 et VHVD du laboratoire. Le travail réalisé au cours de cette thèse repose sur la conception la fabrication et la caractérisation électrique de composantes haute tension en SiC-4H. Les paramètres de protection pour la diode bipolaire 6500V sont optimisés à l’aide des simulations à base d'éléments finis. Les paramètres du SiC pour les modèles utilisés pour la simulation sont développés par des travaux précédents. Ensuite, le masque est dessiné. La diode est réalisée chez IBS. La première caractérisation est effectuée avant le recuit post-métallisation en directe et inverse sans passivation finale. Après le recuit post-métallisation la résistance de contact est plus faible. La caractérisation de la tenue en tension a été effectuée à AMPERE puis à l’ISL à très haute tension. A l’aide de simulations à base d'éléments finis, les paramètres tels que la résistance de contact et la durée de vie des porteurs ont été affinés à partir des caractérisations électriques obtenues par l’expérience. Les autres travaux portent sur la conception, les optimisations et les fabrications des diodes 10 kV et transistors 6500 V. / The power devices are mainly based on silicon. Silicon devices have limitations in terms of operating temperature, switching frequency and breakdown voltage. An alternative can be semiconductor wide band gap devices such as 4H-SiC. Through the work of several teams of researchers around the world, the performance of the power devices in 4H-SiC improve year by year. At ampere laboratory, design, fabrication and electrical tests of 4H-SiC devices are performed. The work done in this thesis is the design, fabrication and electrical characterization of 4H-SiC power devices with a high breakdown voltage. The parameters of the edge termination are optimized using simulations based on finite elements method. The parameters of 4H-SiC during the simulation are based on previous works. Then the mask is drawn. The diodes are manufactured by IBS. First the characterization in forward and reverse mode is done before the ohmic contact annealing. The diode passivation is a single SiO2 layer. After ohmic contact annealing, the contact resistance is lower. The characterization of the breakdown voltage is performed at AMPERE and at ISL for very high voltage. Parameters such as contact resistance and carrier lifetime are estimated by fitting measured electrical characteristics with results of finite element simulation. The design of the diodes 10 kV and bipolar junction transistor 6500 V is also part of this work. This work has been performed for 2 different projects VHVD with ANR for the financial support and SiCHT2 with DGCIS for the financial support.

Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l’électronique supporte l’absence de système de refroidissement. Si la haute température de fonctionnement n’empêche pas d’atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol… Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l’utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN…), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie « commande » de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C’est dans ce contexte de faiblesse concernant l’étage de commande rapprochée qu’a été construit le projet FNRAE COTECH, et où s’inscrivent les travaux de cette thèse, Dans un premier temps, un état de l’art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d’entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l’effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d’un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d’onduleur a été conçu pour tester ces driver in-situ. / In aeronautics, electrical systems progressively replace mechanical and hydraulic control systems. If the electronics can stand the absence of cooling, the immediate advantages will be the reduction of mass, increased performances, admissible reliability and thus reduction of costs. In aircraft, some important steps have already been performed successfully when substituting standard systems by electrical control system such as electrical brakes, thrust reverser, electrical actuators for flight control… Large band gap semiconductors (SiC, GaN…) have eased the operation in high temperature over the last decade and let overcome a weakness of conventional silicon systems (Si). High temperature power components such as Schottky diodes or JFET transistors, are already commercially available for a use up to 220°C, limited by package. Moreover inverters based on SiC JFET transistors have been realized and characterized at high temperature. Finally the control part of these power systems needs to be designed for harsh environment. It is in this context of lack of integrated control part that the FNRAE COTECH project and my doctoral research have been built. Based on a state of the art about drivers, the complex link between electronic and temperature and the potentialities of CMOS Silicon-On-Insulator technology (SOI) for high temperature applications have been underlined. The characterization of commercial SOI drivers gives essential data on these systems and their behavior at high temperature. These measurements also highlight the practical limitations of SOI technologies. The main part of this manuscript concerns the design and characterization of functions or IPs for high temperature JFET SiC driver. Two SOI runs in TFSmart1 have been realized. The developed functions include the driver output stage, associated buffers and protection functions. The drivers have been tested from -50°C up to 250°C without failure under short time-range. Moreover, an original protection function has been demonstrated against the short-circuit of an inverter leg. This function allows overcoming the main limitation of the normally on JFET transistor. Finally, an inverter module has been built for in-situ test of these new drivers.

Le carbure de silicium (SiC) est un semi-conducteur à large bande d’énergie interdite, remarquable par ses propriétés physiques situées à mi-chemin entre le silicium et le diamant. Ceci suscite actuellement un fort intérêt industriel pour son utilisation dans la fabrication de composants susceptibles de fonctionner dans des conditions extrêmes : forte puissance et haute température. Les travaux de thèse se sont focalisés sur la levée de verrous technologiques pour réaliser des composants latéraux de type JFET (Junction Field Effect Transistor) et les intégrer monolithiquement dans des substrats SiC-4H. L’objectif est de réaliser un bras d’onduleur intégré en SiC avec deux étages commande et puissance. Dans un premier temps, nous avons entamé cette thèse par une caractérisation de deux lots de composants JFET latéraux à canaux N et P réalisés dans le cadre de deux projets ANR précédents cette thèse. De cette étude nous avons extrait plusieurs points positifs, comme celui qui concerne la tenue en tension des JFET de puissance et l’intégration monolithique des JFET basse tension. Mais, nous avons aussi mis en évidence, la nécessité d’optimiser la structure de composants et d’améliorer certaines étapes technologiques, principalement, la définition des canaux par implantation ionique, le contact ohmique et la gravure profonde. Des études approfondies pour réaliser le contact ohmique sur SiC type P et des procédés pour réaliser une gravure profonde dans le SiC ont été développés. Ces études ont permis d’obtenir une faible résistance de contact comparable à l’état de l’art mondial, d’avoir des calibres en courant plus élevés et par conséquent une meilleure modulation. Pour la gravure, un masque dur à base de silicium et nickel (NiSi), nous a permis de mettre en place un procédé original qui permet des gravures profondes du SiC et réaliser les structures intégrés des JFET. L’ensemble de ces améliorations technologiques nous a permis d’obtenir des nouveaux lots de composants JFET P et N intégrés sur la même puce, avec des meilleures performances par rapport aux précédentes réalisations, notamment avec une conduction dans les canaux 10 à 100 fois plus importante. Nous avons également obtenu une modulation du courant Ids en fonction de la tension Vgs sur un nombre très important de JFET en augmentant significativement le rendement par rapport aux lots précédents. / Silicon carbide (SiC) a semiconductor is as wide band gap, notable for its physical properties located between silicon and diamond. The inherent properties of silicon carbide (SiC) high thermal conductivity, and high breakdown voltage make it a very promising material for high power, high temperature and high-frequency device applications. The thesis focused on the removal of technological barriers to achieve lateral components JFET (Junction Field Effect Transistor) and monolithically integrated in SiC-4H substrates. The objective is to realize an arm of inverter integrated there SIC with two floors command and power. Initially, we started this thesis by a characterization of two lots of components JFET with channels N and P realized during two previous ANR this thesis. In this study, we extracted several positive points, such, the breakdown voltage of the JFET power and monolithic integration of low voltage JFET. But we have also highlighted the need to optimize the structure of components and improve some technological steps, mainly the definition channels by ion implantation, the ohmic contact and deep etching. Extensive to achieve ohmic contact on SiC P type and methods for performing deep etching in SiC studies have been developed. These studies have resulted in a low resistance comparable to the state of the art world contact, having sizes in higher current and therefore a better modulation. For etching, a hard mask to silicon and nickel (NiSi) has enabled us to develop a novel method that allows deep etching of SiC JFETs achieve integrated structures. All these technological improvements allowed us to get new batches of P and N JFET integrated on the same chip components with better performance compared to previous achievements, especially with conduction channels 10 to 100 times important. We also got a modulation current Ids as a function of the voltage Vgs on a large number of JFET significantly increasing the performance compared to previous batches.

Le carbure de silicium est un matériau souvent employé comme matrice dans les composites thermostructuraux. Le précurseur classiquement utilisé pour son élaboration par dépôt/infiltration par voie gazeuse est CH3SiCl3. La thèse vise à évaluer le remplacement de ce précurseur par des précurseurs gazeux bi-sourcés de SiC où carbone et silicium sont apportés séparément.A partir du système SiHCl3/C3H8/H2, l’influence du débit total, de la température, de la pression totale et de (C/Si)gaz sont évaluées et comparées aux résultats obtenus avec le système CH3SiCl3/H2. La mesure in situ de la vitesse de dépôt permet de définir des lois cinétiques apparentes. L’analyse IRTF de la phase gazeuse indique que les évolutions des pressions partielles des différents produits stables sont corrélées avec les transitions cinétiques et les changements de composition du solide. Les simulations numériques de l’évolution de la phase gazeuse montrent une bonne corrélation avec les résultats expérimentaux et permettent de proposer des mécanismes homogènes et hétérogènes qui pourraient expliquer les écarts à la stoechiométrie du dépôt.L’étude de six précurseurs supplémentaires permet de mieux identifier le rôle des principales espèces en phase homogène et hétérogène, et notamment les précurseurs effectifs de dépôt. Enfin, l’étude de l’infiltration de matériaux poreux modèles révèle des améliorations significatives en termes d’homogénéité de vitesse de dépôt.Ainsi, des conditions propices à l’infiltration de carbure de silicium peuvent être obtenues en adaptant la réactivité de la phase gazeuse par la sélection de précurseurs initiaux et des chemins réactionnels qui en découlent. / Silicon carbide (SiC) is material of choice for the matrix of Ceramic Matrix Composites (CMC).CH3SiCl3/H2 mixtures are currently used as gas precursor for the synthesis of the CVI-SiC matrices.The present work considers the dual-source approach with two separate carbon and silicon precursorsmolecules.In the case of SiHCl3/C3H8/H2 mixture, systematic studies of total flow rate, temperature, total pressureand C/Si ratio of initial gaseous phase are realized. Kinetics obtained with growth rate measurements and solid composition are compared with results from CH3SiCl3/H2 mixture. On the basis of the apparent reaction orders and activation energies, experimental kinetic laws are derived. Through IRTF analysis of the gas phase, the partial pressures of the different stable products are correlated with deposition kinetic and solid composition. Results obtained in gas-phase kinetic simulation show a good correlation with the experimental results and a mechanism of homogeneous decomposition is proposed. A better understanding of the role of the principal species in homogenous and heterogeneous phase is obtained through the study of six other gas systems and the roles of some effective precursors are discussed. Finally, infiltration results of porous material models with different precursor systems reveal significant improvements as homogeneity of kinetic deposit.Hence, favourable conditions to silicon carbide infiltration can be obtained by adapting the reactivity of the gas phase, with the choice of initial precursors and homogeneous chemistry associated. Asystematic study of the process evidences promising working windows for the infiltration of pure SiCin porous performs.

Le graphène est une simple couche de nid d'abeille motifs atomes de carbone. Il a suscité beaucoup d'intérêt dans la dernière décennie en raison de ses excellentes propriétés électroniques, optiques et mécaniques, etc., et montre larges perspectives d'applications dans le futur. Parfois, les propriétés du graphène doivent être modulées pour s’adapter à des applications spécifiques. Par exemple, le contrôle du niveau de dopage fournit un bon moyen de moduler les propriétés électriques et magnétiques de graphène, qui est important pour la conception de dispositifs de mémoire et de logique à base de graphène. En outre, la possibilité de régler la conductance électrique peut être utilisée pour fabriquer le transistor de graphène, et le dépôt chimique en phase vapeur (CVD) Procédé montre la possibilité d'effectuer la préparation de graphène intégrées dans les processus de fabrication de semi-conducteur. L'injection de spin et l'irradiation sont méthodes efficaces et pratiques pour adapter les propriétés de transport du graphène. Mais en raison du processus de fabrication complexe, il est difficile de préparer le dispositif de transport de spin graphène succès. La lithographie et décoller les processus qui impliquent utilisant résine photosensible va dégénérer les propriétés de transport du graphène. En outre, la sensibilité du graphène aux molécules H2O et O2 lorsqu'il est exposé à l’air ambiant entraînera faible signal de rotation et le bruit de fond. L'irradiation fournit une méthode propre à moduler les propriétés électriques de graphène qui n’impliquent pas de traitement chimique. En ions ou irradiation d'électrons, la structure de bande électronique de graphène peut être réglé et la structure en treillis est modulé aussi bien. En outre, les impuretés chargées et dopage résultant de l'irradiation peuvent modifier les propriétés électroniques du graphène comme la diffusion électron-phonon, libre parcours moyen et la densité de support. Comme indiqué, le graphène oxydation peut être induite par exposition à un plasma d'oxygène, et le N- dopage de graphène par recuit thermique dans de l'ammoniac a été démontré. En outre, la souche dans le graphène peut également être adaptée par irradiation, qui contribue également à la modification des propriétés de transport de graphène. En conclusion, l'irradiation fournit une méthode physique efficace pour moduler les propriétés structurelles et de transport de graphène, qui peuvent être appliqués dans la mémoire à base de graphène et des dispositifs logiques, transistor, et des circuits intégrés. Dans cette thèse, l'irradiation d'ions hélium a été réalisée sur le graphène cultivé sur substrat SiO2 par la méthode CVD, et les propriétés structurelles et de transport ont été étudiés. Le dopage de transfert de charge dans le graphène induite par les résultats d'irradiation dans une modification de ces propriétés, qui suggère une méthode pratique pour les adapter. En outre, l'irradiation par faisceau d'électrons a été effectuée sur graphène cultivé sur substrat de SiC. Les amorphisations progressives, contraintes et d'électrons dopage locales contribuent à la modification des propriétés structurelles et de transport dans le graphène qui peuvent être observés. / Graphene is a single layer of honeycomb patterned carbon atoms. It has attracted much of interest in the past decade due to its excellent electronic, optical, and mechanical properties, etc., and shows broad application prospects in the future. Sometimes the properties of graphene need to be modulated to adapt for specific applications. For example, control of doping level provides a good way to modulate the electrical and magnetic properties of graphene, which is important to the design of graphene-based memory and logic devices. Also, the ability to tune the electrical conductance can be used to fabricate graphene transistor, and the chemical vapor deposition (CVD) method shows the possibility to make the preparation of graphene integrated into semiconductor manufacture processes. Moreover, the sensitivity of graphene to the H2O and O2 molecules when exposed to the air ambient will result in weak spin signal and noise background. Irradiation provides a clean method to modulate the electrical properties of graphene which does not involve chemical treatment. By ion or electron irradiation, the electronic band structure of graphene can be tuned and the lattice structure will be modulated as well. Moreover, the charged impurities and doping arising from irradiation can change the electronic properties of graphene such as electron-phonon scattering, mean free path and carrier density. As reported, graphene oxidization can be induced by exposure to oxygen plasma, and N-Doping of Graphene through thermal annealing in ammonia has been demonstrated. Furthermore, the strain in graphene can also be tailored by irradiation, which also contributes to the modification of transport properties of graphene. In conclusion, irradiation provides an efficient physical method to modulate the structural and transport properties of graphene, which can be applied in the graphene-based memory and logic devices, transistor, and integrated circuits (ICs). In this thesis, Helium ion irradiation was performed on graphene grown on SiO2 substrate by CVD method, and the structural and transport properties were investigated. The charge transfer doping in graphene induced by irradiation results in a modification of these properties, which suggests a convenient method to tailor them. Moreover, electron beam irradiation was performed on graphene grown on SiC substrate. The local progressive amorphization, strain and electron doping contribute to the modification of structural and transport properties in graphene which can be observed.

L'isolation thermique est essentielle dans de nombreux types de MEMS (micro-systèmes électro-mécaniques). Selon le type de dispositif, l'isolation permet de réduire la consommation d'énergie, diminuer le temps de réponse, ou augmenter sa sensibilité. Les matériaux d'isolation thermique actuellement disponibles sont difficiles à intégrer en couche épaisse dans des dispositifs en silicium. À cause de cela, l'approche la plus utilisée pour l'isolation est d'intégrer les zones à isoler sur des membranes minces (~ 1 µm). Cela assure une bonne isolation, mais est restrictif pour la conception du dispositif et la fragilité des membranes complique la fabrication et l'utilisation de celui-ci. Le silicium poreux est facile à intégrer puisqu'il est fabriqué par gravure électrochimique de substrats de Si cristallin. On peut aisément fabriquer des couches épaisses (100 µm) et sa conductivité thermique est 2-3 ordres de grandeur plus faible que celle du Si massif. Par contre sa porosité cause des problèmes : mauvaise résistance chimique, structure instable au-delà de 400°C, et tenue mécanique réduite. La facilité d'intégration des semiconducteurs poreux est un atout majeur, et nous visons donc de réduire les désavantages de ces matériaux afin de favoriser leur intégration dans des dispositifs en silicium. La première approche qui a été développée consiste à amorphiser le Si poreux en l'irradiant avec des ions à haute énergie (uranium, 110 MeV). Nous avons montré que l'amorphisation, même partielle, du Si poreux entraîne une diminution de sa conductivité thermique, sans endommager sa structure poreuse. On peut atteindre ainsi une réduction de conductivité thermique jusqu’à un facteur de trois. La seconde approche est de développer un nouveau matériau. Le SiC poreux a été choisi, puisque le SiC massif a des propriétés physiques exceptionnelles et supérieures à celles du silicium. Nous avons mené une étude systématique de la porosification du SiC en fonction de la concentration en HF et le courant, ce qui nous a permis de fabriquer des couches poreuses uniformes d’une épaisseur d’environ 100 µm. Nous avons implémenté un banc de mesure de la conductivité thermique par la méthode « 3 oméga » et l'avons utilisé pour mesurer la conductivité thermique du SiC poreux. Nos résultats montrent que la conductivité thermique du SiC poreux est environ deux ordres de grandeur plus faible que celle du SiC massif. Nous avons aussi montré que le SiC poreux est résistant à tous les produits chimiques typiquement utilisés en microfabrication et est stable jusqu'à au moins 1000°C. / Thermal insulation is essential in several types of MEMS (Micro electro mechanical systems). Depending on the device, insulation can reduce the device’s power consumption, decrease its response time, or increase its sensitivity. Existing thermal insulation materials are difficult to integrate as thick layers in silicon-based devices. Because of this, the most commonly used approach is to integrate the areas requiring insulation on thin membranes. This provides effective insulation, but restricts the design of the device and the membrane’s fragility makes the device’s fabrication and use more complicated. Poreux silicon is easy to integrate as it is made by electrochemical etching of crystalline silicon substrates. 100 µm thick layers can easily be fabricated and its thermal conductivity is 2-3 orders of magnitude lower than that of bulk silicon. However, its porosity causes other problems : low chemical resistance, its structure is unstable above 400°C, and reduced mechanical stability. The ease of integration of porous semiconductors remains a major advantage, so we aim to reduce the disadvantages of these materials in order to help their integration in microfabricated devices. The first approach we developed was to amorphise porous Si by irradiating it with heavy ions. We have shown that amorphisation of porous Si, even partial, causes a reduction of its thermal conductivity without damaging its porous structure. In this way a reduction in thermal conductivity by up to a factor of three can be achieved. The second approach was to develop a new material. Porous SiC was chosen, as bulk SiC has exceptional physical properties which are superior to those of silicon. We carried out a systematic study of the porosification process of SiC versus HF concentration and current, which enabled us to make thick (100 µm) and uniform layers. We have implemented a system for measuring thermal conductivity using the “3 omega” technique and used it to measure the thermal conductivity of porous SiC. Our results show that the thermal conductivity of porous SiC is about two orders of magnitude lower than that of bulk SiC. We have also shown that porous SiC is resistant to all chemical commonly used in microfabrication, and is stable up to at least 1000°C.

Notre étude concerne la mise en place et le développement de dépôts de carbure de silicium amorphe hydrogéné (a-SiCx:H) à basse température (370°C), par voie PECVD, sur un réacteur PECVD semi-industriel à faible fréquence (440 kHz). Les propriétés chimiques, optiques et de passivation de surface des couches déposées sont analysées et l’impact du changement des débits de gaz précurseurs (silane et méthane) est aussi étudié. La possibilité d’utiliser le a-SiCx:H comme couche anti-reflet en face avant d’une cellule solaire est envisagée. Bien que l’indice de réfraction d’une couche riche en carbone soit en accord avec la condition de lame quart-d’onde requise pour une couche anti-reflet, le coefficient d’extinction est trop élevé en raison de la proportion significative de silicium dans la couche. Cette absorption peut être atténuée par l’incorporation d’azote dans la couche (a-SiCxNy:H). En revanche, la passivation de surface s’améliore lorsque la quantité de silane augmente. La plus faible vitesse de recombinaison de surface atteinte sur les échantillons après dépôt est de 10 cm.s. / Our study deals with the deposition of amorphous hydrogenated silicon carbide (a- SiCx:H) at low temperature (370°C), by PECVD technique, using a semi-industrial lowfrequency PECVD reactor (440 kHz). The deposited films are analyzed for chemical, optical and surface passivation properties, and the impact of the gas flow parameters (silane and methane) is studied. The possible use of a-SiCx:H as an antireflective coating at the front side of solar cells is investigated. Although the refractive index for high carbon concentration could be in agreement with the demand of quarter-wave layer for antireflective coating, the extinction coefficient remains too high due to a significant silicon content in the material. This absorption can be attenuated by incorporating nitrogen in the layer. However, the surface passivation improves with the silane proportion. The lowest surface recombination velocity of an as-deposited samples is about 10 cm.s.