Submitted by Nathalya Silva (nathyjf033@gmail.com) on 2017-06-28T18:55:55Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_MachineLearningAlgorithms.pdf: 3261735 bytes, checksum: edd45c083a8d5a25f71b3a1604948f22 (MD5) / Approved for entry into archive by Irvana Coutinho (irvana@ufpa.br) on 2017-08-14T12:21:58Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_MachineLearningAlgorithms.pdf: 3261735 bytes, checksum: edd45c083a8d5a25f71b3a1604948f22 (MD5) / Made available in DSpace on 2017-08-14T12:21:58Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_MachineLearningAlgorithms.pdf: 3261735 bytes, checksum: edd45c083a8d5a25f71b3a1604948f22 (MD5) Previous issue date: 2017-01-31 / CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / Estruturas de engenharia têm desempenhado um papel importante para o desenvolvimento das sociedades no decorrer dos anos. A adequada gerência e manutenção de tais estruturas requer abordagens automatizadas para o monitoramento de integridade estrutural (SHM) no intuito de analisar a real condição dessas estruturas. Infelizmente, variações normais na dinâmica estrutural, causadas por efeitos operacionais e ambientais, podem ocultar a existência de um dano. Em SHM, normalização de dados é frequentemente referido como o processo de filtragem dos efeitos normais com objetivo de permitir uma avaliação adequada da integridade estrutural. Neste contexto, as abordagens baseadas em análise de componentes principais e agrupamento de dados têm sido empregadas com sucesso na modelagem dessas condições variadas, ainda que efeitos normais severos imponham alto grau de dificuldade para a detecção de danos. Contudo, essas abordagens tradicionais possuem limitações sérias quanto ao seu emprego em campanhas reais de monitoramento, principalmente devido as restrições existentes quanto a distribuição dos dados e a definição de parâmetros, bem como os diversos problemas relacionados a normalização dos efeitos normais. Este trabalho objetiva aplicar redes neurais de aprendizado profundo e propor um novo método de agrupamento aglomerativo para a normalização de dados e detecção de danos com o objetivo de superar as limitações impostas pelos métodos tradicionais. No contexto das redes neurais profundas, o emprego de novos métodos de treinamento permite alcançar modelos com maior poder de generalização. Em contrapartida, o novo algoritmo de agrupamento não requer qualquer parâmetro de entrada e não realiza asserções quanto a distribuição dos dados, permitindo um amplo dominínio de aplicações. A superioridade das abordagens propostas sobre as disponíveis na literatura é atestada utilizando conjuntos de dados oriundos de dois sistemas de monitoramento instalados em duas pontes distintas: a ponte Z-24 e a ponte Tamar. Ambas as técnicas revelaram um melhor desempenho de normalização dos dados e classificação do que os métodos tradicionais, em termos de falsas-positivas e falsas-negativas indicações de dano, o que sugere a aplicabilidade dos métodos em cenários reais de monitoramento de integridade estrutural. / Engineering structures have played an important role into societies across the years. A suitable management of such structures requires automated structural health monitoring (SHM) approaches to derive the actual condition of the system. Unfortunately, normal variations in structure dynamics, caused by operational and environmental conditions, can mask the existence of damage. In SHM, data normalization is referred as the process of filtering normal effects to provide a proper evaluation of structural health condition. In this context, the approaches based on principal component analysis and clustering have been successfully employed to model the normal condition, even when severe effects of varying factors impose difficulties to the damage detection. However, these traditional approaches imposes serious limitations to deployment in real-world monitoring campaigns, mainly due to the constraints related to data distribution and model parameters, as well as data normalization problems. This work aims to apply deep neural networks and propose a novel agglomerative cluster-based approach for data normalization and damage detection in an effort to overcome the limitations imposed by traditional methods. Regarding deep networks, the employment of new training algorithms provide models with high generalization capabilities, able to learn, at same time, linear and nonlinear influences. On the other hand, the novel cluster-based approach does not require any input parameter, as well as none data distribution assumptions are made, allowing its enforcement on a wide range of applications. The superiority of the proposed approaches over state-of-the-art ones is attested on standard data sets from monitoring systems installed on two bridges: the Z-24 Bridge and the Tamar Bridge. Both techniques revealed to have better data normalization and classification performance than the alternative ones in terms of false-positive and false-negative indications of damage, suggesting their applicability for real-world structural health monitoring scenarios.

Orientador: Nobuo Oki / Banca: Saulo Finco / Banca: Cláudio Kitano / Resumo: Nesse trabalho, propõe-se o projeto e implementação de um sintetizador de sinais ortogonais utilizando técnicas de circuito integrado e processo CMOS. O circuito do sintetizador baseia-se em um modelo matemático que utiliza multiplicadores e integradores analógicos, para geração de bases de funções ortogonais, tais como os polinômios de Legendre, as funções de base coseno e seno, a smoothed-cosine basis e os polinômios de Hermite. Funções ortogonais são bastante empregadas em processamento de sinais, e a implementação deste método matemático é capaz de gerar vários tipos de funções em um mesmo circuito integrado. O projeto proposto utiliza blocos analógicos funcionais para implementar o sintetizador. Os blocos que compõem o sintetizador foram projetados utilizando circuitos diferenciais, processamento em modo de corrente e técnicas de low-voltage. Algumas topologias utilizadas estão descritas na literatura, sendo que algumas foram adaptadas e mesmo modificadas, como no caso do multiplicador de corrente. Outras tiveram que ser propostas. As simulações e os resultados experimentais mostraram que o sintetizador é capaz de gerar funções ortogonais com amplitude e distorções satisfatórias. O sintetizador pode ser alimentado em 3V, tal qual foi projetado, tem faixa de entrada de ±20 μA e apresenta DHT (distorção harmônica total) inferior a 4% no quinto e último estágio em cascata. / Abstract: In this work, a design and implementation of a synthesizer of orthogonal signals using CMOS technology and design technique for integrated circuits is proposed. The synthesizer circuit used analog multipliers and integrators for produce orthogonal functions such as Legendre polynomials, cosine and sine basis of functions, smoothed-cosine basis and Hermite polynomials. Orthogonal functions can be employed in signal processing and the implementation proposed can generate several kinds of functions in the same integrated circuit. In the synthesizer design building blocks was employed. The synthesizer's blocks were design using differential circuits, low-voltage and current-mode techniques. Some topologies from papers were adapted or modified, as in the case of the current multiplier. Other topologies had to be proposed. The simulation and experimental results have shown that the synthesizer is able to produce orthogonal functions with satisfactory quality in distortions and amplitude. The synthesizer has a 3V supply voltage, a input current range of ±20 μA and it presents less than 4% of THD (Total Harmonic Distortion) in the last output in cascade. / Mestre

Submitted by Lucienne Costa (lucienneferreira@ufcg.edu.br) on 2018-05-23T00:02:18Z No. of bitstreams: 1 VANDERSON DE LIMA REIS – TESE (PPGEE) 2017.pdf: 6102324 bytes, checksum: 3f5467799d6127fee0e2bce02ef9d841 (MD5) / Made available in DSpace on 2018-05-23T00:02:18Z (GMT). No. of bitstreams: 1 VANDERSON DE LIMA REIS – TESE (PPGEE) 2017.pdf: 6102324 bytes, checksum: 3f5467799d6127fee0e2bce02ef9d841 (MD5) Previous issue date: 2017-04-20 / Capes / Nos conversores Analógicos Digitais (ADC) com frequência de conversão baseada no Teorema de Nyquist, o parâmetro básico para orientar a aquisição é a largura de banda do sinal. O tratamento da informação e a remoção da redundância são realizados após a representação digital obtida do sinal. A Amostragem Compressiva foi proposta como uma técnica de digitalização que explora a esparsidade do sinal em um determinado domínio, para capturar apenas seu conteúdo de informação, com uma taxa que pode ser menor do que a preconizada pelo Teorema de Nyquist. As arquiteturas em hardware para implementar a Amostragem Compressiva são chamadas de Conversores Analógicos para Informação (AIC). Os AIC propostos na bibliografia exploram a esparsidade do sinal em um determinado domínio, e por isso cada arquitetura é especifica para uma classe de sinais. Nesta tese propõe-se um AIC configurável, baseado em arquiteturas conhecidas, capaz de adquirir sinais de várias classes, alterando seus parâmetros de configuração. No trabalho desenvolveu-se um modelo computacional, que permite analisar o comportamento dinâmico do AIC, e dos parâmetros de hardware propostos, bem como foi feita a implementação física da arquitetura proposta. Verificou-se a adaptabilidade dessa arquitetura a partir dos resultados obtidos, pois foi possível fazer a aquisição de mais de uma classe de sinais. / In analog-to-digital converters (ADC) based on Nyquist Theorem, the basic parameter to guide acquisition is the bandwidth of the signal. The information processing and redundancy removal are performed after the digital representation obtained from the signal. Compressed Sensing was proposed as a digitalization technique that exploits the sparsity of the signal in a given domain to capture only its information content, at a rate that may be lower than that advocated by the Nyquist Theorem. The hardware architectures to implement Compressed Sensing are called Analog to Information Converters (AIC). The AICs proposed in the bibliography exploit the sparsity of the signal in a given domain, and therefore each architecture is specific for a class of signals. This thesis proposes a configurable AIC, based on known architectures, capable of acquiring signals from several classes, changing its configuration parameters. A computational model was developed to analyze the dynamic behavior of AIC and proposed hardware parameters, as well as the physical implementation of the proposed architecture. It was verified the adaptability of the proposed architecture from the obtained results, since it was possible to perform the acquisition of more than one class of signals.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-07-27T17:11:09Z No. of bitstreams: 1 DANIEL CARDOSO DE SOUZA - TESE PPGEE 2006..pdf: 1923363 bytes, checksum: e0aa0e758bff14f247b303ddfe8d8f33 (MD5) / Made available in DSpace on 2018-07-27T17:11:09Z (GMT). No. of bitstreams: 1 DANIEL CARDOSO DE SOUZA - TESE PPGEE 2006..pdf: 1923363 bytes, checksum: e0aa0e758bff14f247b303ddfe8d8f33 (MD5) Previous issue date: 2006-12 / Capes / Este trabalho tem como objetivo propor um algoritmo de particionamento hardware/software otimizado. Trabalha-se com a hipótese de que algumas características específicas de certos algoritmos já publicados possam ser combinadas vantajosamente, levando ao aprimoramento de um algoritmo de particionamento de base, e conseqüentemente dos sistemas heterogêneos gerados por ele. O conjunto de otimizações propostas para serem realizadas nesse novo algoritmo consiste de: generalização das arquiteturas-alvo candidatas com a inclusão de FPGA’s para o particionamento, consideração precisa dos custos e potências das funções mapeadas em hardware, agendamento de sistemas com hardware reconfigurável dinamicamente, e consideração de múltiplas alternativas de implementação de um nó de aplicação em um mesmo processador. Essas otimizações são implementadas em sucessivas versões do algoritmo de particionamento proposto, que são testadas com duas aplicações de processamento de sinais. Os resultados do particionamento demonstram o efeito de cada otimização na qualidade do sistema heterogêneo obtido. / This work’s goal is to propose an optimized hardware/software partitioning algorithm. We work on the hypothesis that some specific features of certain published algorithms can be advantageously combined for the improvement of a base partitioning algorithm, and of its generated heterogeneous systems. The set of optimizations proposed for the achievement of this new algorithm encompass: generalization of candidate target architectures with the inclusion of FPGA’s for the partitioning, precise consideration of functions’ implementation costs and power consumptions in hardware, manipulation of systems with dynamically reconfigurable hardware, and consideration of multiple implementation alternatives for an application node in a given processor. These optimizations are implemented in successive versions of the proposed partitioning algorithm, which are tested with two signal processing applications. The partitioning results demonstrate the effect of each optimization on the achieved heterogeneous system quality. / Resumé: Cette thèse a pour but de proposer un algorithme de partitionnement matériel/logiciel optimisé. On travaille sur l’hypothèse de que quelques caractéristiques spécifiques à certains algorithmes déjà publiés puissent être combinées de façon avantageuse, menant à l’amélioration d’un algorithme de partitionnement de base et, par conséquence, des systèmes hétérogènes générés par cet algorithme. L’ensemble d’optimisations proposées pour être réalisées dans ce nouvel algorithme consiste en: généralisation des architecturescible candidates avec l’ajout de FPGA’s pour le partitionnement, considération précise des coûts et puissances des fonctions allouées en matériel, ordonnancement de systèmes au matériel dynamiquement reconfigurable, et prise en compte de plusieurs alternatives d’implémentation d’un noeud d’application dans un même processeur. Ces optimisations sont implémentées en versions successives de l’algorithme de partitionnement proposé, lesquelles sont testées avec deux applications de traitement du signal. Les résultats du partitionnement démontrent l’effet de chaque optimisation sur la qualité du système hétérogène obtenu.

CNPq;CAPES / Neste trabalho é investigado o uso de codificação analógica conjunta fonte-canal em uma rede de sensores sem fio onde a fonte de informação é alimentada pelo destino por meio de transmissões de rádio frequência. É assumido que o destino não possui restrições energéticas. Logo após coletar energia do destino, a fonte transmite sua informação utilizando a energia recebida. As fases de transferência de energia e de transmissão de informação são multiplexadas no tempo. Como uma fração do intervalo de transmissão é utilizado para transferência de energia, as amostras da fonte são armazenadas e comprimidas utilizando tanto códigos analógicos paramétricos quanto não paramétricos com compressão de dimensão (ou largura de banda) N:K para transmiti-las utilizando a fração do intervalo restante. São analisados tanto esquemas com largura de banda casadas e não casadas entre fonte e canal. Além disso, é investigado também o parâmetro de compartilhamento de tempo ótimo o qual otimiza o desempenho da transmissão analógica. Por fim, é demonstrado que os esquemas analógicos propostos podem superar um sistema digital em termos de relação sinal-distorção. / We investigate the use of discrete-time analog joint source channel coding (JSCC) in a wireless sensor network (WSN) where the source of information is wirelessly powered by the destination, which does not have energy constraints. Right after harvesting energy from the destination, the source transmits its information using the energy harvested. Wireless energy transfer and information transmission are multiplexed via a time-switching protocol. As a fraction of the time slot is spent for energy transfer, the source samples are saved and compressed using either parametric or non-parametric N:K dimension compression analog JSCC to transmit the information in the remaining fraction of the time slot. We analyze both matched and unmatched source and channel bandwidths. Moreover, we investigate the time-sharing parameter that optimizes the analog system performance and show that the proposed analog scheme can outperform a fully digital system.

CNPq;CAPES / Neste trabalho é investigado o uso de codificação analógica conjunta fonte-canal em uma rede de sensores sem fio onde a fonte de informação é alimentada pelo destino por meio de transmissões de rádio frequência. É assumido que o destino não possui restrições energéticas. Logo após coletar energia do destino, a fonte transmite sua informação utilizando a energia recebida. As fases de transferência de energia e de transmissão de informação são multiplexadas no tempo. Como uma fração do intervalo de transmissão é utilizado para transferência de energia, as amostras da fonte são armazenadas e comprimidas utilizando tanto códigos analógicos paramétricos quanto não paramétricos com compressão de dimensão (ou largura de banda) N:K para transmiti-las utilizando a fração do intervalo restante. São analisados tanto esquemas com largura de banda casadas e não casadas entre fonte e canal. Além disso, é investigado também o parâmetro de compartilhamento de tempo ótimo o qual otimiza o desempenho da transmissão analógica. Por fim, é demonstrado que os esquemas analógicos propostos podem superar um sistema digital em termos de relação sinal-distorção. / We investigate the use of discrete-time analog joint source channel coding (JSCC) in a wireless sensor network (WSN) where the source of information is wirelessly powered by the destination, which does not have energy constraints. Right after harvesting energy from the destination, the source transmits its information using the energy harvested. Wireless energy transfer and information transmission are multiplexed via a time-switching protocol. As a fraction of the time slot is spent for energy transfer, the source samples are saved and compressed using either parametric or non-parametric N:K dimension compression analog JSCC to transmit the information in the remaining fraction of the time slot. We analyze both matched and unmatched source and channel bandwidths. Moreover, we investigate the time-sharing parameter that optimizes the analog system performance and show that the proposed analog scheme can outperform a fully digital system.

Orientador: Eduardo Miranda / Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Física Gleb Wataghin / Made available in DSpace on 2018-08-16T08:19:56Z (GMT). No. of bitstreams: 1 Andrade_EricdeCastroe_D.pdf: 5537554 bytes, checksum: 1391d5fcc710b5e471f0814a4a6d484f (MD5) Previous issue date: 2010 / Resumo: Sistemas eletrônicos fortemente correlacionados desordenados possuem dois mecanismos básicos para a localização eletrônica e a subsequente destruição do estado metálico: o de Mott (causado pela interação elétron-elétron) e o de Anderson (causado pela desordem). Nesta tese, estudamos como estes mecanismos competem dentro da fase metálica e também como afetam o comportamento crítico do sistema, empregando uma generalização para o caso desordenado do cenário de Brinkman-Rice para a transição de Mott. Investigamos os efeitos de desordem fraca e moderada sobre a transição metal-isolante de Mott a T = 0 em duas dimensões. Para desordem sucientemente baixa, a transição mantém sua característica do tipo Mott, na qual temos os pesos de quasipartícula Zi indo a zero na transição e uma forte blindagem da desordem na região crítica. Em contraste com o comportamento encontrado para d = 8 , no nosso caso as flutuações espaciais dos pesos de quasipartícula são fortemente amplificadas próximo à transição de Mott de tal forma que eles adquirem uma distribuição do tipo lei de potência P (Z) ~ Z a-1 ,com a --> 0 na transição. Tal comportamento altera completamente as características desta transição com relação ao caso limpo, e é um indício robusto da emergência de uma fase de Griffiths eletrônica precedendo a transição metal-isolante de Mott, com uma fenomenologia surpreendentemente similar àquela do "ponto fixo de desordem infinita" encontrada em magnetos quânticos. Uma consequência imediata dessas novas características introduzidas pela desordem é que estados eletrônicos próximos à superfície de Fermi tornam-se mais homogêneos na região crítica, ao passo que estados com maiores energias têm o comportamento oposto: eles apresentam uma grande inomogeneidade precisamente nas vizinhanças da transição de Mott. Sugerimos que uma desordem efetiva dependente da interação é uma característica comum a todos os sistemas de Mott desordenados. Estudamos também como os efeitos bem conhecidos das oscilações de longo alcance de Friedel são afetados por fortes correlações eletrônicas. Primeiramente, mostramos que sua amplitude e alcance são consideravelmente suprimidos em líquidos de Fermi fortemente renormalizados. Posteriormente, investigamos o papel dos espalhamentos elásticos e inelásticos na presença dessas oscilações. Em geral, nossos resultados analíticos mostram que um papel proeminente das oscilações de Friedel é relegado a sistemas fracamente interagentes. Abordamos, por m, os efeitos das interações sobre o isolante de Anderson em uma dimensão. Construímos a função de escala ß (g) e mostramos que a escala de "crossover" g *, que marca a transição entre o regime ôhmico e o localizado da condutância, é renormalizada pelas interações. Como consequência, embora não haja a emergência de estados verdadeiramente estendidos, o regime ôhmico de g estende-se agora por uma região consideravelmente maior do espaço de parâmetros. / Abstract: Disordered strongly correlated electronic systems have two basic routes towards localization underlying the destruction of the metallic state: the Mott route (driven by electron-electron interaction) and the Anderson route (driven by disorder). In this thesis, we study how these two mechanisms compete in the metallic phase, and also how they change the critical behavior of the system, within a generalization to the disordered case of the Brinkman-Rice scenario for the Mott transition. We investigate the effects of weak to moderate disorder on the Mott metal-insulator transition at T = 0 in two dimensions. For sufficiently weak disorder, the transition retains the Mott character, as signaled by the vanishing of the local quasiparticle weights Zi and strong disorder screening at criticality. In contrast to the behavior in d = 8, here the local spatial fluctuations of quasiparticle parameters are strongly enhanced in the critical regime, with a distribution function P(Z) ~ Z a-1 and a --> 0 at the transition. This behavior indicates the robust emergence of an electronic Griffiths phase preceding the MIT, in a fashion surprisingly reminiscent of the " Infinite Randomness Fixed Point" scenario for disordered quantum magnets. As an immediate consequence of these new features introduced by disorder, we have that the electronic states close to the Fermi energy become more spatially homogeneous in the critical region, whereas the higher energy states show the opposite behavior: they display enhanced spatial inhomogeneity precisely in the close vicinity to the Mott transition. We suggest that such energy-resolved disorder screening is a generic property of disordered Mott systems. We also study how well-known effects of the long-ranged Friedel oscillations are affected by strong electronic correlations. We first show that their range and amplitude are signifficantly suppressed in strongly renormalized Fermi liquids. We then investigate the interplay of elastic and inelastic scattering in the presence of these oscillations. In the singular case of two-dimensional systems, we show how the anomalous ballistic scattering rate is conned to a very restricted temperature range even for moderate correlations. In general, our analytical results indicate that a prominent role of Friedel oscillations is relegated to weakly interacting systems. Finally, we discuss the effects of correlations on the Anderson insulator in one dimension. We construct the scaling function ß(g) and we show that the crossover scaling g*, which marks the transition between the ohmic and the localized regimes of the conductance, is renormalized by the interactions. As a consequence, we show that, although truly extend states do not emerge, the ohmic regime covers now a considerably larger region in the parameter space. / Doutorado / Física da Matéria Condensada / Doutor em Ciências

Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-06T12:42:34Z (GMT). No. of bitstreams: 1 Oliveira_AlexVenanciode_M.pdf: 3915758 bytes, checksum: 2659008da021c19c0fea44959159f885 (MD5) Previous issue date: 2006 / Resumo: O presente trabalho tem por objetivo o projeto, desenvolvimento e montagem de um Condicionador de Sinais de baixo custo, versátil e com recursos básicos comparáveis aos equipamentos semelhantes existentes no mercado nacional, que são na sua grande maioria importados. O equipamento faz a conversão, filtragem, isolação e condicionamento de pequenos sinais de controle provenientes de diversos tipos de sensores e transdutores, comuns em ambiente industrial, utilizando uma tecnologia bem consolidada de transporte de sinais em malhas de controle industriais: o transporte no modo corrente de 4-20mA. Esta tecnologia, mesmo frente à novos desenvolvimentos digitais na área de controle e transmissão de sinais em ambiente industrial, resiste como alternativa econômica e de ótimos resultados, mesmo em ambientes extremamente agressivos, com altos níveis de interferência / Abstract: In this work it is presented the design, development and implementation of a low cost and versatile signal conditioner which is similar to the products available in the Brazilian market, most of them imported. The developed equipment performs the conversion, filtering, isolation and conditioning of small control signals from various types of sensors and transducers commonly used in industrial environments, by using a mature technology of signal transport in industrial control loops: current mode of 4-20mA. This technology, despite of new digital developments in the area of control and signal transmission in industrial environments, resists as an economic alternative with excellent results, especially in extremely aggressive environments with high levels of interference / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-14T00:43:32Z (GMT). No. of bitstreams: 1 Coimbra_RicardoPureza_M.pdf: 4991793 bytes, checksum: 2b5fb9293ae9abe4c248964485ff74e3 (MD5) Previous issue date: 2009 / Resumo: Fontes de referência de tensão e sensores de temperatura são blocos extensivamente utilizados em sistemas microeletrônicos. Como alternativa à aplicação de estruturas consolidadas, mas protegidas por acordos de propriedade intelectual, é permanente a demanda pelo desenvolvimento de novas técnicas e estruturas originais destes circuitos. Também se destaca o crescente interesse por soluções de baixa tensão, baixo consumo e compatíveis com processos convencionais de fabricação. Este trabalho descreve o desenvolvimento de um circuito que atende a estas exigências, fornecendo uma tensão de referência e um sinal de sensoriamento térmico, obtidos a partir de um arranjo adequado de transistores MOS, que operam em regime de forte inversão. O princípio de operação do circuito desenvolvido foi inspirado no conceito de que é possível empilhar n transistores MOS, polarizados com corrente adequada, de tal forma que a queda de tensão sobre a pilha de transistores, com amplitude nVGS, apresente a mesma taxa de variação térmica que a tensão VGS produzida por um único transistor. Nesta condição, a diferença entre as duas tensões é constante em temperatura, constituindo-se em uma referência de tensão. No entanto, o empilhamento de dois ou mais transistores impossibilita a operação do circuito sob baixa tensão. Isto motivou a adaptação da técnica, obtendo a tensão nVGS com o auxílio de um arranjo de resistores, sem o empilhamento de transistores. Desta forma, o potencial limitante da tensão mínima de alimentação tornou-se a própria tensão de referência, cuja amplitude é próxima de um único VGS. A estrutura desenvolvida fornece também um sinal de tensão com dependência aproximadamente linear com a temperatura absoluta, que pode ser aplicado para sensoriamento térmico. Foram fabricados protótipos correspondentes a diversas versões de dimensionamento do circuito para comprovação experimental de seu princípio de operação. O melhor desempenho verificado corresponde à geração de uma tensão de referência com coeficiente térmico de 8,7ppm/ºC, no intervalo de -40ºC a 120ºC, operando com tensão de 1V. Embora o estado da arte seja representado por índices tão baixos quanto 1ppm/ºC, para a mesma faixa de temperatura, a característica compacta do circuito e seu potencial de aplicação sob as condições de baixa tensão e baixo consumo lhe conferem valor como contribuição para este campo de pesquisa e desenvolvimento. / Abstract: Voltage references and temperature sensors are blocks extensively used in microelectronic systems. As an alternative to the use of consolidated structures that are protected by intellectual property agreements, there is a permanent demand for the development of new techniques and structures for these circuits. It can be also highlighted the growing interest for low-voltage and low-power solutions, implemented in conventional IC technologies. This work describes the development of a circuit that meets these requirements by providing a voltage reference and temperature sensing signal obtained from a suitable arrangement of MOS transistors biased in strong inversion. The operation principle of the circuit developed is based on the concept that it is possible for a stack of n MOS transistors, biased by an appropriate current, to show a voltage drop, equal to nVGS, with the same thermal variation rate as a VGS voltage produced by a single transistor. Hence, the difference between the two voltage signals is temperature independent, characterizing a voltage reference. However, the stacking of two or more transistors prevents the operation of the circuit under low voltage. This fact motivated to adapt the technique by obtaining the voltage nVGS with the aid of an array of resistors and no stacked transistors. The minimum supply voltage becomes limited only by the reference voltage itself, whose amplitude is close to a single VGS. The circuit developed also provides a voltage signal almost linearly dependent with the absolute temperature, which can be applied for thermal sensing. Prototypes corresponding to various dimensional versions of the circuit were produced to experimentally verify the principle of operation. The best performance corresponds to the generation of a voltage reference signal with 8.7ppm/ºC thermal coefficient, from -40ºC to 120ºC, under a 1V supply voltage. Although the state of the art is represented by values as low as 1ppm/ºC, at the same temperature range, the circuit's compact aspect together with the possibility to attend low-voltage and low-power requirements grants it value as contribution to this field of research and development / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Jose Antonio Siqueira Dias / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-14T10:56:11Z (GMT). No. of bitstreams: 1 Amaral_WellingtonAvelinodo.pdf: 14948298 bytes, checksum: 62522f5a0f70fd9563d5ac2c4c4652e2 (MD5) Previous issue date: 2009 / Resumo: Este trabalho teve como finalidade o projeto e prototipagem de uma referência de tensão CMOS (Complementary Metal Oxide Semiconductor) baseada na tensão de limiar do transistor MOS (Metal Oxide Semiconductor). A inovação apresentada neste trabalho é a utilização de uma arquitetura original e com alto desempenho. Nas medidas realizadas em laboratório o circuito apresentou uma variação de 11ppm/0C. Desempenho este comparável às referências do tipo bandgap. Também foi projetado um sensor de temperatura com coeficiente térmico igual a 1mV/0C. Portanto, dois circuitos foram enviados para fabricação (o circuito ceinv35 e o circuito ceinv66). O circuito ceinv35, utilizando suas estruturas de trimmer, pode operar como referência de tensão ou como sensor de temperatura. O circuito ceinv66 foi a principal configuração estudada. Ele utiliza um circuito extrator de Vth, um circuito de start-up e um amplificador operacional. O circuito extrator de Vth utiliza uma topologia inovadora. Nos dois circuitos (ceinv35 e ceinv66) foram utilizadas estruturas de trimmer para possibilitar ajustes externos. No capítulo de introdução é apresentado um "overview" dos circuitos utilizados como referência de tensão. São analisadas algumas referências do tipo bandgap e algumas técnicas usualmente utilizada para o projeto de referências de tensão CMOS. No capítulo 2 são analisados o princípio de funcionamento e todo o equacionamento do circuito proposto. No capítulo 3 são apresentados os resultados de simulação. O circuito ceinv35 apresentou um coeficiente térmico igual a 1mV/0C, funcionando ele como sensor de temperatura. Já operando como referência de tensão, a variação apresentada foi de 4:06ppm/0C. O circuito ceinv66 apresentou uma variação de apenas 3:14ppm/0C. O capítulo 4 cobre o projeto dos layouts dos circuitos. Eles foram projetados utilizando a tecnologia da AMS (Austria Microsystems) de comprimento mínimo de canal igual a 0:35_m. No capítulo 5 são apresentados os resultados da extração de parasitas dos circuitos. Após esta análise foi verificada a necessidade de reajuste dos circuitos, utilizando as estruturas de trimmer. No capítulo 6 são fornecidos os resultados experimentais dos dois circuitos. No capítulo 7 é apresentada uma alternativa para o projeto da referência de tensão sem a necessidade da utilização do circuito de start-up. Neste mesmo capítulo também é apresentada uma proposta de metodologia para projeto dos trimmers do circuito. No capítulo 8 são discutidas as inovações propostas neste trabalho e algumas conclusões sobre o projeto apresentado. / Abstract: The objective of this work is to design and prototype a CMOS voltage reference based on the threshold voltage of the MOS transistor. The innovation presented in this work is the use of an original architecture with high performance. In the laboratory measurements the circuit presented 11ppm/0C of variation. This performance is comparable to the bandgap references. A temperature sensor was also designed and presented a temperature coefficient of 1mV/0C. Therefore, two circuits were prototyped (the ceinv35 circuit and the ceinv66 circuit). The circuit ceinv35, using the trimmer structures, can operate as a voltage reference or a temperature sensor. The circuit ceinv66 was the main topology studied. It uses a Vth extractor circuit, a start-up circuit and an operational amplifier. The Vth extractor circuit uses an original topology. In both circuits (ceinv35 and ceinv66) were used trimmer structures to make possible off-chip adjusts. In the introduction chapter is presented an overview of the circuits used as voltage references. Some bandgap references and some techniques used to design CMOS voltage references are analyzed. In chapter 2 are shown the operation principles and the equations extracted of the proposed circuit. In chapter 3 are shown the simulation results. The circuit ceinv35 presented a temperature coefficient of 1mV/0C, working as a temperature sensor. On the other side, working as a voltage reference, the variation presented was 4:06ppm/0C. The circuit ceinv66 presented a variation of just 3:14ppm/0C. The chapter 4 covers the layout design of the circuits. The AMS (Austria Microsystems) technology with a minimum channel length of 0:35_m was used. In chapter 5 are presented the parasitic extraction simulations. After this analyses new adjusts were made in the circuits. The trimmers structures were used for this adjusts. In chapter 6 are provided the experimental results of both circuits. In chapter 7 is presented an alternative for the voltage reference design without using a start-up circuit. In this chapter is also presented a methodology for the trimmers design. In chapter 8 are discussed the proposed innovations and some conclusions about the design presented. / Universidade Estadual de Campi / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica