Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2017. / Submitted by Raquel Almeida (raquel.df13@gmail.com) on 2018-01-02T16:05:46Z No. of bitstreams: 1 2017_RafaelRodriguesdaSilva.pdf: 11955295 bytes, checksum: 8c22109982d2ae4551be89111169824f (MD5) / Approved for entry into archive by Raquel Viana (raquelviana@bce.unb.br) on 2018-02-22T13:13:16Z (GMT) No. of bitstreams: 1 2017_RafaelRodriguesdaSilva.pdf: 11955295 bytes, checksum: 8c22109982d2ae4551be89111169824f (MD5) / Made available in DSpace on 2018-02-22T13:13:16Z (GMT). No. of bitstreams: 1 2017_RafaelRodriguesdaSilva.pdf: 11955295 bytes, checksum: 8c22109982d2ae4551be89111169824f (MD5) Previous issue date: 2018-02-22 / Fundação de Apoio a Pesquisa do Distrito Federal (FAP-DF). / A utilização e complexidade dos sistemas Eletroeletrônicos (E/E) automotivos têm crescido bastante ao longo dos anos. Esse crescimento é justificado pelos diversos benefícios que estes sistemas podem oferecer frente aos sistemas puramente mecânicos ou hidráulicos tais como: segurança, redução no consumo de combustível, redução na emissão de poluentes e aumento do conforto. Neste sentido, diversos subsistemas foram substituídos total ou parcialmente por dispositivos E/E. Paralelo ao desenvolvimento dos sistemas E/E automotivos, a complexidade dos softwares embarcados automotivos tem sido elevada consideravelmente. Pesquisas mostram que, atualmente, o desenvolvimento de software automotivo é responsável pelo maior custo no projeto de um veículo e o número de linhas de código podendo chegar a centenas de milhões. Devido a este a aumento significativo na quantidade e complexidade dos softwares automotivos, os desenvolvedores têm buscado cada vez mais metodologias que acelerem e sistematizem o processo de desenvolvimento. A Metodologia de Projeto Baseado em Modelos (MBD) surge como uma alternativa para o desenvolvimento de software automotivo, uma vez que apresenta uma série de benefícios em relação ao desenvolvimento de software tradicional. Neste trabalho a metodologia MBD é aplicada ao desenvolvimento do software de controle de um Sistema de Direção Elétrica Assistida (EPAS). Para isto, duas estratégias de controle foram propostas. A primeira é a estraté- gia de controle Linear Quadrática Gaussiana (LQG) que é composta por um controlador Linear Quadrático (LQR) e um Filtro de Kalman para estimação dos estados. A segunda estratégia é o Controlador Preditivo Baseado em Modelos (MPC). Complementar à estratégia de controle MPC, foi desenvolvido um método de parametrização exponencial, o qual contribui significativamente com a redução do custo computacional. Os resultados apresentados mostraram que as estratégias de controle propostas cumpriram de forma satisfatória os requisitos de controle, tanto em nível de simulação quanto em nível de hardware. Neste sentido a metodologia MBD foi implementada no desenvolvimento do software de controle do sistema EPAS e os resultados mostraram que esta técnica proporciona uma série de benefícios e é capaz de acelerar e sistematizar o processo de desenvolvimento. / The usage and complexity of automotive electro-electronic (E/E) systems have grown signifi- cantly over the years. This growth is justified by the many benefits these systems can offer in comparison to purely mechanical or hydraulic systems, such as: increased safety, reduced fuel consumption, reduced pollutant emissions and increased comfort. Thus, several subsystems have been totally or partially replaced by E/E devices. Simultaneously to the development of automotive E/E systems, the complexity of embedded automotive softwares has been raised considerably. Research shows that, today, automotive software development is responsible for the greatest cost in designing a vehicle, and the number of code-lines can reach hundreds of millions. Due to this significant increase in the quantity and complexity of automotive softwares, developers have increasingly sought methodologies that accelerate and systematize the development process. The Model-Based Design (MBD) methodology emerges as an alternative for the development of automotive software, since it presents a series of benefits in comparison to the development of traditional software. In this work, the MBD methodology is applied to the development of the control software of an Electric Power Assisted Steering (EPAS) system. In order to accomplish this, two control strategies were proposed. The first one is the Linear-Quadratic-Gaussian (LQG) control strategy, which is composed of a Linear-Quadratic-Regulator (LQR) and a Kalman Filter, for estimation of the states. The second strategy is the Model-Based Predictive Control (MPC). In addition to the MPC control strategy, an exponential parameterization method was developed, which contributes significantly to the reduction of computational cost. The results presented showed that the proposed control strategies fulfilled the control requirements satisfactorily, both at the simulation level and at the hardware level. This way, MBD methodology was implemented in the development of the EPAS control software and the results showed that this technique provides a series of benefits and is able to accelerate and systematize the development process.

Made available in DSpace on 2013-08-07T18:53:15Z (GMT). No. of bitstreams: 1 000389203-Texto+Completo-0.pdf: 6935100 bytes, checksum: 7b0d4097399f1b7fa7e32077309d3b40 (MD5) Previous issue date: 2007 / The electromagnetic environment in which electronic systems operate is becoming more and more hostile. The society observes with enthusiasm the rapid proliferation of a vast diversity of wireless electronic equipments. Unfortunately, this tendency yields as consequence the pollution of the frequency spectrum, and thus, increasing dramatically the environmental noise where we live. At the same time, it is fundamental for the acceptance and reliability of these electronic equipments that the applications running on their platforms do not fail due to such noisy environment. Therefore, it is fundamental to understand how the electromagnetic noise impacts the reliability of complex electronic systems (Systemson- Chip, SoC). Some companies worldwide have been concerned with this situation. They have proposed several commercial platforms to design and test of SoC. However, these platforms do not allow an adequate measurement of SoC susceptibility to electromagnetic interference (EMI). Such scenario motivated this work. In the following we propose a new platform, reconfigurable, to evaluate and improve SoC designs having in mind the electromagnetic noise immunity. This platform is based on the international standard IEC 62. 132 to design and test electronic systems, at the board level. The final goal of this standard is to dictate rules to allow precise measurements of the SoCs susceptibility to (radiated and conducted) EMI. The proposed platform is based on two specific and complementary boards. The first one is devoted to the radiated noise immunity measurement in a Gigahertz Transverse Electromagnetic Cell (GTEM Cell) according to the standard IEC 62. 132-2 (IEC, 2004), whereas the second board is dedicated to the RF-conducted noise immunity measurement and was implemented according to the standards IEC 62. 132-4 and IEC 62. 132-2 (IEC, 2004), respectively. After the development of the proposed platform, a case-study based on the Xilinx soft-core processor, MicroBlaze, was designed by the Group SiSC and tested on the platform. The obtained results are rewarding and demonstrate the capability and flexibility of the proposed platform as a tool to evaluate the behavior of SoCs in EMIexposed environment. / O ambiente eletromagnético em que sistemas eletrônicos operam está tornando-se cada vez mais hostil. A sociedade observa com bastante entusiasmo a rápida proliferação de uma quantidade infindável de equipamentos eletrônicos sem fio (wireless). Infelizmente, esta tendência tem por conseqüência a poluição de forma dramática do espectro de freqüência, e portanto, aumentando o ruído intrínseco do ambiente onde vivemos. Por outro lado, é fundamental para a aceitação e a segurança destes equipamentos eletrônicos que estes não falhem devido ao ambiente eletromagnético. Assim, é de suma importância compreender como o ruído eletromagnético (Electromagnetic Interference, ou EMI) impacta a confiabilidade de sistemas integrados complexos (Systems-on-Chip, ou SoC). Algumas empresas em escala mundial têm demonstrado muita preocupação com este problema através do desenvolvimento de várias plataformas comerciais para o projeto e o teste de SoCs. Entretanto, estas plataformas não garantem medições adequadas da susceptibilidade dos sistemas eletrônicos à EMI. Este cenário nos motivou a propor uma plataforma de prototipagem reconfigurável para avaliar e aprimorar projetos de SoCs levando-se em consideração sua imunidade ao ruído eletromagnético. Esta plataforma é baseada em normas internacionais IEC 62. 132 para o projeto e o teste de sistemas eletrônicos, ao nível de placa. O objetivo final deste conjunto de normas é ditar regras que viabilizam a medição precisa da imunidade de circuitos integrados à EMI, tanto radiada quanto conduzida. A plataforma desenvolvida é baseada em duas placas específicas e complementares. A primeira é dedicada para o teste de imunidade ao ruído irradiado em uma Gigahertz Transverse Electromagnetic Cell (GTEM Cell) de acordo com a norma IEC 62. 132-2 (IEC, 2004).A segunda placa é dedicada ao teste conduzido de ruído de RF e foi implementada de acordo com as normas IEC 62. 132-4 e IEC 62. 132-2 (IEC, 2004), respectivamente. Após o desenvolvimento da plataforma em questão, um estudo-de-caso baseado no processador soft-core da Xilinx, MicroBlaze, operando sob o controle do sistema operacional uCOS-II foi desenvolvido pelo Grupo SiSC e testado na plataforma. Os resultados dos ensaios são bastante motivadores e demonstram a capacidade e a flexibilidade da plataforma ser utilizada como ferramenta para avaliar o comportamento de SoCs em ambiente ruidoso do tipo EMI.

Made available in DSpace on 2013-08-07T18:53:21Z (GMT). No. of bitstreams: 1 000401158-Texto+Completo-0.pdf: 9853099 bytes, checksum: 1e66fe399c5e86bc932c94f590606b95 (MD5) Previous issue date: 2008 / Considering that the power-supply bus (VCC and Gnd) can degrade signal integrity of Systems-on-Chip (SoC) by means of voltage oscillations that conduct to functional failure, the goal of this work is validate a new technique, named CDCDC (Clock Duty Cycle Dynamic Control), which aims at improving digital synchronous integrated circuits (IC) robustness to this kind of disruption. The considered technique performs the dynamic control of the clock duty cycle according to the presence of perturbations (noise) on the power-bus. This dynamic control of the clock signal performs the stretching or shrinking of the duty cycle, which allows the synchronous circuit to present higher robustness to power-supply fluctuations, while maintaining the same clock pace. Conversely, conventional approaches, in this case, use to reduce clock rate to ensure proper signal integrity. Considering that the electromagnetic interference (EMI) is one of the main sources of voltage oscillations in the power-bus of integrated circuits (ICs), which in turn may compromise the reliability of electronic systems due to the reduction of signal-to-noise ratio, this work aims at validating the use of the CDCDC technique to increase the robustness of ICs operating under the EMI exposition. / Tendo em vista que o barramento de alimentação (VCC e Gnd) afeta diretamente a integridade de sinal de sistemas em chip (Systems-on-Chip, SoC) através de oscilações de tensão que podem induzir a erros funcionais, este trabalho tem por objetivo validar uma técnica inovadora, denominada CDCDC (Clock Duty Cycle Dynamic Control). Esta técnica visa aumentar a robustez de circuitos integrados (CI) digitais síncronos a tais oscilações de tensão. A técnica em questão realiza o controle dinâmico do ciclo de trabalho (duty-cycle) do sinal de relógio (clock) de acordo com a presença de perturbações (ruídos) nas linhas de alimentação. Este controle dinâmico do sinal de relógio realiza o prolongamento ou a redução do ciclo de trabalho, permitindo assim que o circuito síncrono apresente uma maior robustez às flutuações dos níveis de tensão nas linhas de alimentação, sem que haja redução da freqüência do sinal de relógio. Garante-se desta forma, a manutenção do desempenho do sistema mesmo quando este estiver operando em ambientes expostos ao ruído. Considerando que a interferência eletromagnética (EMI) é uma das principais causas de oscilações no barramento de alimentação de circuitos integrados (CI’s), o que por sua vez compromete drasticamente a confiabilidade dos sistemas através da redução da margem de sinal/ruído, este trabalho tem por objetivo validar a utilização da técnica CDCDC para o aumento da robustez de CI’s operando expostos à EMI.

Made available in DSpace on 2013-08-07T18:53:33Z (GMT). No. of bitstreams: 1 000404328-Texto+Completo-0.pdf: 3041840 bytes, checksum: 71eb19106ae512b0259919d42c2e2389 (MD5) Previous issue date: 2008 / Increasing evolution in the microelectronic field within the last decades has resulted in an expansive growth of integration capacity of systems on a single chip, that has brought about the need for new technologies for analyzing the correct functioning of systems. Recently, new processor architectures have been observed moving from a single CPU (Central Processing Unit) to multiple cores (typically 2, 4 and 8 processors on a single chip). It is a scenario which evolves from mono electronic systems to multiprocessors that this paper lies, aiming at proposing an expansion of CFCSS (Control Flow Checking by Software Signatures) technique, which was developed by Edward J. McCluskey for monoprocessed systems, in a version applicable to systems with multiple processors in a single SoC (Systemon- Chip). This work is made of two parts. The first part presents taxonomy and basic concepts of fault-tolerating systems, followed by a bibliographical review of main techniques for detecting fault in software in monoprocessed systems, besides approaching reprogrammable technology evolution. The second part describes the development methodology for hardware and software platforms, as well the stages carried out and the difficulties found. In addition, it presents the CFCSS technique adapted to several processors, the communication protocol developed to carry out tests and the results obtained. This paper presents an innovative profile and is justified by the tendency of embedded systems to have, in the near future, multiple processors and applications being executed simultaneously. / A crescente evolução da área da microeletrônica nas últimas décadas acarretou um aumento expressivo da capacidade de integração de sistemas em um único chip, o que levou à necessidade de novas tecnologias para a análise do correto funcionamento dos sistemas. Observam-se, recentemente, novas arquiteturas de processadores, migrando de uma única CPU (Unidade Central de Processamento) para múltiplos núcleos (tipicamente, 2, 4 e 8 processadores em uma única pastilha). É neste cenário, que evolui de sistemas eletrônicos mono para multiprocessados, que este trabalho se insere, visando propor uma expansão da técnica CFCSS (Control Flow Checking by Software Signatures), desenvolvida por Edward J. McCluskey para sistemas monoprocessados, a uma versão aplicável a sistemas com vários processadores em um SoC (System-on-Chip). Quanto à sua estrutura, este trabalho constitui-se de duas partes. A primeira apresenta a taxonomia e os conceitos básicos de sistemas tolerantes a falhas e uma revisão bibliográfica das principais técnicas de detecção de falhas em software em sistemas monoprocessados, além de abordar a evolução da tecnologia reprogramável. A segunda parte descreve a metodologia de desenvolvimento das plataformas de hardware e de software, bem como as etapas realizadas e as dificuldades encontradas. Além disso, apresenta a técnica CFCSS adaptada a vários processadores, o protocolo de comunicação desenvolvido para a realização dos testes e os resultados obtidos. Assim, este trabalho demonstra caráter inovador e se justifica pela tendência de os sistemas embarcados possuírem, vários processadores e aplicações sendo executadas simultaneamente.

Estuda-se o Modelo de Anderson de uma Impureza (AIM), incorporando o termo de hopping correlacionado (AIMC). O modelo considera uma banda larga do substrato metálico e uma impureza, a última com o único orbital não degenerado (exceto por spin). A constante de aclopamento para o hopping correlacionado reduz a amplitude da hibridização quando o nível da impureza está ocupado. Estudam-se os efeitos da adição deste termo no AIM original, investiga-se a densidade de estados (DOS) e a susceptibilidade magnética. Utiliza-se um esquema de desacoplamento das funções de Green, equivalente a uma aproximação de campo médio efetivo, para estudar o AIMC. Alguns conceitos e técnicas são revisados e compara-se vários resultados conhecidos para o AIM (incluindo a solução exata para um caso particular) com os resultados encontrados neste trabalho / We study the Anderson Model for one Imputity (AIM), incorporating the correlated hopping term (AIMC). The model considers a wide band metal substrate and one impurity, the latter with a single non degenerate spin. The correlated hopping coupling constant reduces the hybridization amplitude when the impurity level is occupied. We study the effects of adding this term to the original AIM, probing the impurity density of states (DOS) and the susceptibility. We use a decoupling Green´s function scheme, equivalent to an effective medium approach in order to study the AIMC. We review some of the concepts and techniques involved and compare several of the known results for the AIM (including an exact solution for a particular case) with our results

O objetivo deste estudo é desenvolver um método para avaliar a confiabilidade de sistemas eletrônicos complexos. A análise proposta baseia-se na aplicação de ensaios de confiabilidade e de normas técnicas, bem como modelos matemáticos para estimação da vida operacional. Os ensaios de confiabilidade executados nesse estudo simulam condições operacionais mais severas que as usualmente enfrentadas pelo sistema, a fim de reduzir o tempo de execução dos ensaios. Ao longo destes, foram coletados os tempos até a falha de diversas amostras do sistema, os quais são submetidas a diferentes condições de operação. O planejamento das variáveis que aceleram os principais modos de falha de componentes eletrônicos e os perfis de solicitação empregados também são discutidos, sendo consideradas as mais importantes a temperatura e a umidade. Através da aplicação de modelos matemáticos para predição da vida nas condições normais de operação, dadas as ocorrências de falhas nas condições aceleradas, a confiabilidade e o tempo médio até a falha são determinados para a central telefônica estudada, tomada como exemplo na aplicação do método. Adicionalmente aos ensaios são desenvolvidas estimativas da confiabilidade da central telefônica através da norma militar US MIL-HDBK-217 F (1991). Os resultados destas estimativas são utilizados para comparação e confirmação dos resultados obtidos através dos ensaios. Destaca-se que os métodos descritos neste texto não são restritos a aplicação em centrais telefônicas analógicas, mas podem ser empregados a uma grande família de equipamentos eletrônicos de complexidade tecnológica semelhante. / This research aims to develop a method to evaluate the reliability of complex electronic systems. The analysis proposed is based on application of reliability laboratory tests, technical standards and mathematical models to estimate the system operational life. Reliability tests proposed simulate harder operational conditions than those usually faced by the system, aiming to reduce the time of execution. During the tests, time to failure of several samples are collected. Those samples are submitted to different environmental conditions. Selection of variables that accelerate the main failure modes of electronic components and the load profiles used are also analyzed, considering humidity and temperature the most important variables for failure acceleration. The proposed model is used to estimate the reliability and the mean time to failure of an analog PABX, those values being generated by the application of mathematical models for life prediction in the usage operation condition, given the accelerated reliability estimate. Additionally to the tests, a reliability estimation of the PABX central is done using US MIL-HDBK-217 F (1991). Results are used to compare and to validate the reliability value evaluated through the accelerated tests. It is important to emphasize that the application of the methods described in this present text is not restricted to analog PABX systems, being applied to a wide range of electronic equipments with similar technological complexity.

Orientador: Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T11:08:38Z (GMT). No. of bitstreams: 1 Badan_TomasAntonioCosta_M.pdf: 3468204 bytes, checksum: b296ac27d36293d4db46ded926463198 (MD5) Previous issue date: 1996 / Resumo: Este trabalho é uma contribuição ao desenvolvimento de transistores MESFETs em arseneto de gálio para uso em Circuito Integrados (CIs) de alta velocidade. Inicialmente são descritos processos de fabricação em arseneto de gálio: a obtenção de substratos monocristalinos, a implantação iônica, o recozimento para ativar os dopantes, a realização de contatos. É desenvolvido o modelo matemático que rege sua física do estado sólido, usado pelo programa PRISM. Os resultados obtidos com o programa de simulação de processos SUPREM-IV.GS foram fornecidos ao programa PRISM, que efetua uma análise do comportamento elétrico do MESFETs fabricados; esse procedimento foi realizado de forma iterativa, até serem obtidos parâmetros apropriados para a fabricação de transistores de enriquecimento e de depleção para CIs digitais / Abstract: This work is a contribution to the development of GaAs MESFETs transistors to use in high speed integrated circuits (CIs). Initially are described the GaAs manufacture processes: monocrystal substrate fabrication, ion implantation, thermal annealing to activate the implanted impurities, contact fabrications. It is developed the mathematical mo deI of the solid state physics used by the PRISM programo The results were first obtained with the SUPREM-IV.GS program that simulate the process and then passed to PRISM program that analyses the electrical behavior of MESFET devices; that procedure was done in an iterative way until the achievement of suitable parameters to the manufacture of both depletions and enhancement transistors to use in digital CIs / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Jacobus W. Swart, Edgar Charry Rodriguez / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T13:54:41Z (GMT). No. of bitstreams: 1 ChavezPorras_Fernando_M.pdf: 7348729 bytes, checksum: 99e9c30ec2191af662ee58af3b56feb0 (MD5) Previous issue date: 1996 / Resumo: Neste trabalho é primeiro apresentada uma nova classificação dos sensores eletroquímicos, objetivando fazer um paralelo entre os sensores eletroquímicos convencionais e a crescente geração de sensores eletroquímicos microeletrônicos, ou aqueles fabricados com técnicas de fabricação de circuitos integrados. Em seguida, são apresentados alguns resultados práticos relacionados com o desenvolvimento de um sensor coulométrico baseado em ISFETs. Assim, é proposto um esquema de medida conformado por: dois sensores coulométricos conectados em forma diferencial, e por um circuito eletrônico simples que realiza o cálculo do tempo de titulação a partir da segunda derivada da sua respectiva curva de titulação. O desenvolvimento do sistema inclui: a) o projeto e fabricação dos sensores coulométricos, b) o projeto e implementação com circuitos discretos de : um circuito eletrônico para o processamento do sinal de saída dos ISFETs e uma fonte de corrente simples e sua lógica de controle necessária para gerar pulsos de corrente entre 0-15 JlA. O sistema proposto é testado realizando titulações coulométricas de ácido acético, e serve para determinar concentrações de até 0.007 moles/litro usando pulsos de corrente entre 0-15 JlA. Também é apresentado um modelo simples que nos permite comprovar os resultados das medidas. Após é feita uma discussão relacionada com o mecanismo de operação do dispositivo. Finalmente é apresentado o processo de fabricação dos sensores coulométricos, o qual é baseado em um processo de fabricação de ISFETs padrão / Abstract: Firstly, in this work, is showed a new classification of the electrochemical sensors intending to make a paralell between conventional electrochemical sensors and the new generation of electrochemical microelectronic sensors, or that, fabricated with integrated circuits technology. Next, it is showed some practical results related with developing a based on ISFET coulometric sensor. Therefore, it is proposed a measurement set-up conformed by: two coulometric sensors connected in a diferencial way, and an electronic circuit able to compute the titration time from its second derivative of the respective titulation curve. This work involves: a) the design and fabrication of the coulometric sensors, b) the design and implementation with discret circuits of: an electronic circuit for processing the ISFETs output signal and a simple current source and its necessary controllogic able to supply current pulses of 0-15 J.1A. The proposed system is tested doing coulometric titrationof acetic acid, and is able to determine concentrations until 0.007moles/literusing coulometricpulses of 0-15 J.1A. It is also showna simpie model, which corroborate the measurements, and then is given a discussion related with the mechanism of operation of this device. Finally, it is also shown the fabrication process of the coulometric sensors, which is based on a standãrd ISFET fabrication process / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Wilmar Bueno de Moraes, Frank Herman Behrens, Maria Ines Silva de Castro Simas / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-26T23:23:00Z (GMT). No. of bitstreams: 1 Finco_Saulo_D.pdf: 12407690 bytes, checksum: e3deff1e33f83f618f702ad2070474b0 (MD5) Previous issue date: 2000 / Resumo: Este trabalho está relacionado com importantes progressos no projeto de Circuitos Integrados Inteligentes de Potência usando agregados, fundamentados em uma única célula básica contendo transistores NMOS. Tais agregados estão associados de forma matricial adequada para implementar funções genéricas requeri das pelos circuitos de controle de potência. Esta técnica permite o projeto de novos CIs semidedicados de baixo custo, proporcionando uma nova estratégia de configuração de ICs que permite uma fácil implementação industrial em direção à integração Inteligente de Potência utilizando tecnologias CMOS convencionais digita1/analógica, sem nenhuma etapa adicional de processo. A mesma técnica pode também ser aplicada a tecnologias complexas e sofisticadas dedicadas à integração de Circuitos Inteligentes de Potência (Smart Power Technologies), para a prototipagem rápida ou produção em escala industrial destes circuitos. No cenário mundial, um grande esforço têm sido realizados para compatibilizar a integração inteligente de potência com processos CMOS convencionais de baixo custo. Os resultados apresentados comprovam a potencialidade da técnica desenvolvida neste trabalho em muitos nichos de aplicação / Abstract: This work is related to important improvements in Smart Power design using arrays based on a unique NMOS cell type. These arrays are arranged in matrices that can implement generic functions required by power control blocks, thus enabling low cost semicustom designs. This new IC configuration strategy has an easy industrial implementation towards Smart Power using standard digita1/analog CMOS technologies, without any additional processing steps. The same method can also be applied to sophisticated Smart Power technologies, for fast prototyping or even for industrial production. A huge worldwide effort is being carried out to find solutions that may render Smart Power circuits compatible with low cost CMOS technologies. The results show potentialities of these techniques for many niche of applications / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Submitted by Renata Lopes (renatasil82@gmail.com) on 2016-02-11T11:12:28Z No. of bitstreams: 1 viniciusbarbosaschettino.pdf: 29158699 bytes, checksum: 73147768684934f5b11f6c844b4bbc4d (MD5) / Approved for entry into archive by Adriana Oliveira (adriana.oliveira@ufjf.edu.br) on 2016-02-26T11:57:35Z (GMT) No. of bitstreams: 1 viniciusbarbosaschettino.pdf: 29158699 bytes, checksum: 73147768684934f5b11f6c844b4bbc4d (MD5) / Made available in DSpace on 2016-02-26T11:57:35Z (GMT). No. of bitstreams: 1 viniciusbarbosaschettino.pdf: 29158699 bytes, checksum: 73147768684934f5b11f6c844b4bbc4d (MD5) Previous issue date: 2014-02-14 / CNPq - Conselho Nacional de Desenvolvimento Científico e Tecnológico / O LHC é o mais energético acelerador de partículas já construído. Operado pelo CERN, essa fantástica máquina encontra-se no subterrâneo, na região da fronteira franco-suíça. Um de seus principais experimentos, o ATLAS, está atualmente passando por um período de parada técnica planejada, visando concomitantemente a consolidação da estrutura eletrônica do detector e a substituição de tecnologias, preparando o experimento para um novo estágio de operação do LHC, em que haverá um grande aumento na taxa de colisões entre prótons. Nesse contexto, essa dissertação abordará o estudo e o desenvolvimento de sistemas eletrônicos para o TileCal, um dos calorímetros do ATLAS. Principalmente, serão discutidos dois novos sistemas: O Sistema Móvel de Checagem da Integridade das Gavetas, conhecido como Mobi- DICK, e o projeto Tile-Muon. Relativamente ao primeiro, serão expostos detalhes da quarta versão de um sistema utilizado para realizar checagens quantitativas e qualitativas da eletrônica do TileCal. Esta nova versão, implementa ainda a estrutura que possibilita a realização de testes nas novas tecnologias que serão utilizadas no calorímetro. O ambicioso projeto Tile-Muon visa a utilização do TileCal para identificação de múons, com o objetivo de tornar mais eficiente a seleção de eventos do ATLAS. Essa proposta requer o desenvolvimento de uma nova estrutura eletrônica de suporte, que será apresentada nessa dissertação. Apresentaremos análises feitas com o MobiDICK sobre a eletrônica do TileCal, que mostrou boa performance, e também uma caracterização do sinal de múons, estudo fundamental para a validação e o desenvolvimento do projeto Tile-Muon. / The LHC is the most energetic particle accelerator ever built. Run by CERN, this fantastic machine lays underground, near the Franco-Swiss border. One of its main experiments, ATLAS, is currently going through a planned technical stop, targeting both a consolidation of the detector’s electronics and a technology replacement, preparing the experiment to a new stage in the LHC operation, where the protons collision rate will increase largely. In such context, this dissertation addresses the study and the development of electronic systems for TileCal, one of ATLAS calorimeters. Primarily, two new systems will be discussed: the Mobile Drawer Integrity Checking System, known as MobiDICK, and the Tile-Muon project. Regarding the former, we’ll bring details of the fourth version of a system used to check quantitatively and qualitatively the electronics of TileCal. This new version also provides the system with the ability to test the new technologies that will be used in the calorimeter. The ambitious Tile-Muon project aims at using TileCal for muon identification, with the goal of raising the efficiency of event selection in ATLAS. This proposal requires the development of a new electronic structure for support, which will also be presented in this dissertation. Analysis of TileCal’s electronics using MobiDICK will be shown, revealing good performance, along with a characterization of the muon signal, a fundamental study for validation and development of the Tile-Muon project.