Jusqu'à présent, le test de circuits intégrés et des systèmes au niveau wafer est basé sur un contact physique entre l'équipement de test et les circuits sur le wafer. Cette méthode basée sur le contact est limitée par plusieurs facteurs, tels que le nombre de circuits testés en parallèle, la réduction de la taille et de l'espacement entre les plots de contact, le nombre de contact avant que les plots soient endommagés, le coût des opérations de test, entre autres. Pour résoudre ces problèmes, nous proposons une nouvelle approche de test basée sur la communication sans fil entre le testeur et les circuits à tester (DUT). Pour cela, un Wireless Test Control Bloc (WTCB) est ajouté à chaque DUT sur le wafer comme une interface sans fil entre le testeur et les structures de test internes du DUT. Ce WTCB intègre une pile protocolaire de communication pour gérer la communication avec le testeur, et un Test Control Bloc (TCB) pour gérer l'application de test au niveau DUT. Profitant d'une transmission sans fil, le testeur peut diffuser les données de test à tous les DUT sur le wafer , maximisant le test simultané et réduisant donc le temps de test. En outre, notre architecture de WTCB permet une comparaison locale de la réponse de DUT avec la réponse correcte attendue par le testeur. En effectuant cette comparaison dans le WTCB du DUT, le testeur recueille de chaque DUT 1 seul bit comme résultat de la comparaison, au lieu d'une réponse complète, conduisant à un test sans fil plus rapide qui réduit le temps d'essai. Le WTCB a été mis en oeuvre sur FPGA, et une épreuve de test sans fil d'un circuit réel a été réalisée, prouvant la conception efficace de notre WTCB, et soulignant le potentiel de notre méthode de test sans fil, où elle peut être étendue et utilisée pour des applications de test in situ à distance. / So far, the test of integrated circuits and systems at wafer level relies on a physical contact between the test equipment and the devices under test on the wafer. This contact-based method is limited by several factors, such as the number of devices tested in parallel, the reduction of the size and the pitch of the bond pads, the number of touchdowns before bond pads are damaged, the cost of the test operations, among others. To solve these issues, we propose a novel test approach and architecture based on wireless communication between the tester and the devices under test (DUT). For that, a Wireless Test Control Block (WTCB) is added to every DUT on the wafer as a wireless interface between the tester and the internal test structures of the DUT. This WTCB embeds a communication protocol stack to manage the communication with the tester, and a Test Control Block to manage the test application at DUT level. Taking advantage of a wireless transmission, the tester can broadcast the test data to all DUT on the wafer in one path, maximizing the concurrent test, and reducing therefore the test time. Moreover, our WTCB architecture allows a local comparison of the DUT response with the correct response expected by the tester. By performing this comparison in the WTCB of the DUT, the tester collects from every DUT its 1-bit comparison result instead of a complete response, leading to a faster wireless test and extremely reduced test time. The WTCB has been implemented on FPGA, and a successful wireless test of a real circuit was performed, proving the efficient design of our WTCB, and highlighting the potential of our wireless test method, where it can be extended and used to perform a remote in-situ test.

Ce mémoire présente la conception et l'optimisation d'antennes miniatures intégrées en modules de type System in Package. L'objectif est de répondre à un besoin croissant en modules intégrés complets, comprenant tous les composants nécessaires pour apporter des fonctionnalités sans-fil aux objets communicants. Afin de remplir cet objectif, les antennes doivent satisfaire de nombreux critères, autant au niveau des performances (adaptation, bande passante, efficacité, diagramme de rayonnement) qu'au niveau des méthodes de conception (robustesse, coût, adaptation au processus de fabrication SiP, possibilité de production industrielle). L'extrême miniaturisation rend d'autant plus délicate leur mise en oeuvre qu'elle entraîne des phénomènes physiques limitant les performances. Nos travaux étudient la possibilité d'utiliser certaines techniques d'amélioration par l'ajout d'éléments structurels (éléments capacitifs, éléments parasites, fentes) et l'utilisation de circuits d'adaptation spécifiques. Diverses modifications géométriques innovantes appliquées aux structures antennaires ont également été utilisées pour obtenir des résultats satisfaisant tous les critères. Les antennes élaborées permettent à des objets communicants de dimensions variées d'opérer dans la bande de fréquences 2,4 GHz pour des applications de type WiFi ou Bluetooth. Plusieurs séries de réalisations de prototypes ont permis de valider les résultats et confirmer les phénomènes électromagnétiques mis en jeu.

A system packaging level approach on liquid crystal polymer (LCP) was proposed for low cost, lightweight, and compact wireless communication systems. Via technology was explored for V-band W-band transitions and an active cooling system that are essential for compact multilayer integration. RF MEMS switches were fabricated and integrated at the component level to enable multi-functional devices with optimal performance. A pattern reconfigurable antenna for MIMO applications and 3D phase shifters for phased array antennas that use RF MEMS switches were presented. In addition, a lightweight expandable array was designed and measured with up to 256 elements on multilayer LCP integrated at the system level. Furthermore, a 60 GHz multilayer transceiver front end device with simultaneous transmit and receive was designed and measured for low cost 60 GHz applications. The wide variety of multilayer LCP applications integrated at the system level shows a promising future for the next generation low cost lightweight wireless communication systems.

Les travaux présentés dans cette thèse sont une contribution à l'étude d'antennes reconfigurables à base de MEMS en intégration hétérogène 3D pour les systèmes de communication millimétriques. Ces travaux de thèse s'inscrivent dans le cadre d'un projet ANR nommé SIPCOM (Intégration hétérogène 3D (System-In-Package) pour objets communicants en gamme millimétrique), qui concerne l'intégration hétérogène d'un microsystème intelligent communicant à 60GHz. Au cours de ce manuscrit, nous proposons la réalisation d'antennes sur membrane selon 3 technologies. Dans un premier temps, une nouvelle technologie simple et bas coût basée sur un empilement de FR4 et de Pyralux ainsi qu'un nouveau concept d'antenne patch sur membrane alimentée par un guide d'onde intégré via une fente de couplage sont présentés. Dans un second temps, ce nouveau concept d'antenne a été adapté afin de pouvoir l'intégrer au module SiP réalisé en technologie Silicium / BCB. Enfin, la troisième technologie basée sur des substrats de quartz permet de démontrer la faisabilité d'une antenne à balayage électronique pour laquelle chaque excitateur est intégré dans le design d'un déphaseur à base de MEMS permettant de s'affranchir des interconnexions par bonding entre le déphaseur et la partie antennaire.

In the past decade, there has been an increased interest in low-cost, low-power, high data rate wireless systems for both commercial and defense applications. Some of these include air defense systems, remote sensing radars, and communication systems that are used for unmanned aerial vehicles, ground vehicles, and even the individual consumer. All of these applications require state-of-the-art technologies to push the limits on several design factors such as functionality, weight, size, conformity, and performance while remaining cost effective. There are several potential solutions to accomplish these objectives and a highly pursued path is through the utilization of advanced integrated system platforms with high frequency, versatile, multilayered materials. This work intends to explore advanced 3-D integration for state-of the art components in wireless systems using LCP multilayer organic platforms. Several packaging techniques are discussed that utilize the inherent benefits of this material. Wire bond, via interconnect, and flip-chip packages are implemented at RF and millimeter-wave (mm-wave) frequencies to explore the benefits of each in terms of convenience, reliability, cost, and performance. These techniques are then utilized for the demonstration of bulk acoustic waveguide (BAW) filter applications and for the realization of highly integrated phased-array antenna systems.

Wireless communications have been an indispensable aspect of everyday life, and there is an increasing consumer demand for accessing several wireless communication technologies from a single, compact, mobile device. System-on-package (SOP) technology is an advanced packaging technology that has been proven to realize the convergence of multiple functions into miniaturized, high-performance systems to meet this demand. With the advancements in the SOP technology, the miniaturization of the front-end module has been achieved using embedded passives in multilayer packages. However, the integration of the antenna directly on the module package is still the barrier to achieve a fully-integrated, high-performance RF SOP system. The main reason for this missing link is that integrating the antenna on the package requires miniaturizing the antenna, which is a difficult task. The focus of this dissertation is to design high-performance antennas along with developing techniques for miniaturization and system-on-package (SOP) integration of these antennas to achieve fully-integrated SOP systems using advanced multilayer organic substrates and thin-film magneto-dielectric materials. The targeted spectrum for the antenna designs are 2.4/5 GHz WLAN/WiMAX and 60 GHz WPAN bands. Several novel antenna designs and configurations to integrate the antenna on the package along with the module are discussed in this dissertation. The advanced polymers used in this research are Liquid Crystalline Polymer (LCP), RXP, and thin-film magneto-dielectrics.

Mixed signal system-on-package (SoP) technology is a key enabler for increasing functional integration, especially in mobile and wireless systems. Due to the presence of multiple dissimilar modules, each having unique power supply requirements, the design of the power distribution network (PDN) becomes critical. Typically, this PDN is designed as alternating layers of power and ground planes with signal interconnects routed in between or on top of the planes. The goal for the simulation of multi-layer power/ground planes, is the following: Given a stack-up and other geometrical information, it is required to find the network parameters (S/Y/Z) between port locations. Commercial packages have extremely complicated stack-ups, and the trend to increasing integration at the package level only points to increasing complexity. It is computationally intractable to solve these problems using these existing methods. The approach proposed in this thesis for obtaining the response of the PDN is the multi-layer finite difference method (M-FDM). A surface mesh / finite difference based approach is developed, which leads to a system matrix that is sparse and banded, and can be solved efficiently. The contributions of this research are the following: 1. The development of a PDN modeler for multi-layer packages and boards called the the multi-layer finite difference method. 2. The enhancement of M-FDM using multi-port connection networks to include the effect of fringe fields and gap coupling. 3. An adaptive triangular mesh based scheme called the multi-layer finite element method (MFEM) to address the limitations of M-FDM 4. The use of modal decomposition for the co-simulation of signal nets with the PDN. 5. The use of a robust GA-based optimizer for the selection and placement of decoupling capacitors in multi-layer geometries. 6. Implementation of these methods in a tool called MSDT 1.

La technologie flip chip est de plus en plus répandue dans l'industrie électronique [trois dimensions (3D) System in Package] et est principalement utilisée pour la fabrication de réseaux détecteurs de grand format (mégapixels) et faible pas. Pour étudier la fiabilité de ces assemblages, des simulations numériques basées sur des méthodes d'éléments finis semblent être l'approche la moins chère. Cependant, de très grands assemblages contiennent plus d'un million de billes de brasure, et le processus d'optimisation de ces structures par des simulations numériques se révèle être une tâche très fastidieuse. Dans de nombreuses applications, la couche d'interconnexion de tels assemblages flip chip se compose de microbilles de brasure noyées dans de l'époxy. Pour ces configurations, nous proposons une approche alternative, qui consiste à remplacer cette couche d'interconnexion hétérogène par un matériau homogène équivalent (MHE). Un modèle micromécanique pour l'estimation de ses propriétés thermoélastiques équivalentes a été mis au point. La loi de comportement obtenue pour le MHE a ensuite été implémentée dans le logiciel par éléments finis (Abaqus®). Les propriétés élastiques des matériaux de l'assemblage sont définies par la littérature et également déterminées expérimentalement par une méthode de caractérisation mécanique : la nano-indentation. Les réponses thermomécaniques des assemblages testés soumis à des chargements correspondant aux conditions de fabrication ont été analysées. La technique d'homogénéisation-localisation a permis d'estimer les valeurs moyennes des contraintes et des déformations dans chaque phase de la couche d'interconnexion. Pour accéder plus précisément aux champs de contraintes et déformations dans ces phases, deux modèles de zoom structurel (couplage de modèles et submodeling), en tenant compte de la géométrie réelle de la bille de brasure, ont été testés. Les champs de contrainte et de déformation locaux obtenus corroborent avec les initiations de dommage observées expérimentalement sur les billes de brasure / Flip chip technology is increasingly prevalent in electronics assembly [threedimensional (3D) system in package] and is mainly used at fine pitch for manufacture of megapixel large focal-plane detector arrays. To estimate the reliability of these assemblies, numerical simulations based on finite-element methods appear to be the cheapest approach. However, very large assemblies contain more than one million solder bumps, and the optimization process of such structures through numerical simulations turns out to be a very time-consuming task. In many applications, the interconnection layer of such flip-chip assemblies consists of solder bumps embedded in epoxy filler. For such configurations, we propose an alternative approach, which consists in replacing this heterogeneous interconnection layer by a homogeneous equivalent material (HEM). A micromechanical model for the estimation of its equivalent thermoelastic properties has been developed. The constitutive law of the HEM obtained was then implemented in finite-element software (Abaqus®). Elastic properties of materials that compose the assembly were found in literature and by using mechanical characterization method especially nano-indentation. Thermomechanical responses of tested assemblies submitted to loads corresponding to manufacturing conditions have been analyzed. The homogenization-localization process allowed estimation of the mean values of stresses and strains in each phase of the interconnection layer. To access more precisely to the stress and strain fields in these phases, two models of structural zoom (model coupling and submodeling), taking into account the real solder bump geometry, have been tested. The local stress and strain fields obtained corroborate the experimentally damage initiation of the solder bumps observed

Les systèmes radio impulsionnelle Ultra large bande (IR-ULB), de part la nature de leurs signaux et de leurs architectures, montrent des caractéristiques intéressantes pour concurrencer les technologies existantes (Zigbee, Bluetooth et RFID) pour certaines applications nécessitant un faible coût et une faible consommation de puissance. Dans ce contexte cette thèse évalue les potentialités des systèmes IR-ULB pour la réalisation d’objets communicants miniatures.En utilisant une technologie "System In Package" (SiP), des objets communicants ULB prototype intégrant une ou plusieurs puces CMOS et une antenne ULB directement réalisée sur le boîtier sont présentés dans la thèse. Les transitions entre le circuit imprimé et les puces sont réalisées avec des fils d'interconnexion ("wirebonding"). Les points d'étude de la thèse se focalisent particulièrement sur la mise en boîtier d'une puce ULB et sur la conception sur silicium de la tête radio fréquence d'un système ULB. La réalisation d'une interconnexion faible cout par "wirebonding" entre un circuit intégré ULB et son support est problématique aux fréquences utilisées en ULB (3-10 GHz) en raison des éléments parasites importants limitant sa bande passante. Pour obtenir une transition ne dégradant pas les signaux ULB, plusieurs méthodologies d’interfaçage sont proposées permettant de réaliser sans augmentation notable de cout une transition large bande entre le circuit intégré et le circuit imprimé du boîtier. L'intégration en technologie CMOS standard des éléments principaux constituant la tête radio fréquence d'un système ULB impulsionnel (LNA, détecteur d'impulsions et générateurs d'impulsions) est étudiée. L'intérêt d'un co-design entre le silicium et le circuit imprimé lors de la conception de ces éléments est mis en avant. L'intégration ainsi que la miniaturisation du système final dans une technologie SIP sont également présentées. / Due to the nature of their signals and their architectures, Impulse Radio Ultra Wide Band (IR-UWB) systems show interesting features to compete with existing technologies (Zigbee, Bluetooth and RFID UHF) for low cost and low power applications. In this context, this thesis evaluates the potential of UWB systems for the realization of miniature communication devices.The thesis presents UWB communicating devices realized with a System in Package (SiP) technology. Devices incorporate one or several CMOS chips and an antenna directly printed on the board (PCB). Transitions between the PCB and the chips are made with standard wire bonds. The thesis especially focuses on packaging of UWB dice and on the design of UWB front end radio frequency.Due to important parasitic elements limiting its bandwidth, wire bonds transition is problematic for UWB applications (3-10 GHz). This thesis proposes several methodologies to interface integrated circuit and PCB to obtain a broadband transition without increasing cost production. The integration in standard CMOS technology of main components comprising the UWB radio frequency front end (LNA, pulse detector and pulse generator) is studied. The interest of a co-design between silicon and PCB to design these elements is pointed up. Integration and miniaturization of the final system in a SIP technology are also presented.

Current electrical systems are faced with the limitation in performance by the electrical interconnect technology determining overall processing speed. In addition, the electrical interconnects containing many long distance interconnects require high power to drive. One of the best ways to overcome these bottlenecks is through the use of optical interconnect to limit interconnect latency and power. This research explores new computer-aided design algorithms for developing optoelectronic systems. These algorithms focus on place and route problems using optical interconnections covering system-on-a-chip design as well as system-on-a-package design. In order to design optoelectronic systems, optical interconnection models are developed at first. The CAD algorithms include optical interconnection models and solve place and route problems for optoelectronic systems. The MCNC and GSRC benchmark circuits are used to evaluate these algorithms.