Electronics today rely heavily on silicon transistors which are unsuitable for extreme environments where temperatures potentially could reach up to 500◦C. Materials other than silicon has been proposed to solve this problem, one of which is silicon carbide. Transistors made of silicon carbide can with-stand higher temperatures than its silicon counterparts and could potentially be used for exploring hostile planets such as Venus or in high temperature applications such as sensors for engines. This project is a part of KTHs student satellite initiative which will send a satellite into orbit containing several experiments. One of the experiments is the SiC in space project which is described in this thesis and is largely based on previous works in this particular project. The goal for this thesis is to ensure that the SiC in space experiment is ready for launch into orbit. This was done by conducting tests in differ-ent temperatures as well as developing software for analyzing data from the experiment as well as modifying already existing software. Based on these tests, it is concluded that the silicon carbide transistors behaves in an ex-pected way and that the platform which operates the experiment is capable of withstanding temperatures up to 100◦C. If the satellite survives launch it is most likely that the data generated by the SiC in space project will be of use for determining the suitability of silicon carbide for space applications. / Elektronik idag förlitar sig på kiseltransistorer som är olämpliga för extrema miljöer där temperaturer kan nå upp till 500◦C. Andra material än kisel har föreslagits för att lösa detta problem, där kiselkarbid är en av dem. Transistorer gjorda av kiselkarbid klarar av högre temperaturer än kiseltransistorer och kan potentiellt användas för utforskning av planeter med extrema klimat eller för applikationer vid höga temperaturer så som sensorer inne i motorer. Detta projekt är en del av KTHs student satellit som kommer sändas ut i omloppsbana runt jorden bärandes på ett antal olika experiment, däribland dem finns ”SiC in space” projektet som beskrivs i denna uppsats. Målet med arbetet i denna rapport är att säkerställa att ”SiC in space” experimentet är redo för uppskjutning till rymden. Detta gjordes genom att testa vid olika temperaturer och genom att utveckla mjukvara för analysering av experimentdata samt genom små modifieringar av mjukvara skriven i tidigare arbeten. Baserat på de tester som har genomförts dras slutsatsen att kiselkarbidtransistorn har en acceptabel karaktäristik och att plattformen som kör experimentet klarar av temperaturer upp till 100◦C. Om satelliten överlever uppskjutning ut i rymden kommer med största sannolikhet experimentet att fungera som önskat och generera data som kan påvisa ifall kiselkarbid är lämpligt för applikationer i rymden.

Power device robustness refers to the device capability of withstanding abnormal events in power electronics applications, which is one of the key device capabilities that are desired in numerous applications. While the current robustness test methods and qualification standards are developed across the 70 years of Silicon (Si) device history, their applicability to the recent wide bandgap (WBG) power devices is questionable. While the market of WBG power devices has exceeded $1 billion and is fast growing, there are many knowledge gaps regarding their robustness, including the failure or degradation physics, testing methods, and lifetime extraction. This dissertation work studies the robustness of Gallium Nitride (GaN) power device. The structures of many GaN power devices are fundamentally different from Si or Silicon Carbide (SiC) power devices, leading to numerous open questions on GaN power device robustness. Based on the device structure, this dissertation is divided into two parts: The first half discusses the robustness of lateral GaN high electron mobility transistor (HEMT), which recently sees rapid adoption among wide range of applications such as the power adapter and chargers, data center, and photovoltaic panels. The absence of p-n junction between the source and drain of GaN HEMT results in the lack of avalanche mechanism. This raises a concern on the device capability of withstanding surge-energy or overvoltage stress, which hinders the penetration of GaN HEMTs in broader applications. To address this concern, the study begins with conducting the single-event unclamped inductive switching (UIS) test on two mainstream commercial p-gate GaN HEMTs with the Ohmic- and Schottky-type gate contacts, where the GaN HEMT is found to withstand surge energy through a resonant energy transfer between the device capacitance and the loop inductance. The failure mechanism is identified to be a pure electrical breakdown determined by device transient breakdown voltage (BV). The BV of GaN HEMT is further found to be "dynamic" from the switching tests with various pulse widths and frequencies, which is further explained by the time-dependent buffer trapping. This dynamic BV (BVDYN) phenomenon indicates that the static or single-pulse test may not reveal the true BV of GaN HEMT in high frequency switching applications. To address this gap, a novel testbed based on a zero-voltage-switching converter with an active clamping circuit is developed to enable the stable switching with kilovolt overvoltage and megahertz frequency. The overvoltage failure boundaries and failure mechanisms of four commercial p-gate GaN HEMTs from multiple vendors are explored. In addition to the frequency-dependent BVDYN, two new failure mechanisms are observed in some devices, which are attributable to the serious carrier trapping in GaN HEMTs under the high-frequency overvoltage switching. At last, based on the findings in the high frequency overvoltage test (HFOT), a physics-based lifetime model for commercial GaN HEMTs utilizing the device on resistance (RON) shift is established and validated by experimental results. Overall, the switching-based test methodology and experimental results provide critical references for the overvoltage protection and qualification of GaN power HEMTs. The second half of the dissertation discusses the robustness of the vertical GaN fin-channel junction field effect transistor (Fin-JFET), a promising pre-commercialized GaN power device with the p-n junction embedded between the gate and drain which enables the avalanche breakdown. The robustness study on GaN JFET follows similar test approaches as Si metal-oxide-semiconductor field-effect transistor (MOSFET) with two key interests: the avalanche and short circuit capabilities. The avalanche breakdown is first explored via the single-event and repetitive UIS tests and under various gate drivers, from which an interesting "avalanche-through-fin-channel" mechanism is discovered. By leveraging this avalanche path, the electro-thermal stress migrates from the main blocking p-n junction to the n-GaN fin channel, resulting in a very favorable failure-to-open-circuit signature. The single-pulse critical avalanche energy density (EAVA) of vertical GaN Fin-JFET is measured to be as high as 10 J/cm2, which is much higher than the Si MOSFET and comparable to the SiC MOSFET. The short circuit capability is explored utilizing the hard-switching fault on the 650-V rated GaN Fin-JFET, with a gate driving circuit identical to the switching application to best mimic device operation in converters. The short circuit withstanding time is measured to be 30.5 µs at an input voltage of 400 V, 17.0 µs at 600 V, and 11.6 µs at 800 V, all among the longest reported for 600-700 V normally-off transistors. In addition, the failure-to-open-circuit signature is also shown in the single-event and repetitive short circuit tests; all devices retain the avalanche breakdown after failure, which is highly desirable for system applications. These results suggest that, while GaN HEMT is already available in market, vertical GaN Fin-JFET shows superior avalanche and short-circuit robustness and thereby can unlock great potential of GaN devices for applications like automotive powertrains, motor drives, and grids. / Doctor of Philosophy / In recent years, many power electronics applications such as data centers and electric vehicles have witnessed a rapid increase in the adoption of wide bandgap (WBG) power devices. The Gallium Nitride (GaN) device is one of the most attractive candidates in WBG devices, owing to its good tradeoff between breakdown voltage and on resistance, as well as the small gate charge that enables high frequency switching. For power devices, their robustness against overvoltage and overcurrent stresses is as important as their performance under normal operations. However, the new material, new device structure, and new device physics in GaN power devices brought up many open knowledge gaps in their robustness study, particularly under the dynamic operation in switching circuits. This dissertation presents the work in exploring the robustness of GaN power devices. Based on the device structure, the discussion is divided in two parts: The first half of the dissertation focuses on the overvoltage robustness of the lateral GaN High Electron Mobility Transistor (HEMT), the commercially available device covering 30 to 900 V voltage classes. A key feature of this device is the lack of p-n junction between source and drain, leading to an absence of avalanche capability. The study is conducted on mainstream, commercial p-gate GaN HEMTs, with a combination of circuit testing, microscale failure analysis, and physics-based device simulation. The main contribution is on three aspects: identifying the single-event and high-frequency repetitive overvoltage boundaries of GaN HEMT, unveiling the failure and degradation mechanisms under transient overvoltage conditions, and providing guidelines to GaN HEMT device users with proper robustness test methodology for device qualification and screening. The second half of the dissertation focuses on the robustness of vertical GaN fin-channel junction field effect transistor (Fin-JFET), a promising pre-commercial GaN power device with the p-n junction implemented between the source and drain. The robustness tests follow the classic approaches deployed for Silicon power devices, where both the avalanche and short circuit capabilities are investigated. From the single-event and repetitive test results, the GaN JFET shows excellent avalanche robustness with a desirable failure-to-open-circuit behavior, as well as a critical avalanche energy (EAVA) of 10 J/cm2 that is higher than the Silicon metal-oxide-semiconductor field-effect transistor (MOSFET) and comparable to the Silicon Carbide MOSFET. For a 650-V rated GaN Fin-JFET, a record high 30.5 μs short circuit time is demonstrated under the hard-switching fault condition at 400 V input voltage. Overall, the results show great potential of GaN power devices for the power electronics applications that involve more stressful operation conditions for devices.

An early evaluation in terms of circuit design is essential in order to assess the feasibility and practicability aspects for emerging nanotechnologies. Reconfigurable nanotechnologies, such as silicon or germanium nanowire-based reconfigurable field-effect transistors, hold great promise as suitable primitives for enabling multiple functionalities per computational unit. However, contemporary CMOS circuit designs when applied directly with this emerging nanotechnology often result in suboptimal designs. For example, 31% and 71% larger area was obtained for our two exemplary designs. Hence, new approaches delivering tailored circuit designs are needed to truly tap the exciting feature set of these reconfigurable nanotechnologies. To this effect, we propose six functionally enhanced logic gates based on a reconfigurable nanowire technology and employ these logic gates in efficient circuit designs. We carry out a detailed comparative study for a reconfigurable multifunctional circuit, which shows better normalized circuit delay (20.14%), area (32.40%), and activity as the power metric (40%) while exhibiting similar functionality as compared with the CMOS reference design. We further propose a novel design for a 1-bit arithmetic logic unit-based on silicon nanowire reconfigurable FETs with the area, normalized circuit delay, and activity gains of 30%, 34%, and 36%, respectively, as compared with the contemporary CMOS version.

Die vorliegende Arbeit befasst sich mit der Simulation und Modellierung organischer Feldeffekt-Transistoren (OFETs). Mittels numerischer Simulationen wurden detaillierte Untersuchungen zu mehreren Problemstellungen durchgeführt. So wurde der Einfluss einer exponentiellen Verteilung von Trapzuständen, entsprechend dem sogenannten a-Si- oder TFT-Modell, auf die Transistorkennlinien untersucht. Dieses Modell dient der Beschreibung von Dünnschicht-Transistoren mit amorphen Silizium als aktiver Schicht und wird teils auch für organische Transistoren als zutreffend angesehen. Dieser Sachverhalt wird jedoch erstmals in dieser Arbeit detailliert untersucht und simulierte Kennlinien mit gemessenen Kennlinien von OFETs verglichen. Insbesondere aufgrund der Dominanz von Hysterese-Effekten in experimentellen Kennlinien ist jedoch eine endgültige Aussage über die Gültigkeit des a-Si-Modells schwierig. Neben dem a-Si-Modell werden auch noch andere Modelle diskutiert, z.B. Hopping-Transport zwischen exponentiell verteilten lokalisierten Zuständen (Vissenberg, Matters). Diese Modelle liefern, abhängig von den zu wählenden Modellparametern, zum Teil ähnliche Abhängigkeiten. Möglicherweise müssen die zu wählenden Modellparameter selbst separat gemessen werden, um eindeutige Schlussfolgerungen über den zugrundeliegenden Transportmechanismus ziehen zu können. Unerwünschte Hysterese-Effekte treten dabei sowohl in Transistorkennlinien als auch in Kapazitäts-Spannungs- (CV-) Kennlinien organischer MOS-Kondensatoren auf. Diese Effekte sind bisher weder hinreichend experimentell charakterisiert noch von ihren Ursachen her verstanden. In der Literatur findet man Annahmen, dass die Umladung von Trapzuständen oder bewegliche Ionen ursächlich sein könnten. In einer umfangreichen Studie wurde daher der Einfluß von Trapzuständen auf quasistatische CV-Kennlinien organischer MOS-Kondensatoren untersucht und daraus resultierende Hysterese-Formen vorgestellt. Aus den Ergebnissen läßt sich schlussfolgern, dass allein die Umladung von Trapzuständen nicht Ursache für die experimentell beobachteten Hysteresen in organischen Bauelementen sein kann. Eine mögliche Erklärung für diese Hysterese-Effekte wird vorgeschlagen und diskutiert. In einem weiteren Teil der Arbeit wird im Detail die Arbeitsweise des source-gated Dünnschicht-Transistors (SGT) aufgezeigt, ein Transistortyp, welcher erst kürzlich in der Literatur eingeführt wurde. Dies geschieht am Beispiel eines Transistors auf der Basis von a-Si als aktiver Schicht, die Ergebnisse lassen sich jedoch analog auch auf organische Transistoren übertragen. Es wird geschlussfolgert, dass der SGT ein gewöhnlich betriebener Dünnschicht-Transistor ist, limitiert durch das Sourcegebiet mit großem Widerstand. Die detaillierte Untersuchung des SGT führt somit auf eine Beschreibung, die im Gegensatz zur ursprünglich verbal diskutierten Arbeitsweise steht. Ambipolare organische Feldeffekt-Transistoren sind ein weiterer Gegenstand der Arbeit. Bei der Beschreibung ambipolarer Transistoren vernachlässigen bisherige Modelle sowohl die Kontakteigenschaften als auch die Rekombination von Ladungsträgern. Beides wird hingegen in den vorgestellten numerischen Simulationen erstmalig berücksichtigt. Anhand eines Einschicht-Modellsystems wurde die grundlegende Arbeitsweise von ambipolaren (double-injection) OFETs untersucht. Es wird der entscheidende Einfluß der Kontakte sowie die Abhängigkeit gegenüber Variationen von Materialparametern geklärt. Sowohl der Kontakteinfluß als auch Rekombination sind entscheidend für die Arbeitsweise. Zusätzlich werden Möglichkeiten und Einschränkungen für die Datenanalyse mittels einfacher analytischer Ausdrücke aufgezeigt. Es zeigte sich, dass diese nicht immer zur Auswertung von Kennlinien herangezogen werden dürfen. Weiterhin werden erste Simulationsergebnisse eines ambipolaren organischen Heterostruktur-TFTs mit experimentellen Daten verglichen.

Organic transistors are a core component for basically all relevant types of fully organic circuits and consumer electronics. The Organic Permeable Base Transistor (OPBT) is a transistor with a sandwich geometry like in Organic Light Emitting Diodes (OLEDs) and has a vertical current transport. Therefore, it combines simple fabrication with high performance due its short transit paths and has a fairly good chance of being used in new organic electronics applications that have to fall back to silicon transistors up to now. A detailed understanding of the operation mechanism that allows a targeted engineering without trial-and-error is required and there is a need for universal optimization techniques which require as little effort as possible. Several mechanisms that explain certain aspects of the operation are proposed in literature, but a comprehensive study that covers all transistor regimes in detail is not found. High performances have been reported for organic transistors which are, however, usually limited to certain materials. E. g., n-type C60 OPBTs are presented with excellent performance, but an adequate p-type OPBT is missing. In this thesis, the OPBT is investigated under two aspects: Firstly, drift-diffusion simulations of the OPBT are evaluated. By comparing the results from different geometry parameters, conclusions about the detailed operation mechanism can be drawn. It is discussed where charge carriers flow in the device and which parameters affect the performance. In particular, the charge carrier transmission through the permeable base layer relies on small openings. Contrary to an intuitive view, however, the size of these openings does not limit the device performance. Secondly, p-type OPBTs using pentacene as the organic semiconductor are fabricated and characterized with the aim to catch up with the performance of the n-type OPBTs. It is shown how an additional seed-layer can improve the performance by changing the morphology, how leakage currents can be defeated, and how parameters like the layer thickness should be chosen. With the combination of all presented optimization strategies, pentacene OPBTs are built that show a current density above 1000 mA/cm^2 and a current gain of 100. This makes the OPBT useful for a variety of applications, and also complementary logic circuits are possible now. The discussed optimization strategies can be extended and used as a starting point for further enhancements. Together with the deep understanding obtained from the simulations, purposeful modifications can be studied that have a great potential. / Organische Transistoren stellen eine Kernkomponente für praktisch jede Art von organischen Schaltungen und Elektronikgeräten dar. Der “Organic Permeable Base Transistor” (OPBT, dt.: Organischer Transistor mit durchlässiger Basis) ist ein Transistor mit einem Schichtaufbau wie in organischen Leuchtdioden (OLEDs) und weist einen vertikalen Stromfluss auf. Somit wird eine einfache Herstellung mit gutem Verhalten und Leistungsfähigkeit kombiniert, welche aus den kurzen Weglängen der Ladungsträger resultiert. Damit ist der OPBT bestens für neuartige organische Elektronik geeignet, wofür andernfalls auf Siliziumtransistoren zurückgegriffen werden müsste. Notwendig sind ein tiefgehendes Verständnis der Funktionsweise, welches ein zielgerichtetes Entwickeln der Technologie ohne zahlreiche Fehlversuche ermöglicht, sowie universell einsetzbare und leicht anwendbare Optimierungsstrategien. In der Literatur werden einige Mechanismen vorgeschlagen, die Teile der Funktionsweise betrachten, aber eine umfassende Untersuchung, die alle Arbeitsbereiche des Transistors abdeckt, findet sich derzeit noch nicht. Ebenso gibt es einige Veröffentlichungen, die Transistoren mit hervorragender Leistungsfähigkeit zeigen, aber meist nur mit Materialien für einen Ladungsträgertyp erzielt werden. So gibt es z.B. n-typ OPBTs auf Basis von C60, für die bisher vergleichbare p-typ OPBTs fehlen. In dieser Arbeit werden daher die folgenden beiden Aspekte des OPBT untersucht: Einerseits werden Drift-Diffusions-Simulationen von OPBTs untersucht und ausgewertet. Kennlinien und Ergebnisse von Transistoren aus verschiedenen Parametervariationen können verglichen werden und erlauben damit Rückschlüsse auf verschiedenste Aspekte der Funktionsweise. Der Fluss der Ladungsträger sowie für die Leistungsfähigkeit wichtige Parameter werden besprochen. Insbesondere sind für die Transmission von Ladungsträgern durch die Basisschicht kleine Öffnungen in dieser nötig. Die Größe dieser Öffnungen stellt jedoch entgegen einer intuitiven Vorstellung keine Begrenzung für die erreichbaren Ströme dar. Andererseits werden p-typ OPBTs auf Basis des organischen Halbleiters Pentacen hergestellt und charakterisiert. Das Ziel ist hierbei die Leistungsfähigkeit an die n-typ OPBTs anzugleichen. In dieser Arbeit wird gezeigt, wie durch eine zusätzliche Schicht die Morphologie und die Transmission verbessert werden kann, wie Leckströme reduziert werden können und welche Parameter bei der Optimierung besondere Beachtung finden sollten. Mit all den Optimierungen zusammen können Pentacen OPBTs hergestellt werden, die Stromdichten über 1000 mA/cm^2 und eine Stromverstärkung über 100 aufweisen. Damit kann der OPBT für eine Vielzahl von Anwendungen eingesetzt werden, unter anderem auch in Logik-Schaltungen zusammen mit n-typ OPBTs. Die besprochenen Optimierungen können weiterentwickelt werden und somit als Startpunkt für anschließende Verbesserungen dienen. In Verbindung mit erlangten Verständnis aus den Simulationsergebnissen können somit aussichtsreiche Veränderungen an der Struktur des OPBTs zielgerichtet eingeführt werden.

Organic transistors are a core component for basically all relevant types of fully organic circuits and consumer electronics. The Organic Permeable Base Transistor (OPBT) is a transistor with a sandwich geometry like in Organic Light Emitting Diodes (OLEDs) and has a vertical current transport. Therefore, it combines simple fabrication with high performance due its short transit paths and has a fairly good chance of being used in new organic electronics applications that have to fall back to silicon transistors up to now. A detailed understanding of the operation mechanism that allows a targeted engineering without trial-and-error is required and there is a need for universal optimization techniques which require as little effort as possible. Several mechanisms that explain certain aspects of the operation are proposed in literature, but a comprehensive study that covers all transistor regimes in detail is not found. High performances have been reported for organic transistors which are, however, usually limited to certain materials. E. g., n-type C60 OPBTs are presented with excellent performance, but an adequate p-type OPBT is missing. In this thesis, the OPBT is investigated under two aspects: Firstly, drift-diffusion simulations of the OPBT are evaluated. By comparing the results from different geometry parameters, conclusions about the detailed operation mechanism can be drawn. It is discussed where charge carriers flow in the device and which parameters affect the performance. In particular, the charge carrier transmission through the permeable base layer relies on small openings. Contrary to an intuitive view, however, the size of these openings does not limit the device performance. Secondly, p-type OPBTs using pentacene as the organic semiconductor are fabricated and characterized with the aim to catch up with the performance of the n-type OPBTs. It is shown how an additional seed-layer can improve the performance by changing the morphology, how leakage currents can be defeated, and how parameters like the layer thickness should be chosen. With the combination of all presented optimization strategies, pentacene OPBTs are built that show a current density above 1000 mA/cm^2 and a current gain of 100. This makes the OPBT useful for a variety of applications, and also complementary logic circuits are possible now. The discussed optimization strategies can be extended and used as a starting point for further enhancements. Together with the deep understanding obtained from the simulations, purposeful modifications can be studied that have a great potential.:1 Introduction and Motivation 2 Theory 2.1 Organic Semiconductors 2.1.1 Organic Molecules and Solids 2.1.2 Charge Carrier Transport 2.1.3 Charge Carrier Injection 2.1.4 Doping 2.2 Organic Permeable Base Transistors 2.2.1 Structure 2.2.2 Basic Operation Principle 3 Overview of Different Transistor Architectures 3.1 Organic Field Effect Transistors 3.2 Organic Permeable Base Transistors 3.2.1 Development of the Permeable Base Transistor 3.2.2 Optimization Strategies 3.3 Comparison to Inorganic Transistors 3.4 Other Emerging Transistor Concepts 3.4.1 OSBT 3.4.2 Step-Edge OFET 3.4.3 VOFET 3.4.4 IGZO Devices 4 Experimental 4.1 Materials and their Properties 4.1.1 Pentacene 4.1.2 F6TCNNQ 4.1.3 Aluminum Oxide 4.2 Fabrication 4.2.1 Thermal Vapor Deposition 4.2.2 Chamber Details and Processing Procedure 4.2.3 Sample Structure 4.3 Characterization Methods and Tools 4.3.1 Electrical Characterization 4.3.2 Morphology 4.3.3 XPS 5 Simulations and Working Mechanism 5.1 Simulation Setup 5.1.1 Overview 5.1.2 OPBT Model 5.1.3 Drift-Diffusion Solver 5.1.4 Post-Processing of Simulation Data 5.2 Basic Concept 5.2.1 Base Sweep Regions 5.2.2 Correlation with charge carrier density and potential 5.3 Charge Carrier Accumulation 5.3.1 Accumulation at Emitter and Collector 5.3.2 Current Flow 5.3.3 Area contributing to the current flow 5.4 Current Limitation Mechanisms 5.4.1 Varying Size of the Opening 5.4.2 Channel Potential 5.4.3 Limitation of Base-Emitter Transport 5.4.4 Intrinsic Layer Variation 5.5 Opening Shapes 5.5.1 Cylindrical Opening and Symmetry 5.5.2 Truncated Cone Setup 5.6 Base Leakage Currents 5.6.1 Description of the Insulator 5.6.2 Top and Bottom Contribution 5.6.3 Validity of Calculation 5.7 Analytical Description of the OPBT base sweep 5.7.1 Description of operation regions 5.7.2 Transition Voltages and Full Characteristics 5.7.3 Comparison to Experiment 5.8 Output Characteristics 5.8.1 Saturation region 5.8.2 Linear region 5.8.3 Intrinsic Gain 5.9 Summary of Operation Mechanism 6 Nin-Devices and Structuring 6.1 Effect of Accumulation and Scalability 6.1.1 Active Area and Electrode Overlap 6.1.2 Indirect Structuring 8 Contents 6.1.3 Four-Wire Measurement 6.1.4 Pulsed Measurements 6.2 Mobility Measurement 6.2.1 Mobility Extraction from a Single IV Curve 6.2.2 Verification of the SCLC using Thickness Variations 6.3 Geometric Diode 7 Optimization of p-type Permeable Base Transistors 7.1 Introduction to p-type Devices 7.2 Characteristics of OPBTs 7.2.1 Diode characteristics 7.2.2 Base sweep 7.2.3 Output characteristics 7.3 Seed-Layer 7.3.1 Process of Opening Formation 7.3.2 Performance using different Seed-Layers 7.4 Built-in field 7.4.1 Effect on Performance 7.4.2 Explanation for the Transmission Improvement 7.5 Base Insulation 7.5.1 Importance of Base Insulation 7.5.2 Additional Insulating Layers and Positioning 7.5.3 Enhancement of Native Aluminum Oxide 7.6 Complete Optimization 7.6.1 Indirect Structuring in OPBTs 7.6.2 Combination of different Optimization Techniques 7.7 Potential of the Technology 7.7.1 Future Improvements 7.7.2 Achievable Performance 7.8 Demonstration of the Organic Permeable Base Transistor 7.8.1 Simple OLED driver 7.8.2 An Astable Oscillator using p-type OPBTs 7.8.3 An OLED Driver using n-type OPBTs controlled by Organic Solar Cells 8 Conclusion / Organische Transistoren stellen eine Kernkomponente für praktisch jede Art von organischen Schaltungen und Elektronikgeräten dar. Der “Organic Permeable Base Transistor” (OPBT, dt.: Organischer Transistor mit durchlässiger Basis) ist ein Transistor mit einem Schichtaufbau wie in organischen Leuchtdioden (OLEDs) und weist einen vertikalen Stromfluss auf. Somit wird eine einfache Herstellung mit gutem Verhalten und Leistungsfähigkeit kombiniert, welche aus den kurzen Weglängen der Ladungsträger resultiert. Damit ist der OPBT bestens für neuartige organische Elektronik geeignet, wofür andernfalls auf Siliziumtransistoren zurückgegriffen werden müsste. Notwendig sind ein tiefgehendes Verständnis der Funktionsweise, welches ein zielgerichtetes Entwickeln der Technologie ohne zahlreiche Fehlversuche ermöglicht, sowie universell einsetzbare und leicht anwendbare Optimierungsstrategien. In der Literatur werden einige Mechanismen vorgeschlagen, die Teile der Funktionsweise betrachten, aber eine umfassende Untersuchung, die alle Arbeitsbereiche des Transistors abdeckt, findet sich derzeit noch nicht. Ebenso gibt es einige Veröffentlichungen, die Transistoren mit hervorragender Leistungsfähigkeit zeigen, aber meist nur mit Materialien für einen Ladungsträgertyp erzielt werden. So gibt es z.B. n-typ OPBTs auf Basis von C60, für die bisher vergleichbare p-typ OPBTs fehlen. In dieser Arbeit werden daher die folgenden beiden Aspekte des OPBT untersucht: Einerseits werden Drift-Diffusions-Simulationen von OPBTs untersucht und ausgewertet. Kennlinien und Ergebnisse von Transistoren aus verschiedenen Parametervariationen können verglichen werden und erlauben damit Rückschlüsse auf verschiedenste Aspekte der Funktionsweise. Der Fluss der Ladungsträger sowie für die Leistungsfähigkeit wichtige Parameter werden besprochen. Insbesondere sind für die Transmission von Ladungsträgern durch die Basisschicht kleine Öffnungen in dieser nötig. Die Größe dieser Öffnungen stellt jedoch entgegen einer intuitiven Vorstellung keine Begrenzung für die erreichbaren Ströme dar. Andererseits werden p-typ OPBTs auf Basis des organischen Halbleiters Pentacen hergestellt und charakterisiert. Das Ziel ist hierbei die Leistungsfähigkeit an die n-typ OPBTs anzugleichen. In dieser Arbeit wird gezeigt, wie durch eine zusätzliche Schicht die Morphologie und die Transmission verbessert werden kann, wie Leckströme reduziert werden können und welche Parameter bei der Optimierung besondere Beachtung finden sollten. Mit all den Optimierungen zusammen können Pentacen OPBTs hergestellt werden, die Stromdichten über 1000 mA/cm^2 und eine Stromverstärkung über 100 aufweisen. Damit kann der OPBT für eine Vielzahl von Anwendungen eingesetzt werden, unter anderem auch in Logik-Schaltungen zusammen mit n-typ OPBTs. Die besprochenen Optimierungen können weiterentwickelt werden und somit als Startpunkt für anschließende Verbesserungen dienen. In Verbindung mit erlangten Verständnis aus den Simulationsergebnissen können somit aussichtsreiche Veränderungen an der Struktur des OPBTs zielgerichtet eingeführt werden.:1 Introduction and Motivation 2 Theory 2.1 Organic Semiconductors 2.1.1 Organic Molecules and Solids 2.1.2 Charge Carrier Transport 2.1.3 Charge Carrier Injection 2.1.4 Doping 2.2 Organic Permeable Base Transistors 2.2.1 Structure 2.2.2 Basic Operation Principle 3 Overview of Different Transistor Architectures 3.1 Organic Field Effect Transistors 3.2 Organic Permeable Base Transistors 3.2.1 Development of the Permeable Base Transistor 3.2.2 Optimization Strategies 3.3 Comparison to Inorganic Transistors 3.4 Other Emerging Transistor Concepts 3.4.1 OSBT 3.4.2 Step-Edge OFET 3.4.3 VOFET 3.4.4 IGZO Devices 4 Experimental 4.1 Materials and their Properties 4.1.1 Pentacene 4.1.2 F6TCNNQ 4.1.3 Aluminum Oxide 4.2 Fabrication 4.2.1 Thermal Vapor Deposition 4.2.2 Chamber Details and Processing Procedure 4.2.3 Sample Structure 4.3 Characterization Methods and Tools 4.3.1 Electrical Characterization 4.3.2 Morphology 4.3.3 XPS 5 Simulations and Working Mechanism 5.1 Simulation Setup 5.1.1 Overview 5.1.2 OPBT Model 5.1.3 Drift-Diffusion Solver 5.1.4 Post-Processing of Simulation Data 5.2 Basic Concept 5.2.1 Base Sweep Regions 5.2.2 Correlation with charge carrier density and potential 5.3 Charge Carrier Accumulation 5.3.1 Accumulation at Emitter and Collector 5.3.2 Current Flow 5.3.3 Area contributing to the current flow 5.4 Current Limitation Mechanisms 5.4.1 Varying Size of the Opening 5.4.2 Channel Potential 5.4.3 Limitation of Base-Emitter Transport 5.4.4 Intrinsic Layer Variation 5.5 Opening Shapes 5.5.1 Cylindrical Opening and Symmetry 5.5.2 Truncated Cone Setup 5.6 Base Leakage Currents 5.6.1 Description of the Insulator 5.6.2 Top and Bottom Contribution 5.6.3 Validity of Calculation 5.7 Analytical Description of the OPBT base sweep 5.7.1 Description of operation regions 5.7.2 Transition Voltages and Full Characteristics 5.7.3 Comparison to Experiment 5.8 Output Characteristics 5.8.1 Saturation region 5.8.2 Linear region 5.8.3 Intrinsic Gain 5.9 Summary of Operation Mechanism 6 Nin-Devices and Structuring 6.1 Effect of Accumulation and Scalability 6.1.1 Active Area and Electrode Overlap 6.1.2 Indirect Structuring 8 Contents 6.1.3 Four-Wire Measurement 6.1.4 Pulsed Measurements 6.2 Mobility Measurement 6.2.1 Mobility Extraction from a Single IV Curve 6.2.2 Verification of the SCLC using Thickness Variations 6.3 Geometric Diode 7 Optimization of p-type Permeable Base Transistors 7.1 Introduction to p-type Devices 7.2 Characteristics of OPBTs 7.2.1 Diode characteristics 7.2.2 Base sweep 7.2.3 Output characteristics 7.3 Seed-Layer 7.3.1 Process of Opening Formation 7.3.2 Performance using different Seed-Layers 7.4 Built-in field 7.4.1 Effect on Performance 7.4.2 Explanation for the Transmission Improvement 7.5 Base Insulation 7.5.1 Importance of Base Insulation 7.5.2 Additional Insulating Layers and Positioning 7.5.3 Enhancement of Native Aluminum Oxide 7.6 Complete Optimization 7.6.1 Indirect Structuring in OPBTs 7.6.2 Combination of different Optimization Techniques 7.7 Potential of the Technology 7.7.1 Future Improvements 7.7.2 Achievable Performance 7.8 Demonstration of the Organic Permeable Base Transistor 7.8.1 Simple OLED driver 7.8.2 An Astable Oscillator using p-type OPBTs 7.8.3 An OLED Driver using n-type OPBTs controlled by Organic Solar Cells 8 Conclusion

A high performance vertical organic transistor based on the organic semiconductor C60 is developed in this work. The sandwich geometry of this transistor, well known from organic light-emitting diodes or organic solar cells, allows for a short transfer length of charge carriers in vertical direction. In comparison to conventional organic field-effect transistors with lateral current flow, much smaller channel lengths are reached, even if low resolution and low-cost shadow masks are used. As a result, the transistor operates at low voltages (1 V), drives current densities in the range of 10 A/cm², and enables a switching speed in the MHz range. The operation mechanism is studied in detail. It is demonstrated that the transistor can be described by a nano-porous permeable base electrode insulated by a thin native aluminum oxide film on its surface. Thus, the transistor has to be understood as two metal-oxide-semiconductor diodes, sharing a common electrode, the base. Upon applying a bias to the base, charges accumulate in front of the oxide, similar to the channel formation in a field-effect transistor. Due to the increased conductivity in this region, charges are efficiently transported toward and through the pinholes of the base electrode, realizing a high charge carrier transmission. Thus, even a low concentration of openings in the base electrode is sufficient to ensure large transmission currents. The device concept turns out to be ideal for applications where high transconductance and high operation frequency are needed, e.g. in analog amplifier circuits. The full potential of the transistor is obtained if the active area is structured by an insulating layer in order to perfectly align the three electrodes. Besides that, molecular doping near the charge injecting contact is essential to minimize the contact resistance. Due to the high power density in the vertical C60 transistor, Joule self-heating occurs, which is discussed in this work in the context of organic semiconductors. The large activation energies of the electrical conductivity observed cause the presence of S-shaped current-voltage characteristics and result in thermal switching as well as negative differential resistances, as demonstrated for several two-terminal devices. A detailed understanding of these processes is important to determine restrictions and proceed with further optimizations. / In dieser Arbeit wird ein vertikaler organischer Transistor mit hoher Leistungsfähigkeit vorgestellt, der auf dem organischen Halbleiter C60 basiert. Die von organischen Leuchtdioden und organischen Solarzellen bekannte \'Sandwich’-Geometrie wird verwendet, so dass es möglich ist, für die vertikale Stromrichtung kurze Transferlängen der Ladungsträger zu erreichen. Im Vergleich zum konventionellen organischen Feldeffekttransistor mit lateralem Stromfluss werden dadurch viel kleinere Kanallängen erreicht, selbst wenn preisgünstige Schattenmasken mit geringer Auflösung für die thermische Verdampfung im Vakuum genutzt werden. Daher kann der Transistor bei einer Betriebsspannung von 1 V Stromdichten im Bereich von 10 A/cm² und Schaltgeschwindigkeiten im MHz-Bereich erreichen. Obwohl diese Technologie vielversprechend ist, fehlt bislang ein umfassendes Verständnis des Funktionsmechanismus. Hier wird gezeigt, dass der Transistor eine nanoporöse Basiselektrode hat, die durch ein natives Oxid auf ihrer Oberfläche elektrisch isoliert ist. Daher kann das Bauelement als zwei Metall-Oxid-Halbleiter-Dioden verstanden werden, die sich eine gemeinsame Elektrode, die Basis, teilen. Unter Spannung akkumulieren Ladungsträger vor dem Oxid, ähnlich zur Ausbildung eines Ladungsträgerkanals im Feldeffekttransistor. Aufgrund der erhöhten Leitfähigkeit in dieser Region werden Ladungsträger effizient zu und durch die Öffnungen der Basis transportiert, was zu hohen Ladungsträgertransmissionen führt. Selbst bei einer geringen Konzentration von Löchern in der Basiselektrode werden so hohe Transmissionsströme erzielt. Das Bauelementkonzept ist ideal für Anwendungen, in denen eine hohe Transkonduktanz und eine hohe Schaltgeschwindigkeit erreicht werden soll, z.B. in analogen Schaltkreisen, die kleine Signale verarbeiten. Das volle Potential des Transistors offenbart sich jedoch, wenn die aktive Fläche durch eine Isolatorschicht strukturiert wird, um den Überlapp der drei Elektroden zu optimieren, so dass Leckströme minimiert werden. Daneben ist die Dotierung der Molekülschichten am Emitter essentiell, um Kontaktwiderstände zu vermeiden. Aufgrund der hohen Leistungsdichten in den vertikalen C60-Transistoren kommt es zur Selbsterwärmung, die in dieser Arbeit im Kontext organischen Halbleiter diskutiert wird. Die große Aktivierungsenergie der Leitfähigkeit führt zu S-förmigen Strom-Spannungs-Kennlinien und hat thermisches Umschalten sowie negative differentielle Widerstände zur Folge, was für verschiedene Bauelemente demonstriert wird. Ein detailliertes Verständnis dieser Prozesse ist wichtig, um Beschränkungen für Anwendungen zu erkennen und um entsprechende Verbesserungen einzuführen.

Die vorliegende Arbeit behandelt die Herstellung geordneter C60-Schichten, ihre elektrochemische Nanostrukturierung in wässrigen Lösungen und ionischen Flüssigkeiten und den Einsatz geordneter und nanostrukturierter Fullerenschichten in organischen Dünnschichttransistoren. Geordnete C60-Schichten wurden durch thermische Verdampfung im Hochvakuum hergestellt. Als Substratmaterial wurden HOPG (Graphit), Glimmer und einkristallines Silizium verwendet. Die größten einkristallinen Bereiche werden auf HOPG-Substraten erhalten. Die laterale Ausdehnung der C60-Kristallite parallel zu den Graphitstufen kann bis zu 50 µm erreichen, orthogonal zu den Stufen ist das Wachstum durch die Graphitstufen begrenzt. Die elektrochemische Reduktion von C60 -Schichten in wässriger Lösung ist elektrochemisch irreversibel. Die geflossene Ladung beträgt ein Vielfaches der theoretisch möglichen Menge. Durch die Reduktion tritt eine Nanostrukturierung der Schichtoberfläche ein, die Größe der gebildeten Cluster beträgt 20 nm bis 50 nm. Fullerenpolymere und hydriertes C60 sind die chemischen Hauptprodukte der elektrochemischen Nanostrukturierung in wässriger Lösung. Die Reduktion von Fullerenschichten in ionischen Flüssigkeiten ist aufgrund der geschlossenen Schichtoberfläche und des starken Potentialabfalls in der Fullerenschicht zunächst kinetisch gehemmt und setzt erst bei negativeren Potentialen im Bereich der Reduktion zum C60-Dianion ein. Die Reduktion der Fullerenschichten ist elektrochemisch irreversibel, zum Teil aber chemisch reversibel. Es konnte erstmals der Einsatz nanostrukturierter C60 -Schichten als aktives Halbleitermaterial in Feldeffekt-Transistoren gezeigt werden. Für die Verwendung nanostrukturierter Fullerenschichten in Feldeffekt-Transistoren wurde 11-(3-Thienyl-)undecyl-trichlorosilan als Haftvermittler eingesetzt. Die gezeigten Ergebnisse von C60 -Transistoren mit hoher Ladungsträgerbeweglichkeit und der erfolgreichen Verwendung nanostrukturierter Fullerenschichten in Transistorstrukturen zeigen die Möglichkeiten des C60 als aktives Halbleitermaterial auf.

For the past 40 years, relentless focus on Moore’s Law transistor scaling has provided ever-increasing transistor performance and density. In order to continue the technology scaling beyond 22nm node, it is clear that conventional bulk-MOSFET needs to be replaced by new device architectures, most promising being the Multiple-Gate MOSFETs (MuGFET). Intel in mid 2011 announced the use of bulk Tri-Gate FinFETs in 22nm high volume logic process for its next-gen IvyBridge Microprocessor. It is expected that soon other semiconductor companies will also adopt the MuGFET devices. As like bulk-MOSFET, an accurate and physical compact model is important for MuGFET based circuit design. Compact modeling effort for MuGFET started in late nineties with planar double gate MOSFET(DGFET),as it is the simplest structure that one can conceive for MuGFET devices. The models so far proposed for DG MOSFETs are applicable for common gate symmetric DG (SDG) MOSFETs where both the gates have equal oxide thicknesses. However, for practical devices at nanoscale regime, there will always be some amount of asymmetry between the gate oxide thicknesses due to process variations and uncertainties, which can affect device performance significantly. At the same time, Independently controlled DG(IDG) MOSFETs have gained tremendous attention owing to its ability to modulate threshold voltage and transconductance dynamically. Due to the asymmetric nature of the electrostatic, developing efficient compact models for asymmetric/independent DG MOSFET is a daunting task. In this thesis effort has been put to provide some solutions to this challenge. We propose simple surface-potential based compact terminal charge models, applicable for Asymmetric Double gate MOSFETs (ADG) in two configurations1) Common-gate 2) Independent-gate. The charge model proposed for the common-gate ADG (CDG) MOSFET is seamless between the symmetric and asymmetric devices and utilizes the unique so-far-unexplored quasi-linear relationship between the surface potentials along the channel. In this model, the terminal charges could be computed by basic arithmetic operations from the surface potentials and applied biases, and can be easily implemented in any circuit simulator and extendable to short-channel devices. The charge model proposed for independent ADG(IDG)MOSFET is based on a novel piecewise linearization technique of surface potential along the channel. We show that the conventional “charge linearization techniques that have been used over the years in advanced compact models for bulk and double-gate(DG) MOSFETs are accurate only when the channel is fully hyperbolic in nature or the effective gate voltages are same. For other bias conditions, it leads to significant error in terminal charge computation. We demonstrate that the amount of nonlinearity that prevails between the surface potentials along the channel for a particular bias condition actually dictates if the conventional charge linearization technique could be applied or not. We propose a piecewise linearization technique that segments the channel into multiple sections where in each section, the assumption of quasi-linear relationship between the surface potentials remains valid. The cumulative sum of the terminal charges obtained for each of these channel sections yield terminal charges of the IDG device. We next present our work on modeling the non-ideal scenarios like presence of body doping in CDG devices and the non-planar devices like Tri-gate FinFETs. For a fully depleted channel, a simple technique to include body doping term in our charge model for CDG devices, using a perturbation on the effective gate voltage and correction to the coupling factor, is proposed. We present our study on the possibility of mapping a non-planar Tri-gate FinFET onto a planar DG model. In this framework, we demonstrate that, except for the case of large or tall devices, the generic mapping parameters become bias-dependent and an accurate bias-independent model valid for geometries is not possible. An efficient and robust “Root Bracketing Method” based algorithm for computation of surface potential in IDG MOSFET, where the conventional Newton-Raphson based techniques are inefficient due to the presence of singularity and discontinuity in input voltage equations, is presented. In case of small asymmetry for a CDG devices, a simple physics based perturbation technique to compute the surface potential with computational complexity of the same order of an SDG device is presented next. All the models proposed show excellent agreement with numerical and Technology Computer-Aided Design(TCAD) simulations for all wide range of bias conditions and geometries. The models are implemented in a professional circuit simulator through Verilog-A, and simulation examples for different circuits verify good model convergence.

Transistor Quantique InAs à Electrons Chauds: Fabrication submicronique et étude à haute fréquenceL'objectif de cette thèse est le développement de la technologie d'un transistor à électrons chauds constitué d'une hétérostructure quantique InAs/AlSb et exploitant un transport électronique résonant ultrarapide, le QHET (Quantum Hot Electron Transistor). Ce travail a permis l'étude approfondie de ses propriétés et performances à haute fréquence. L'étude aborde tous les aspects, de la conception, la croissance épitaxiale, la technologie de fabrication à la caractérisation statique et dynamique. Ce travail de thèse s'est effectué principalement à l'Institut d'Electronique du Sud (IES), sous la direction de Roland Teissier, et pour partie à l'Institut d'Electronique de Microélectronique et Nanotechnologie (IEMN) sous la direction de Mohamed Zaknoune. Nous avons, dans premier temps, mis en œuvre à l'IES une technologie double mésa afin de fabriquer les transistors avec l'émetteur de 10x10µm². La technologie en grande dimension est aisément réalisable et surtout reproductible. Elle nous a permis de travailler sur un grand nombre de structures transistor fabriquées par epitaxie par jets moléculaires (EJM) sur substrats InAs, afin d'en étudier le transport électronique et d'optimiser leur dessin. Le premier résultat marquant a été d'augmenter le gain statique jusqu'à une valeur de 15 grâce à une modification de la structure de l'émetteur qui une injection plus efficace puis l'utilisation d'une base fine de 85Å, qui améliore le temps de transit. Dans un deuxième temps, nous avons travaillé au sein de l'IES sur l'évolution de la technologie vers des dimensions intermédiaires dont la dimension la plus petite est de 1 µm de largeur. Cette technologie nous a donné une amélioration de performance des QHET grâce à la réduction des résistances et des capacités parasites des composants. Nous avons aussi travaillé à l'IEMN pour développer une technologie submicronique qui permet d'atteindre une largeur d'émetteur de 0.3 µm grâce à l'utilisation de la lithographie électronique. Cette technologie de fabrication plus performante nous a permis de mieux comprendre le fonctionnement du QHET. Et d'atteindre une régime de fonctionnement à forte densité de courant jusqu'à près de 1MA/ cm². Enfin, nous avons développé la structure et la technologie qui vont nous permettre d'évaluer la réponse à haute fréquence des QHET. Un point important a été de à disposer de la structure active du transistor sur un substrat isolant qui permette de réduire les éléments parasites durant la mesure en fréquence. Nous avons développé deux solutions : le transfert de substrat et la croissance métamorphique directement sur un substrat GaAs isolant.Les composants fabriqués par transfert de susbtrat présentent des valeurs de fréquence de transition FT de 77GHz et de fréquence d'oscillation FMAX de 88GHz. Les échantillons métamorphiques ont démontré de meilleures performances avec un FT de 170GHz et un FMAX supérieur à 200GHz. Ces résultats constituent les meilleurs dynamiques de transistors à électrons chauds à température ambiante. Ces études ont également fait progresser la compréhension du transport à haute fréquence dans ces composants. Ils permettent de comprendre les limitations actuelles et de proposer des pistes d'amélioration. / This work aims to develop a new high speed transistor in a vertical transport configuration that exploits the favourable transport properties of III-V semiconductor heterostructures based on InAs. This transistor is similar to a heterojunction bipolar transistor (HBT), but has theoretical assets to overcome the fundamental high speed limits of electron transport in HBT. Our approach uses the concept of hot electron transistor in an original InAs/AlSb quantum heterostructure, that we called a quantum hot electron transistor (QHET) or quantum cascade transistor (QCT). This research was almost done in Southern Electronics Institute (IES) under supervision of Dr. Roland Teissier and other work was realized in Micro-Nanotechnology Electronics Institute (IEMN) under supervision of Dr. Mohamed Zaknoune. The QHET is a unipolar vertical transport device made of a InAs/AlSb quantum heterostructure. Its first advantage over npn HBTs is the low base sheet resistance of 250 Ω/□ , accessible with moderate n-type doping levels (typically 1018 cm-3), which is a key parameter for high speed operation. Secondly, electron transport in the short (typically 100nm) bulk InAs collector is mostly ballistic with calculated transit times much shorter than in InP-based devices. We already developed the design and technology of QHET and demonstrated its resonant transports at cryogenic temperature and its improved static operation in smaller device. From these results, we come to develop our QHET structures to achieve high current gain. Using quantum design of thin base, the current gain is about 15. We fabricated QHET with emitter width scaled down to 0.3µm, using a state of the art electron beam lithography process. The junctions are defined using selective chemical etching. The base contact is self-aligned on the emitter contact. We achieved base resistance lower than 50Ω, comparable to state of the art HBTs. The small dimension allowed reaching the high current density regime of up to 1 MA/cm² required for high frequency operation. The static current gain is about 10, but could be increased up to 14 using a new quantum design. The collector breakdown voltage is greater than 1.2 V.Towards high frequency measurement, the substrate must be non-conducting material but InAs substrate is not available. Two technologies were proposed: transferred substrate and metamorphic substrate. For transferred substrate technology, we obtained a response of cutoff frequency of 77 GHz for FT and 88 for FMAX. For metamorphic substrate technology, we performed the growth of the transistor structures on a semi-insulating GaAs substrate. We used a thin GaSb buffer layer for metamorphic growth of the active part of the transistor, with an adequate growth procedure that allows forming mainly 90° misfit dislocations at the interface between the GaAs and GaSb. This technique permits more convenient and reliable processing of the devices, as compared to use of the more standard AlSb thick buffer layer. The frequency response was determined from S-parameters measured with a network analyser up to a frequency of 70 GHz. The measured gains, after de-embedding of the connection parasitic for a device with 0.5x4µm² emitter for JC=350kA/cm² (Ic= 6.0mA, Ib= 0.7mA, Vce=1.3V). The frequency dependence is not conventional on this device, with a resonance in the current gain close to 10 GHz and a slope different from -20 dB/decade for Mason's unilateral gains. Nevertheless, we could extract the cut-off frequencies FT=172 GHz from H21 and FMAX =230 GHz using -20dB/decade extrapolation of maximum stable gain (MSG). The present results confirmed the validity of this novel device concept. In addition, this is the first demonstration of the ability of a hot electron transistor to operate at high frequency at room temperature.