No description available.

Continued scaling of CMOS devices with Si and SixGe1-x down to 22 nm design node or beyond will require the formation of ever shallower and more abrupt junctions with higher doping levels in order to manage the short channel effects. With the increasing importance of surface proximity and stress effects, the lateral diffusion in gate-extension overlap region strongly influences both threshold voltage roll-off degradation and DIBL increase by requiring an optimized abruptness and diffusion for better device performance. Therefore, the detailed understanding of defect-dopant interactions in the disordered and/or strained systems is essential to develop a predictive kinetic model for the evolution of dopant concentration and electrical activation profiles. Our density functional theory calculations provide the guidance for experimental designs to realize ultra-shallow junction formation required for future generations of nano-scale CMOS devices. Few systematic studies in epitaxially-grown SixGe1-x channel CMOS have been reported. The physical mechanisms of boron diffusion in strained SixGe1-x/Si heterojunction layers with different SixGe1-x layer thicknesses and Ge content (>50%) are addressed, especially with high temperature annealing. In addition, the effects of the fluorine incorporated during BF2 implant on boron diffusion are investigated to provide more insight into short channel device design. In this study, we investigate how short channel margins are affected by Ge mole fraction and SixGe1-x layer thickness in a compressively strained SixGe1-x/Si heterojunction PMOS with high temperature annealing. Series resistance characterization in S/D extension region and gate oxide interface trap characterization for Si, SixGe1-x, and Ge nMOSFETs are done. TCAD device simulation is also performed to evaluate which distributions of interface traps will significantly affect the electrical characteristics such as flatband voltage (VFB) shift and threshold voltage (Vth) shift based on capacitance-voltage (CV) and current-voltage (IV) curves. n+/p and p+/n diode structures are studied in order to decouple the electrical characteristics from the gated-diode (GD) MOSFETs. With the extraction of S/D series resistance from various channel lengths, possible reasons for performance degradation in SixGe1-x and Ge nMOSFETs, based on simulations, are proposed. / text

Le cadre de cette étude se focalise sur le développement de protections contre les décharges électrostatiques (ESD) externes aux composants électroniques à protéger. Pour des raisons applicatives, ou l'encombrement devient une préoccupation majeure, ces protections ESD doivent répondre à des contraintes de taille toujours plus difficiles à satisfaire tout en gardant les mêmes performances en robustesse. Ce travail présente un nouveau concept de structure de protection ESD bidirectionnel basé sur une technologie industrielle originellement dédié à la réalisation de capacités à haute densité d'intégration. Le procédé technologique possède une étape de fabrication de tranchées profonde qui est mise à profit dans cette étude pour la réalisation de diodes tridimensionnelles. L'optimisation de la configuration de ces structure a été menée par une étude théorique à l'aide des outils de simulation TCAD afin de mieux appréhender le fonctionnement physique et d'apporter des règles de conception. De nombreux résultats expérimentaux sont présentés et des comparaisons seront également menées afin de quantifier l'apport de cette nouvelle technologie. La meilleure configuration permet de garantir une réduction de 25% de la taille des structures tout en garantissant un niveau de robustesse élevé. / As part of this study focuses on the development of external protection against electrostatic discharge (ESD) to the electronic components to protect. For many applicative reasons where taken area becomes a major concern, the ESD protection must meet size constraints increasingly difficult to satisfy while keeping the same performance in robustness. This work presents a new concept of bi-directional ESD protection structure based on industrial technology originally dedicated to achieving high-density integration capabilities. The technological process has a deep trench production step which is used in this study for the realization of three-dimensional diodes. Optimizing configuration of the structure was conducted by a theoretical study using TCAD simulation tools to better understand the physical functioning and provide design rules. Many experimental results are presented and comparisons will also be conducted to quantify the contribution of this new technology. The best configuration ensures a 25% reduction in the size of structures while ensuring a high level of robustness.

Ce travail de thèse consiste en l'étude des mécanismes de formation de CoSi2 par diffraction X in-situ et son intégration dans un simulateur commercial TCAD (Technology Computer Aided Design). Nous avons observé que la formation du CoSi2 est contrôlée par la germination dans les premiers instants de la réaction où les germes croissent latéralement jusqu'à leur coalescence. Cette dernière marque la modification du mécanisme de croissance qui est alors contrôlée par la diffusion. En fin de réaction, la source de CoSi s'épuise en formant des îlots en surface du CoSi2 et ralentit sa vitesse de formation. Nos études ont permis d'établir des cinétiques de croissance pour ces différents régimes. Nous avons également montré que pour l'épaisseur la plus fine de notre étude, la croissance de CoSi2 n'est contrôlée que par celle des germes. La cinétique de formation de CoSi2 a été étudiée en fonction du dopage du substrat.L'évolution des contraintes des films de CoSi2 est également analysée. Ce dernier croit en compression.Nous avons développé un modèle TCAD en deux dimensions permettant de réaliser la croissance séquentielle des siliciures de cobalt et de reproduire avec un bon accord les cinétiques de croissances de CoSi2.Les redistributions de l'arsenic, du phosphore et du bore aux interfaces CoSi/Si et CoSi2/Si sont également analysées en prévision de la simulation électrique de composants siliciurés.Dans ce travail nous apportons une meilleure compréhension des mécanismes de croissance du CoSi2. Nous proposons un outil de simulation prédictif pour la formation des siliciures de cobalt qui apporte donc une aide à l'optimisation du procédé SALICIDE (Self Aligned siLICIDE). / The aim of this thesis is to study the growth of CoSi2 thin films using in-situ x-ray diffraction and to model it in a commercial TCAD (Technology Computer Aided Design) simulator.. We observed that the first instant of the reaction is limited by nucleation where the CoSi2 nuclei laterally grow until their coalescence. Then, the homogeneous CoSi2 layer grows by a diffusion limited mechanism. At the end of the reaction, the CoSi source run out and decrease the CoSi2 formation rate. Kinetics of these growth behaviors has been quantified. We also observed that the thinnest CoSi2 layer of our study only the CoSi2 nuclei growth take place.Influence of dopants on the CoSi2 kinetics of formation has also been studied. Arsenic decreases the CoSi2 rate of formation. However Boron does not impact the growth of CoSi2.During CoSi2 growth, stress is monitored using x-ray diffraction showing that cobalt disilicide forms in compression.From these experimental results, we developed a TCAD model in one dimension in order to simulate the sequential growth of cobalt silicides. Kinetics of formation of CoSi2 is also in good agreement with our results.The application in two dimensions of this model reproduces the morphology of 2D silicided structures as the lack of silicide under the spacers.Redistributions of Arsenic, Boron and Phosphorus are also studied in expectation of the electrical simulation of silicided components.In this word we provide a better comprehension of the growth of cobalt disilicide used in the silicidation process. We also provide a simulation tool for the silicide formation in order to help the optimization of the SALICIDE (Self Aligned siLICIDE) process.

L'influence des radiations naturelles sur les composants électroniques est un sujet qui est bien connu des acteurs du spatial et de l'aéronautique. Il n'en va pas de même pour les industries des transports (automobile, ferroviaire) alors que la vulnérabilité des composants « au sol » est bien réelle.Avec le développement massif des véhicules hybrides/électriques, les composants de puissance à semi-conducteur tels les IGBT (Transistor Bipolaire à Grille Isolée) vont être utilisés en très grand nombre dans les convertisseurs d'énergie utilisés comme maillons de fonctions critiques. La fiabilité de ces composants, basés sur des technologies récentes, contrairement à ce qui est utilisé pour les applications spatiales, doit être assurée.Le travail de thèse s'inscrit dans ce cadre et vise à identifier les phénomènes de défaillances des IGBT, composants incontournables dans les systèmes de conversion de l'énergie avec l'outil de simulation TCAD. Leur fiabilité sera estimée pour l'environnement radiatif naturel au niveau du sol afin de déterminer les probabilités de défaillances au niveau du composant et, plus tard, au niveau du système. Après avoir appréhendé les mécanismes de destruction de ces technologies pour lesquelles peu de travaux ont été effectués, il s'agira de quantifier le risque auquel sont exposés les systèmes électroniques face à l'environnement radiatif au sol. Les travaux présentés dans ce manuscrit, constituent une première étape visant à comprendre les différents mécanismes de défaillance des composants de puissance vis-à-vis des effets singuliers. L'objectif recherché à plus lointaine échéance est de déterminer dans quelle mesure ces mécanismes physiques complexes peuvent être simplifiés afin d'ouvrir la voie au développement de modèles de prédiction compactes. Un tel développement pourrait permettre de faire parvenir les outils de prédiction dédiés aux composants de puissance à la même maturité que ceux développés pour l'électronique numérique. / The influence of natural radiation on electronic devices is a topic that is well-known in the space and aeronautics areas. This is not true for the transportation industries (automotive, rail) while the vulnerability of components in "ground" is real.With the massive development of hybrid/electric vehicles, power components such as semiconductor IGBT (Insulated Gate Bipolar Transistor) and power MOS (Metal Oxide Semiconductor) will be used in large numbers in the power converters used in critical functions. The reliability of these components, based on recent technology, contrary to what is used for space applications must be assured.This work is aimed to assess the sensitivity of the investigated power devices considered as the core of the systems on energy conversion and identify physical phenomena inducing failure triggering and understand the different failure mechanisms of power components toward single event effects using TCAD simulation tool. The long term objective is to simplify these complex physical processes in order to develop prediction compact models. Such a development could be useful to achieve prediction tools dedicated to power components at the same maturity levels as those developed for digital electronics.

Les résultats de différentes expériences du CNES (Centre National d’Études Spatiales) embarquées sur satellites montrent que des composants SRAM et SDRAM subissent des erreurs atypiques, qui se caractérisent par une fraction d’emplacements mémoire présentant des erreurs récurrentes. Ces erreurs non-catégorisées représentent la quasi-totalité des erreurs détectées sur ces mémoires. Une revue interne du CNES a déterminé que ces erreurs étaient dues aux radiations présentes dans l’environnement spatial (protons, électrons, ions lourds). Cette thèse s’attache à reproduire ces erreurs atypiques au sol en utilisant des moyens d’irradiation et des accélérateurs de particules, à les caractériser ainsi qu’à expliquer le mécanisme physique menant à l’apparition de ces cellules endommagées. Le mécanisme physique que nous proposons est cohérent avec les données obtenues sous faisceau de particules et soutenu par nos simulations de type TCAD. / CNES’s onboard experiment results on several satellites have demonstrated that on SRAM and SDRAM memories, a fraction of words suffers from unknown errors that increase the afflicted words’ rate of error by orders of magnitude compared to other words. CNES’s experts found that these errors were due to the space radiation environment (proton, electrons, heavy ions).The main goals of this Ph.D. thesis are to successfully recreate such errors at ground level using irradiation facilities and particle accelerators, to investigate their behavior and finally, to submit a physical mechanism for memory cell degradation under irradiation, both coherent with experimental data and data obtained from TCAD simulations.

Dans ce travail faisant partie du projet FUI COMET (AAP9), nous avons dans un premier temps réalisé volontairement des contaminations métalliques pour différents contaminants (Ni, Mo, Cr, Fe, Au) à des doses maîtrisées soit en surface par spin coating, soit dans le volume par implantation ionique de wafers de silicium. Puis divers composants (diodes, transistor MOS ...) ont été fabriqués sur ces plaquettes contaminées.Ensuit, pour bien étudier l’impact de la contamination métallique sur des performances des composants, des caractérisations électriques ont été menées sur ces échantillons : caractéristiques Courant-Tension I(V), Capacité-Tension C(V) et ZERBST. La contamination surfacique par le nickel a présenté un impact important sur la dégradation de la durée de vie de génération des porteurs minoritaires. L’étude des caractéristiques I(V) sur des échantillons implantés par le molybdène a révélé une augmentation nette du courant inverse d’une diode Schottky avec un effet de dose cohérent. Les nombreuses mesures électriques sur les dispositifs fabriqués dans l’industrie (procédé MOS) sur des wafers contaminés volontairement par dépôt en solution sur la surface de silicium de Ni, Mo et Cr juste avant le début du procédé de grille ont montré l’absence d’influence significative de dégradation des performances des composants.Enfin, le logiciel SYNOPSYS SENTAURUS TCAD a été utilisé pour développer des modèles spécifiques permettant de reproduire l’impact des contaminants métalliques sur les caractéristiques ou la fiabilité des composants. / In this work which is part of the FUI project COMET (AAP9), intentional metallic contaminations have been realized for different contaminants (Ni, Mo, Cr, Fe, Au) either on the surface of silicon wafers by a spin-coating technique or in the bulk of silicon wafers by ion implantation. Then various devices (diodes, MOS transistor ...) were fabricated on these wafers contaminated.Secondly, in order to study the impact of metallic contamination on the performance of devices, some electrical characterizations have been carried out on these samples: Current-voltage characteristics I(V), Capacitance-Voltage C(V) and ZERBST. Surface contamination by nickel resulted in a significant impact on the degradation of the generation lifetime of minority carriers. The study of the characteristics I(V) on implanted samples by molybdenum showed that the reverse current of a Schottky diode increased with the concentration of contamination. The numerous electrical measurements on devices manufactured in the industry (MOS process) on wafers which have been contaminated intentionally by deposition solution on the silicon surface of Ni, Mo and Cr before the MOS process showed the absence of significant influence of degradation on the performances of devices.Finally, the software SYNOPSYS Sentaurus TCAD was used to develop the models to reproduce the impact of metallic contaminants on the electrical characteristics or reliability of the devices.

abstract: Flash memories are critical for embedded devices to operate properly but are susceptible to radiation effects, which make flash memory a key factor to improve the reliability of circuitry. This thesis describes the simulation techniques used to analyze and predict total ionizing dose (TID) effects on 90-nm technology Silicon Storage Technology (SST) SuperFlash Generation 3 devices. Silvaco Atlas is used for both device level design and simulation purposes. The simulations consist of no radiation and radiation modeling. The no radiation modeling details the cell structure development and characterizes basic operations (read, erase and program) of a flash memory cell. The program time is observed to be approximately 10 μs while the erase time is approximately 0.1 ms. The radiation modeling uses the fixed oxide charge method to analyze the TID effects on the same flash memory cell. After irradiation, a threshold voltage shift of the flash memory cell is observed. The threshold voltages of a programmed cell and an erased cell are reduced at an average rate of 0.025 V/krad. The use of simulation techniques allows designers to better understand the TID response of a SST flash memory cell and to predict cell level TID effects without performing the costly in-situ irradiation experiments. The simulation and experimental results agree qualitatively. In particular, simulation results reveal that ‘0’ to ‘1’ errors but not ‘1’ to ‘0’ retention errors occur; likewise, ‘0’ to ‘1’ errors dominate experimental testing, which also includes circuitry effects that can cause ‘1’ to ‘0’ failures. Both simulation and experimental results reveal flash memory cell TID resilience to about 200 krad. / Dissertation/Thesis / Masters Thesis Electrical Engineering 2016

High electron mobility transistors (HEMTs) have long been studied for high frequency and high-power application. Among widely known high electron mobility transistors, AlGaN/GaN HEMTs are having the upper hand due to high electron mobility of the GaN channel. Over the times, issues like current collapse, gate leakage, self-heating and gate lag have questioned the performance and reliability of these devices. In the recent years, engineers have come up with newer architectures to address some of these issues. Inserting a high-k dielectric oxide layer in the gate stack proved to be an effective solution to mitigate gate leakage, reduce interfacial traps and improve optimal working conditions. This work aims to study the reliability aspect of these so-called metal-oxide-semiconductor high electron mobility transistors (MOS-HEMT) specifically, HfO2 and HfZrO2 MOS-HEMTs. It was found through numerical simulations that though HfO2 and HfZrO2 dielectrics were able to mitigate gate leakage current, they tend to accumulate more heat in the channel region with respect to the conventional silicon nitride (SiN) passivated counterparts. Moreover, few asymmetric structures were proposed where silicon nitride was placed in the dielectric layer along with HfO2/HfZrO2. In this study it was found that these asymmetric structures showed superior thermal performance while showing near-zero gate leakage current.

TCAD numerical simulations have been carried out to study the current-voltage, electrical breakdown, and self-heating characteristics of β-Ga2O3 based metal-oxide field effect transistors (MOSFETs). β-Ga2O3 semiconductor has an ultra-wide bandgap of ~ 4.8 eV, a theoretical critical breakdown field strength, Ec ~ 8 MV/cm, making it an excellent candidate for high-voltage or power electronics applications. The numerical simulations have been benchmarked against experimentally reported data. For modeling impact ionization, which is expected to induce intrinsic avalanche breakdown, the Selberherr’s model has been used with appropriate parameterization. For a device with a gate length of 2 μm, 0.6 μm gate-drain spacing, 3.4 μm source-drain spacing, and 20 nm thick Al2O3 gate insulator, the intrinsic breakdown voltage was found to be ~460 V. While self-heating dramatically affects the output current and conductance, it has an insignificant effect on the breakdown voltage. The use of a thinner epitaxial channel was found to increase the breakdown voltage slightly (by ~30 V).