Made available in DSpace on 2016-04-26T20:20:13Z (GMT). No. of bitstreams: 1 Fernanda Vasconcelos Fontes Piccina.pdf: 983394 bytes, checksum: 27a2865b16640cd8382e1db5726924e4 (MD5) Previous issue date: 2011-06-13 / The present work aims the study of the Due Process of Law and its implications in administrative disciplinary proceedings. It starts with the background of Due Process in the Brazilian legal and a brief historical description of the principle and its analysis, based on the phenomena of constitutionalization of the law. The study of administrative disciplinary proceedings is made, initially from the general approach of this process at the federal level, from the perspective of Law 8112/90, with the analysis of each of its phases, moving after, the study of principles that give concreteness to the Due Process of Law as well as the consequences of its impact on the process under study. The work contains, therefore, the study in furtherance of the principles of due process of law, namely: contradictory and full defense, natural judge, reasonableness and proportionality and, finally, a reasonable duration of proceedings. In items where the above principles are studied, sought to conceptualize them and examine its foundations, scope and direction in the processes of disciplinary sanctions in order to verify their impact in specific cases, as well as the understanding of the Superior Courts on the matter / O presente trabalho tem por objeto o estudo do devido processo legal e suas implicações no processo administrativo disciplinar. Parte-se da contextualização do Devido Processo Legal no ordenamento jurídico brasileiro e de uma breve descrição histórica do princípio e da sua análise, tomando por base o fenômeno da constitucionalização do Direito. O estudo do processo administrativo disciplinar é feito, inicialmente, a partir de abordagem geral desse processo na esfera federal, sob a ótica da Lei 8112/90, com a análise de cada uma de suas fases, passando-se, após, ao estudo dos princípios que conferem concretude ao Devido Processo Legal, bem como as consequências da sua incidência no processo em estudo. O trabalho compreende, assim, o estudo dos princípios concretizadores do Devido Processo Legal, quais sejam: contraditório e ampla defesa, juiz natural, razoabilidade e proporcionalidade e, por fim, a razoável duração do processo. Nos itens em que os mencionados princípios são estudados, buscou-se conceituá-los e examinar seus fundamentos, sentido e alcance nos processos de aplicação de sanções disciplinares, de modo a constatar a sua incidência nos casos concretos, bem como o entendimento dos Tribunais Superiores sobre a matéria

La gestió de xarxes és un camp molt ampli i inclou molts aspectes diferents. Aquesta tesi doctoral està centrada en la gestió dels recursos en les xarxes de banda ampla que disposin de mecanismes per fer reserves de recursos, com per exemple Asynchronous Transfer Mode (ATM) o Multi-Protocol Label Switching (MPLS). Es poden establir xarxes lògiques utilitzant els Virtual Paths (VP) d'ATM o els Label Switched Paths (LSP) de MPLS, als que anomenem genèricament camins lògics. Els usuaris de la xarxa utilitzen doncs aquests camins lògics, que poden tenir recursos assignats, per establir les seves comunicacions. A més, els camins lògics són molt flexibles i les seves característiques es poden canviar dinàmicament. Aquest treball, se centra, en particular, en la gestió dinàmica d'aquesta xarxa lògica per tal de maximitzar-ne el rendiment i adaptar-la a les connexions ofertes.En aquest escenari, hi ha diversos mecanismes que poden afectar i modificar les característiques dels camins lògics (ample de banda, ruta, etc.). Aquests mecanismes inclouen els de balanceig de la càrrega (reassignació d'ample de banda i reencaminament) i els de restauració de fallades (ús de camins lògics de backup). Aquests dos mecanismes poden modificar la xarxa lògica i gestionar els recursos (ample de banda) dels enllaços físics. Per tant, existeix la necessitat de coordinar aquests mecanismes per evitar possibles interferències. La gestió de recursos convencional que fa ús de la xarxa lògica, recalcula periòdicament (per exemple cada hora o cada dia) tota la xarxa lògica d'una forma centralitzada. Això introdueix el problema que els reajustaments de la xarxa lògica no es realitzen en el moment en què realment hi ha problemes. D'altra banda també introdueix la necessitat de mantenir una visió centralitzada de tota la xarxa. En aquesta tesi, es proposa una arquitectura distribuïda basada en un sistema multi agent. L'objectiu principal d'aquesta arquitectura és realitzar de forma conjunta i coordinada la gestió de recursos a nivell de xarxa lògica, integrant els mecanismes de reajustament d'ample de banda amb els mecanismes de restauració preplanejada, inclosa la gestió de l'ample de banda reservada per a la restauració. Es proposa que aquesta gestió es porti a terme d'una forma contínua, no periòdica, actuant quan es detecta el problema (quan un camí lògic està congestionat, o sigui, quan està rebutjant peticions de connexió dels usuaris perquè està saturat) i d'una forma completament distribuïda, o sigui, sense mantenir una visió global de la xarxa. Així doncs, l'arquitectura proposada realitza petits rearranjaments a la xarxa lògica adaptant-la d'una forma contínua a la demanda dels usuaris. L'arquitectura proposada també té en consideració altres objectius com l'escalabilitat, la modularitat, la robustesa, la flexibilitat i la simplicitat.El sistema multi agent proposat està estructurat en dues capes d'agents: els agents de monitorització (M) i els de rendiment (P). Aquests agents estan situats en els diferents nodes de la xarxa: hi ha un agent P i diversos agents M a cada node; aquests últims subordinats als P. Per tant l'arquitectura proposada es pot veure com una jerarquia d'agents. Cada agent és responsable de monitoritzar i controlar els recursos als que està assignat. S'han realitzat diferents experiments utilitzant un simulador distribuït a nivell de connexió proposat per nosaltres mateixos. Els resultats mostren que l'arquitectura proposada és capaç de realitzar les tasques assignades de detecció de la congestió, reassignació dinàmica d'ample de banda i reencaminament d'una forma coordinada amb els mecanismes de restauració preplanejada i gestió de l'ample de banda reservat per la restauració. L'arquitectura distribuïda ofereix una escalabilitat i robustesa acceptables gràcies a la seva flexibilitat i modularitat. / Network management is a wide field including many different topics. This thesis focuses on resource management of broadband networks that have the mechanisms for performing resource reservation, such as Asynchronous Transfer Mode (ATM) or Multi-Protocol Label Switching (MPLS). Logical networks can be established by using Virtual Paths (VP) in ATM or Label Switched Paths (LSP) in MPLS, which we call generically Logical Paths (LP). The network users then use these LPs, which can have pre-reserved resources, to establish their communications. Moreover, LPs are very flexible and their characteristics can be dynamically changed. This work focuses, in particular, on the dynamic management of these logical paths in order to maximise the network performance by adapting the logical network to the offered connections.In this scenario, there are several mechanisms that can affect and modify certain features of the LPs (bandwidth, route, etc.). They include load balancing mechanisms (bandwidth reallocation and re-routing) and fault restoration (utilisation of backup LPs). These two mechanisms can modify the logical network and manage the resources (bandwidth) of the physical links. Therefore, due to possible interferences, there is a need to co-ordinate these mechanisms. Conventional resource management, using a logical network, performs a centralised recalculation of the whole logical network periodically (e.g. every hour / day). This brings the problem that the logical network readjustments do not happen when a problem occurs. Moreover, there is a need of maintaining a centralised network overview. In this thesis, a distributed architecture, based on a Multi-Agent System (MAS), is proposed. The main objective of this architecture is to perform joint resource management at a logical network level, integrating the bandwidth reallocation and LP re-routing with pre-planned restoration and spare bandwidth management. This is performed continuously, not periodically, when a problem is detected (an LP is congested, i.e. it is rejecting new user connections because it is already saturated with user connections) in a completely distributed way, i.e. without any central network overview. Therefore, the proposed architecture performs small rearrangements in the logical network and thus it is continuously being adapted to the user demands. The proposed architecture also considers other objectives, such as scalability, modularity, robustness, simplicity and flexibility. The proposed MAS is structured in two layers of agents: The network Monitoring (M) agents and the Performance (P) agents. All these agents are situated at different network nodes, where the computing facilities are. There is one P agent and several M agents on every node. The M agents are subordinated to the P agents, therefore the proposed architecture can be seen as a hierarchy of agents. Each agent is responsible for monitoring and controlling the resources they are assigned to. We have performed several experiments, using a connection level distributed simulator of our own design. The results show that our architecture is capable of performing the assigned tasks of detecting congestion, dynamic bandwidth reallocation and re-routing in a co-ordinated way with the pre-planned restoration and the spare capacity management. The distributed architecture offers a suitable scalability and robustness due to its flexibility and modularity.

This article analyzes the so-called surprise-decision prohibition as a rule that follows from the due process of law and as an innovation of the Brazilian New Code of Civil Procedure 2015, observing its incidence. It concludes that this prohibition is part of the right of defense and therefore applicable without express legal prevision, as is the case of Peruvian law. / El artículo analiza la llamada prohibición de la decisión-sorpresacomo regla que deriva del principio de contradicción y en tanto innovacióndel Código Procesal Civil brasileño del año 2015, observando el plano desu incidencia. Llega a la conclusión de que tal prohibición es inherente ala previsión general del derecho de defensa y, por lo tanto, resulta aplicableprescindiendo de una disposición legal expresa, tal como en el caso delderecho peruano. / Este artigo analisa a chamada vedação à decisão-surpresa comouma regra que decorre do princípio do contraditório como uma inovaçãodo Código de Processo Civil brasileiro de 2015, observando o seu plano deincidência, e conclui que tal vedação é ínsita à previsão geral do direito dedefesa, portanto aplicável prescindindo de previsão legal expressa, como é ocaso do direito peruano.

Submitted by Pedro Mizukami (pedro.mizukami@fgv.br) on 2011-08-17T20:57:51Z No. of bitstreams: 1 DMPPJ - AGOSTINHO TEIXEIRA DE ALMEIDA FILHO.pdf: 589195 bytes, checksum: 1790025fb2fdaf4044dbb92314c6c229 (MD5) / Approved for entry into archive by Pedro Mizukami (pedro.mizukami@fgv.br) on 2011-08-19T17:44:43Z (GMT) No. of bitstreams: 1 DMPPJ - AGOSTINHO TEIXEIRA DE ALMEIDA FILHO.pdf: 589195 bytes, checksum: 1790025fb2fdaf4044dbb92314c6c229 (MD5) / Made available in DSpace on 2011-09-02T18:44:10Z (GMT). No. of bitstreams: 1 DMPPJ - AGOSTINHO TEIXEIRA DE ALMEIDA FILHO.pdf: 589195 bytes, checksum: 1790025fb2fdaf4044dbb92314c6c229 (MD5) Previous issue date: 2010 / Esta dissertação tem por objetivo analisar os institutos da decisão monocrática e do agravo interno, sob o prisma de metodologia empírica que busca priorizar a realidade pragmática da aplicação do artigo 557 do Código de Processo Civil. Enfocou-se o instituto da decisão monocrática no contexto das minirreformas processuais brasileiras, que tiveram como alicerce o princípio da efetividade processual. Esse princípio pressupõe a duração razoável do processo, garantida na Constituição Federal Brasileira. A partir da constitucionalidade desse princípio, defendeu-se a constitucionalidade do artigo 557 do Código de Processo Civil, que não pode ser considerado abstratamente inconstitucional. Demonstrou-se que a aplicabilidade do artigo 557 pode ser inconstitucional se não atender à técnica da ponderação de valores, que garante a interpretação conforme a Constituição. Analisou-se o agravo interno, sob a premissa do valor da celeridade em cotejo com o devido processo legal, que permeou a subsequente análise do procedimento desta espécie de agravo. Após uma reflexão sobre os institutos da decisão monocrática e do agravo interno, aliada ao exame dos princípios do devido processo legal, ampla defesa, contraditório e motivação das decisões judiciais, passou-se ao exame empírico desses institutos jurídicos. Nessa análise, foram coletados e examinados dados estatísticos, que confirmaram – e, assim, possibilitaram a conclusão da dissertação – a constitucionalidade do artigo 557 e a importância de sua interpretação conforme os referidos princípios constitucionais. / This dissertation has the purpose to analise the institutes of the single verdict and the internal appeal, according to empirical methodology that focus the pragmatic reality of the 557 th. dispositive of Code of Civil Procedure`s enforcement. This dissertation focused the institute of the single verdict in the context of the reformation of the Brazilian Code of Civil Procedure, which had as foundation the principle of procedure efectiveness. This principle presupposes a reasonable duration of the suit, secured by the Brazilian Federal Constitution. From the constitutionality of this principal, this dissertation defended the constitutionality of the 557 th. dispositive of Code of Civil Procedure, which can`t be considered abstractedly unconstitutional. This dissertation proved that the enforcement of the 557 th. dispositive could be unconstitutional if doesn`t suit the technique of the weighing of values, which secures the interpretation according to the Brazilian Federal Constitution. This dissertation analised the internal appeal, under the presupposition of the value of the reasonable duration of the suit in comparison with the due process of law, which motivate the following analysis of the internal appeal proceeding. After a reflection of single verdict and the internal appeal institutes, also with the analysis of due process of law, legal defense, adversary system and the motivation of the judgement, this dissertation analised the empirical enforcement of these institutes. In this analysis, estatistic data have been collected, which corroborate – and, therefore, enabled the conclusion of the dissertation – the constitutionality of the 557 th. dispositive of Code of Civil Procedure and the consideration of its interpretation according to the mentioned constitucional principles.

CAPES / Códigos corretores de erros estão presentes em quase todos os sistemas modernos de comunicação e armazenamento de dados. Erros durante essas operações são praticamente inevitáveis devido a ruído e interferências nos meios de comunicação e degradação dos meios de armazenamento. Quando um sistema exige alto desempenho, os correspondentes algoritmos (codificador e decodificador) são implementados em hardware. O projeto de pesquisa apresentado nesta tese, um chip dedicado para uma nova família de decodificadores baseados em conjuntos de informação, é parte de um amplo projeto que visa obter um decodificador com desempenho semelhante à decodificação de máxima verossimilhança (MLD), porém com hardware muito mais simples, demonstrando assim que o uso dessa técnica (decodificação por conjuntos de informação), até então proibitiva devido à complexidade do hardware, poderia tornar-se viável. Visando simplificar o hardware, o primeiro passo foi modificar o algoritmo original de Dorsch para reduzir o número de ciclos de clock necessários para decodificar uma mensagem. As principais modificações realizadas foram na redução de Gauss-Jordan e no número de palavras-código candidatas, consideravelmente reduzidas em relação ao algoritmo original de Dorsch. Este algoritmo modificado foi primeiramente implementado utilizando linguagem de descrição de hardware e avaliado em diferentes famílias de FPGAs, onde demonstrou-se o mesmo ser viável, mesmo para grandes códigos. O algoritmo foi implementado posteriormente em um chip dedicado (ASIC), utilizando tecnologia CMOS, a fim de completar a demonstração da viabilidade de sua implementação e uso efetivo. / Error-correcting codes are present in almost all modern data communications and data storage systems. Errors during these operations are practically inevitable because of noise and interference in communication channels and degradation of storage media. When topperformance is required, the corresponding algorithms (encoder and decoder) are implemented in hardware. The research project presented in this dissertation, a dedicated chip for a new family of decoders based on information sets, is part of a broad project targeting the development of a new decoder capable of achieving near maximum likelihood decoding (MLD) performance, however with a much simpler hardware, thus demonstrating that the use of this technique (decoding based on information sets), previously prohibitive due to the complexity of the hardware, could now be feasible. Aiming to simplify the hardware, the first step was to modify the original Dorsch algorithm to reduce the number of clock cycles needed to decode a message. The main modifications performed were in the Gauss Jordan elimination procedure and in the number of candidate codewords, which was highly reduced with respect to original Dorsch algorithm. This modified algorithm was first implemented using a hardware description language and evaluated in different FPGA families, where the viability was demonstrated. The algorithm was later implemented in a dedicated chip (ASIC) using CMOS technology in order to complete the demonstration of the feasibility of their implementation, and effective use.

CAPES / Códigos corretores de erros estão presentes em quase todos os sistemas modernos de comunicação e armazenamento de dados. Erros durante essas operações são praticamente inevitáveis devido a ruído e interferências nos meios de comunicação e degradação dos meios de armazenamento. Quando um sistema exige alto desempenho, os correspondentes algoritmos (codificador e decodificador) são implementados em hardware. O projeto de pesquisa apresentado nesta tese, um chip dedicado para uma nova família de decodificadores baseados em conjuntos de informação, é parte de um amplo projeto que visa obter um decodificador com desempenho semelhante à decodificação de máxima verossimilhança (MLD), porém com hardware muito mais simples, demonstrando assim que o uso dessa técnica (decodificação por conjuntos de informação), até então proibitiva devido à complexidade do hardware, poderia tornar-se viável. Visando simplificar o hardware, o primeiro passo foi modificar o algoritmo original de Dorsch para reduzir o número de ciclos de clock necessários para decodificar uma mensagem. As principais modificações realizadas foram na redução de Gauss-Jordan e no número de palavras-código candidatas, consideravelmente reduzidas em relação ao algoritmo original de Dorsch. Este algoritmo modificado foi primeiramente implementado utilizando linguagem de descrição de hardware e avaliado em diferentes famílias de FPGAs, onde demonstrou-se o mesmo ser viável, mesmo para grandes códigos. O algoritmo foi implementado posteriormente em um chip dedicado (ASIC), utilizando tecnologia CMOS, a fim de completar a demonstração da viabilidade de sua implementação e uso efetivo. / Error-correcting codes are present in almost all modern data communications and data storage systems. Errors during these operations are practically inevitable because of noise and interference in communication channels and degradation of storage media. When topperformance is required, the corresponding algorithms (encoder and decoder) are implemented in hardware. The research project presented in this dissertation, a dedicated chip for a new family of decoders based on information sets, is part of a broad project targeting the development of a new decoder capable of achieving near maximum likelihood decoding (MLD) performance, however with a much simpler hardware, thus demonstrating that the use of this technique (decoding based on information sets), previously prohibitive due to the complexity of the hardware, could now be feasible. Aiming to simplify the hardware, the first step was to modify the original Dorsch algorithm to reduce the number of clock cycles needed to decode a message. The main modifications performed were in the Gauss Jordan elimination procedure and in the number of candidate codewords, which was highly reduced with respect to original Dorsch algorithm. This modified algorithm was first implemented using a hardware description language and evaluated in different FPGA families, where the viability was demonstrated. The algorithm was later implemented in a dedicated chip (ASIC) using CMOS technology in order to complete the demonstration of the feasibility of their implementation, and effective use.

Made available in DSpace on 2016-03-15T19:33:39Z (GMT). No. of bitstreams: 1 BDTD - trabalhos retidos.docx: 11621 bytes, checksum: 0452b8296967440b491d0b515ed6814d (MD5) Previous issue date: 2010-07-01 / In Brazil, through social rights were recognized, in parallel, the civil and political rights. Even at authoritarian times, social rights have been formally recognized, given that the Federal Constitution of 1988 gave them enormous attention. However, realization of social rights requires, beyond the state action, the commitment of workers and their unions, occupying Article 8., III CF/88 position of prominence in this particular, by allowing the union, as a procedural substitute, to file lawsuits in defense of collective rights (especially of a certain workers class) and homogeneous individual rights of its members. This ensures isonomic access to justice to the members of the class (especially professional), and also decrease the excessive amount of individual claims and increase the number of workers protected. Finally, the most frequent activities of the union as a procedural substitute for workers, beyond strengthening the ties between them, will reduce the low rate of spontaneous compliance of the constitutional and legal norms which enshrine social rights by employers, also reducing, as a result, judicial cases and relieving the Labor Courts. / No Brasil, através dos direitos sociais, foram consagrados, de forma paralela, os direitos civis e políticos. Mesmo em períodos autoritários, os direitos sociais foram reconhecidos formalmente, sendo certo que a Constituição Federal de 1988 deu a eles enorme destaque. Contudo, a concretização dos direitos sociais, além de prestações do próprio Estado, requer o empenho dos trabalhadores e de seus sindicatos, ocupando o artigo 8º., III da CF/88, neste particular, posição de destaque, ao possibilitar que o sindicato, na condição de substituto processual, ajuíze ações em defesa dos direitos coletivos (da categoria profissional, enquanto tal) e dos direitos individuais homogêneos de seus membros. Isso garante aos integrantes da categoria (notadamente profissional) isonomia no acesso à justiça, além de diminuir a quantidade excessiva de reclamações individuais e aumentar o número de trabalhadores tutelados. Por fim, a atuação mais freqüente do sindicato como substituto processual dos trabalhadores, além de fortalecer os laços entre eles, aumentará o baixo índice de cumprimento espontâneo pelos empregadores das normas constitucionais e legais que consagram os direitos sociais, reduzindo também, via de conseqüência, os processos judiciais e desafogando a Justiça do Trabalho.