Esse trabalho de mestrado teve como estudo o transistor Túnel-FET (TFET) fabricado em estrutura de nanofio de silício. Este estudo foi feito de forma teórica (simulação numérica) e experimental. Foram estudadas as principais características digitais e analógicas do dispositivo e seu potencial para uso em circuitos integrados avançados para a próxima década. A análise foi feita através da extração experimental e estudo dos principais parâmetros do dispositivo, tais como inclinação de sublimiar, transcondutância (gm), condutância de saída (gd), ganho intrínseco de tensão (AV) e eficiência do transistor. As medidas experimentais foram comparadas com os resultados obtidos pela simulação. Através do uso de diferentes parâmetros de ajuste e modelos de simulação, justificou-se o comportamento do dispositivo observado experimentalmente. Durante a execução deste trabalho estudou-se a influência da escolha do material de fonte no desempenho do dispositivo, bem como o impacto do diâmetro do nanofio nos principais parâmetros analógicos do transistor. Os dispositivos compostos por fonte de SiGe apresentaram valores maiores de gm e gd do que aqueles compostos por fonte de silício. A diferença percentual entre os valores de transcondutância para os diferentes materiais de fonte variou de 43% a 96%, sendo dependente do método utilizado para comparação, e a diferença percentual entre os valores de condutância de saída variou de 38% a 91%. Observou-se também uma degradação no valor de AV com a redução do diâmetro do nanofio. O ganho calculado a partir das medidas experimentais para o dispositivo com diâmetro de 50 nm é aproximadamente 45% menor do que o correspondente ao diâmetro de 110 nm. Adicionalmente estudou-se o impacto do diâmetro considerando diferentes polarizações de porta (VG) e concluiu-se que os TFETs apresentam melhor desempenho para baixos valores de VG (houve uma redução de aproximadamente 88% no valor de AV com o aumento da tensão de porta de 1,25 V para 1,9 V). A sobreposição entre porta e fonte e o perfil de dopantes na junção de tunelamento também foram analisados a fim de compreender qual combinação dessas características resultariam em um melhor desempenho do dispositivo. Observou-se que os melhores resultados estavam associados a um alinhamento entre o eletrodo de porta e a junção entre fonte e canal e a um perfil abrupto de dopantes na junção. Por fim comparou-se a tecnologia MOS com o TFET, obtendo-se como resultado um maior valor de AV (maior do que 40 dB) para o TFET. / This Master thesis focused in the study of the NW-TFET. The study was performed either by simulation as by experimental measurements. The main digital and analog characteristics of the device and its potential for use in advanced integrated circuits for the next decade were studied. The analysis was performed by extracting and studying the devices main parameters, such as subthreshold swing, transconductance (gm), output conductance (gd), intrinsic voltage gain (AV) and transistor efficiency. The experimental measurements were compared with the results obtained by simulation. Utilizing different simulation fitting parameters and models, the device behavior (observed in the experimental measurements) was understood and explained. During the execution of this work, either the influence of the source material on the device performance, as the impact of the nanowire diameter on the transistor main analog parameters, were studied. The devices with SiGe source presented higher values of gm and gd than those with silicon source. The percentual difference among the values of transconductance for the different source materials varied from 43% to 96%, being dependent on the method utilized for the comparison, and the percentual difference among the values of output conductance varied from 38% to 91%. A degradation of AV was also observed with the nanowire diameter reduction. The gain calculated from the experimental measurements for the device with 50 nm of diameter is approximately 57% lower than the gain corresponding to the diameter of 110 nm. Furthermore, the impact of the diameter considering different gate biases (VG) was analysed. It was concluded that TFETs show improved performance for lower values of VG (a reduction of approximately 88% of AV was observed for an increase of the gate voltage from 1.25 V to 1.9 V). The gate/source overlap length and the dopant profile at the tunneling junction were also analyzed in order to understand which combination of this features would result in a better performance of the device. It was observed that the best results were related to an alignment between the gate electrode and the source/channel junction and to an abrupt dopant profile at the junction. Finally, the MOS technology was compared with TFET, resulting in a higher AV (higher than 40 dB) for the TFET.

Esse trabalho tem como objetivo estudar o comportamento de transistores de camada de silício e óxido enterrado ultrafinos (UTBB SOI nMOSFET) e transistores de nanofios horizontais com porta ômega ? (?G NW SOI MOSFET) com ênfase na variação da tensão aplicada no substrato (VGB). As análises foram feitas através de medidas experimentais e simulações numéricas. Nos dispositivos UTBB SOI nMOSFET foram estudados dispositivos com e sem implantação de plano de terra (GP), de três diferentes tecnologias, e com diferentes comprimentos de canal. A partir do modelo analítico de tensão de limiar desenvolvido por Martino et al. foram definidos os valores de VGB. A tecnologia referência possui 6 nm de camada de silício (tSi) e no óxido de porta uma camada de 5 nm de SiO2. A segunda tecnologia tem um tSi maior (14 nm) em relação a referência e a terceira tecnologia tem no óxido de porta um material de alta constante dielétrica, HfSiO. Na tecnologia de referência, os dispositivos com GP mostraram melhores resultados para transcondutância na região de saturação (gmSAT) devido ao forte acoplamento eletrostático entre a região da porta e do substrato. Porém os dispositivos com GP apresentam uma maior influência do campo elétrico longitudinal do dreno no canal, assim os parâmetros condutância de saída (gD) e tensão Early (VEA) são degradados, consequentemente o ganho de tensão intrínseco (AV) também. Na tecnologia com tSi de 14 nm, a influência do acoplamento eletrostático entre porta e substrato é menor em relação a referência, devido à maior espessura de tSi. Como a penetração do campo elétrico do dreno é maior em dispositivos com GP, todos os parâmetros analógicos estudados são degradados em dispositivos com GP. A última tecnologia estudada, não apresenta grande variação nos resultados quando comparadodispositivos com e sem GP. O AV, por exemplo, tem uma variação entre 1% e 3% comparando os dispositivos com e sem GP. Foram feitas análises em dispositivos das três tecnologias com comprimento de canal de 70 nm, e todos os parâmetros degradaram com a diminuição do comprimento de canal, como esperado. O fato de ter um comprimento de canal menor faz com que a influência do campo elétrico longitudinal do dreno seja mais relevante, degradando assim todos os parâmetros analógicos nos dispositivos com GP. Nos dispositivos ?G NW SOI MOSFET foram feitas análises em dispositivos pMOS e nMOS com diferentes larguras de canal (WNW = 220 nm, 40 nm e 10 nm) para diferentes VGB. Através de simulações viu-se que dispositivos com largura de canal de 40 nm possuem uma condução de corrente pela segunda interface para polarizações muito altas (VGB = +20 V para nMOS e VGB -20 V para pMOS). Todavia essa condução de corrente na segunda interface ocorre ao mesmo tempo que na primeira interface, impossibilitando fazer a separação dos efeitos de cada interface.A medida que a polarização no substrato faz com que haja uma condução na segunda interface, todos os parâmetros degradam devido a essa condução parasitária. Dispositivos estreitos sofrem menor influência de VGB e, portanto, tem os parâmetros menos degradados, diferente dos dispositivos largos que tem uma grande influência de VGB no comportamento elétrico do transistor. Quando a polarização no substrato é feita a fim de que não haja condução na segunda interface, a variação da inclinação de sublimiar entre dispositivos com WNW = 220 nm e 10 nm é menor que 2 mV/déc. Porém a corrente de dreno de estado ligado do transistor (ION) apresenta melhores resultados em dispositivos largos chegando a 6 vezes maior para nMOS e 4 vezes maior para pMOS que em dispositivos estreitos. Os parâmetros analógicos sofrem pouca influência da variação de VGB. Os dispositivos estreitos (WNW = 10 nm) praticamente têm resultados constantes para gmSAT, VEA e AV. Já os dispositivos largos (WNW = 220 nm) possuem uma pequena degradação de gmSAT para os nMOS, o que degrada levemente o AV em cerca de 10 dB. A eficiência do transistor (gm/ID) apresentou grande variação com a variação de VGB, piorando-a a medida que a segunda interface ia do estado de não condução para o estado de condução. Porém analisando os dados para a tensão que não há condução na segunda interface observou-se que, em inversão forte, a eficiência do transistor apresentou uma variação de 1,1 V-1 entre dispositivos largos (WNW = 220 nm) e estreitos (WNW = 10 nm). Com o aumento do comprimento do canal, esse valor de variação tende a diminuir e dispositivos largos passam a ser uma alternativa válida para aplicação nessa região de operação. / This work aims to study the behavior of the ultrathin body and buried oxide SOI nMOSFET (UTBB SOI nMOSFET) and the horizontal ?-gate nanowire SOI MOSFET (?G NW SOI MOSFET) with the variation of the back gate bias (VGB). The analysis were made through experimental measures and numerical simulation. In the UTBB SOI nMOSFET devices, devices with and without ground plane (GP) implantation of three different technologies were studied. Based on analytical model developed by Martino et al. the values VGB were defined. The reference technology has silicon film thickness (tSi) of 6 nm and 5 nm of SiO2 in the front oxide. The second technology has a thicker tSi of 14 nm comparing to the reference and the third technology has a high-? material in the front oxide, HfSiO. In the reference technology, the devices with GP shows better result for transconductance on saturation region (gmSAT) due to the strong coupling between front gate and substrate. However, devices with GP have major influence of the drain electrical field penetration, then the output conductance (gD) and Early voltage (VEA) are degraded, consequently the intrinsic voltage gain (AV) as well. In the technology with tSi of 14 nm, the influence of the coupling between front gate and substrate is lower because of the thicker tSi. Once the drain electrical field penetration is higher in devices with GP, all analog parameters are degraded in devices with GP. The third technology, presents results very close between devices with and without GP. The AV has a variation from 1% to 3% comparing devices with and withoutGP. Devices with channel length of 70 nm were analyzed and all parameters degraded with the decrease of the channel length, as expected. Due to the shorter channel length, the influence of the drain electrical field penetration is more relevant, degrading all the analog parameters in devices with GP. In the ?G NW SOI MOSFET devices, the analysis were done in nMOS and pMOS devices with different channel width (WNW = 220 nm, 40 nm and 10 nm) for different VGB. By the simulations, devices with channel width of 40 nm have a conduction though the back interface for very high biases (+20 V for nMOS and -20 V for pMOS). However, this conduction occurs at the same time as in the front interface, so it is not possible to separate de effects of each interface. As the substrate bias voltage induces a back gate current, all the parameters are degraded due to this parasitic current. Narrow devices are less affected by VGB and thus its parameters are less degraded, different from wider devices, in which VGB has a greater influence on their behavior. When the back gate is biased in order to avoid the conduction in back interface, the subthreshold swing variation between devices with WNW = 220 nm and 10 nm is lower than 2 mV/déc. However, the on state current (ION) has better results in wide devices reaching 6 times bigger for nMOS and 4 times bigger for pMOS The analog parameterssuffer little influence of the back gate bias variation. The narrow devices (WNW = 10 nm) have practically constant results gmSAT, VEA and AV. On the other hand, wide devices (WNW = 220 nm) have a small degradation in the gmSAT for nMOS, which slightly degrades de AV. The transistor efficiency showed great variation with the back gate bias variation, worsening as the back interface went from non-conduction state to conduction state. However, when the back gate is biased avoiding the conduction in back interface, the transistor efficiency for strong inversion region has a small variation of 1,1 V-1 between wide (WNW = 220 nm) and narrow (WNW = 10 nm) devices. As the channel length increases, this value of variation tends to decrease and wide devices become a valid alternative for applications in this region of operation.

Esse trabalho de mestrado teve como estudo o transistor Túnel-FET (TFET) fabricado em estrutura de nanofio de silício. Este estudo foi feito de forma teórica (simulação numérica) e experimental. Foram estudadas as principais características digitais e analógicas do dispositivo e seu potencial para uso em circuitos integrados avançados para a próxima década. A análise foi feita através da extração experimental e estudo dos principais parâmetros do dispositivo, tais como inclinação de sublimiar, transcondutância (gm), condutância de saída (gd), ganho intrínseco de tensão (AV) e eficiência do transistor. As medidas experimentais foram comparadas com os resultados obtidos pela simulação. Através do uso de diferentes parâmetros de ajuste e modelos de simulação, justificou-se o comportamento do dispositivo observado experimentalmente. Durante a execução deste trabalho estudou-se a influência da escolha do material de fonte no desempenho do dispositivo, bem como o impacto do diâmetro do nanofio nos principais parâmetros analógicos do transistor. Os dispositivos compostos por fonte de SiGe apresentaram valores maiores de gm e gd do que aqueles compostos por fonte de silício. A diferença percentual entre os valores de transcondutância para os diferentes materiais de fonte variou de 43% a 96%, sendo dependente do método utilizado para comparação, e a diferença percentual entre os valores de condutância de saída variou de 38% a 91%. Observou-se também uma degradação no valor de AV com a redução do diâmetro do nanofio. O ganho calculado a partir das medidas experimentais para o dispositivo com diâmetro de 50 nm é aproximadamente 45% menor do que o correspondente ao diâmetro de 110 nm. Adicionalmente estudou-se o impacto do diâmetro considerando diferentes polarizações de porta (VG) e concluiu-se que os TFETs apresentam melhor desempenho para baixos valores de VG (houve uma redução de aproximadamente 88% no valor de AV com o aumento da tensão de porta de 1,25 V para 1,9 V). A sobreposição entre porta e fonte e o perfil de dopantes na junção de tunelamento também foram analisados a fim de compreender qual combinação dessas características resultariam em um melhor desempenho do dispositivo. Observou-se que os melhores resultados estavam associados a um alinhamento entre o eletrodo de porta e a junção entre fonte e canal e a um perfil abrupto de dopantes na junção. Por fim comparou-se a tecnologia MOS com o TFET, obtendo-se como resultado um maior valor de AV (maior do que 40 dB) para o TFET. / This Master thesis focused in the study of the NW-TFET. The study was performed either by simulation as by experimental measurements. The main digital and analog characteristics of the device and its potential for use in advanced integrated circuits for the next decade were studied. The analysis was performed by extracting and studying the devices main parameters, such as subthreshold swing, transconductance (gm), output conductance (gd), intrinsic voltage gain (AV) and transistor efficiency. The experimental measurements were compared with the results obtained by simulation. Utilizing different simulation fitting parameters and models, the device behavior (observed in the experimental measurements) was understood and explained. During the execution of this work, either the influence of the source material on the device performance, as the impact of the nanowire diameter on the transistor main analog parameters, were studied. The devices with SiGe source presented higher values of gm and gd than those with silicon source. The percentual difference among the values of transconductance for the different source materials varied from 43% to 96%, being dependent on the method utilized for the comparison, and the percentual difference among the values of output conductance varied from 38% to 91%. A degradation of AV was also observed with the nanowire diameter reduction. The gain calculated from the experimental measurements for the device with 50 nm of diameter is approximately 57% lower than the gain corresponding to the diameter of 110 nm. Furthermore, the impact of the diameter considering different gate biases (VG) was analysed. It was concluded that TFETs show improved performance for lower values of VG (a reduction of approximately 88% of AV was observed for an increase of the gate voltage from 1.25 V to 1.9 V). The gate/source overlap length and the dopant profile at the tunneling junction were also analyzed in order to understand which combination of this features would result in a better performance of the device. It was observed that the best results were related to an alignment between the gate electrode and the source/channel junction and to an abrupt dopant profile at the junction. Finally, the MOS technology was compared with TFET, resulting in a higher AV (higher than 40 dB) for the TFET.

Esse trabalho tem como objetivo estudar o comportamento de transistores de camada de silício e óxido enterrado ultrafinos (UTBB SOI nMOSFET) e transistores de nanofios horizontais com porta ômega ? (?G NW SOI MOSFET) com ênfase na variação da tensão aplicada no substrato (VGB). As análises foram feitas através de medidas experimentais e simulações numéricas. Nos dispositivos UTBB SOI nMOSFET foram estudados dispositivos com e sem implantação de plano de terra (GP), de três diferentes tecnologias, e com diferentes comprimentos de canal. A partir do modelo analítico de tensão de limiar desenvolvido por Martino et al. foram definidos os valores de VGB. A tecnologia referência possui 6 nm de camada de silício (tSi) e no óxido de porta uma camada de 5 nm de SiO2. A segunda tecnologia tem um tSi maior (14 nm) em relação a referência e a terceira tecnologia tem no óxido de porta um material de alta constante dielétrica, HfSiO. Na tecnologia de referência, os dispositivos com GP mostraram melhores resultados para transcondutância na região de saturação (gmSAT) devido ao forte acoplamento eletrostático entre a região da porta e do substrato. Porém os dispositivos com GP apresentam uma maior influência do campo elétrico longitudinal do dreno no canal, assim os parâmetros condutância de saída (gD) e tensão Early (VEA) são degradados, consequentemente o ganho de tensão intrínseco (AV) também. Na tecnologia com tSi de 14 nm, a influência do acoplamento eletrostático entre porta e substrato é menor em relação a referência, devido à maior espessura de tSi. Como a penetração do campo elétrico do dreno é maior em dispositivos com GP, todos os parâmetros analógicos estudados são degradados em dispositivos com GP. A última tecnologia estudada, não apresenta grande variação nos resultados quando comparadodispositivos com e sem GP. O AV, por exemplo, tem uma variação entre 1% e 3% comparando os dispositivos com e sem GP. Foram feitas análises em dispositivos das três tecnologias com comprimento de canal de 70 nm, e todos os parâmetros degradaram com a diminuição do comprimento de canal, como esperado. O fato de ter um comprimento de canal menor faz com que a influência do campo elétrico longitudinal do dreno seja mais relevante, degradando assim todos os parâmetros analógicos nos dispositivos com GP. Nos dispositivos ?G NW SOI MOSFET foram feitas análises em dispositivos pMOS e nMOS com diferentes larguras de canal (WNW = 220 nm, 40 nm e 10 nm) para diferentes VGB. Através de simulações viu-se que dispositivos com largura de canal de 40 nm possuem uma condução de corrente pela segunda interface para polarizações muito altas (VGB = +20 V para nMOS e VGB -20 V para pMOS). Todavia essa condução de corrente na segunda interface ocorre ao mesmo tempo que na primeira interface, impossibilitando fazer a separação dos efeitos de cada interface.A medida que a polarização no substrato faz com que haja uma condução na segunda interface, todos os parâmetros degradam devido a essa condução parasitária. Dispositivos estreitos sofrem menor influência de VGB e, portanto, tem os parâmetros menos degradados, diferente dos dispositivos largos que tem uma grande influência de VGB no comportamento elétrico do transistor. Quando a polarização no substrato é feita a fim de que não haja condução na segunda interface, a variação da inclinação de sublimiar entre dispositivos com WNW = 220 nm e 10 nm é menor que 2 mV/déc. Porém a corrente de dreno de estado ligado do transistor (ION) apresenta melhores resultados em dispositivos largos chegando a 6 vezes maior para nMOS e 4 vezes maior para pMOS que em dispositivos estreitos. Os parâmetros analógicos sofrem pouca influência da variação de VGB. Os dispositivos estreitos (WNW = 10 nm) praticamente têm resultados constantes para gmSAT, VEA e AV. Já os dispositivos largos (WNW = 220 nm) possuem uma pequena degradação de gmSAT para os nMOS, o que degrada levemente o AV em cerca de 10 dB. A eficiência do transistor (gm/ID) apresentou grande variação com a variação de VGB, piorando-a a medida que a segunda interface ia do estado de não condução para o estado de condução. Porém analisando os dados para a tensão que não há condução na segunda interface observou-se que, em inversão forte, a eficiência do transistor apresentou uma variação de 1,1 V-1 entre dispositivos largos (WNW = 220 nm) e estreitos (WNW = 10 nm). Com o aumento do comprimento do canal, esse valor de variação tende a diminuir e dispositivos largos passam a ser uma alternativa válida para aplicação nessa região de operação. / This work aims to study the behavior of the ultrathin body and buried oxide SOI nMOSFET (UTBB SOI nMOSFET) and the horizontal ?-gate nanowire SOI MOSFET (?G NW SOI MOSFET) with the variation of the back gate bias (VGB). The analysis were made through experimental measures and numerical simulation. In the UTBB SOI nMOSFET devices, devices with and without ground plane (GP) implantation of three different technologies were studied. Based on analytical model developed by Martino et al. the values VGB were defined. The reference technology has silicon film thickness (tSi) of 6 nm and 5 nm of SiO2 in the front oxide. The second technology has a thicker tSi of 14 nm comparing to the reference and the third technology has a high-? material in the front oxide, HfSiO. In the reference technology, the devices with GP shows better result for transconductance on saturation region (gmSAT) due to the strong coupling between front gate and substrate. However, devices with GP have major influence of the drain electrical field penetration, then the output conductance (gD) and Early voltage (VEA) are degraded, consequently the intrinsic voltage gain (AV) as well. In the technology with tSi of 14 nm, the influence of the coupling between front gate and substrate is lower because of the thicker tSi. Once the drain electrical field penetration is higher in devices with GP, all analog parameters are degraded in devices with GP. The third technology, presents results very close between devices with and without GP. The AV has a variation from 1% to 3% comparing devices with and withoutGP. Devices with channel length of 70 nm were analyzed and all parameters degraded with the decrease of the channel length, as expected. Due to the shorter channel length, the influence of the drain electrical field penetration is more relevant, degrading all the analog parameters in devices with GP. In the ?G NW SOI MOSFET devices, the analysis were done in nMOS and pMOS devices with different channel width (WNW = 220 nm, 40 nm and 10 nm) for different VGB. By the simulations, devices with channel width of 40 nm have a conduction though the back interface for very high biases (+20 V for nMOS and -20 V for pMOS). However, this conduction occurs at the same time as in the front interface, so it is not possible to separate de effects of each interface. As the substrate bias voltage induces a back gate current, all the parameters are degraded due to this parasitic current. Narrow devices are less affected by VGB and thus its parameters are less degraded, different from wider devices, in which VGB has a greater influence on their behavior. When the back gate is biased in order to avoid the conduction in back interface, the subthreshold swing variation between devices with WNW = 220 nm and 10 nm is lower than 2 mV/déc. However, the on state current (ION) has better results in wide devices reaching 6 times bigger for nMOS and 4 times bigger for pMOS The analog parameterssuffer little influence of the back gate bias variation. The narrow devices (WNW = 10 nm) have practically constant results gmSAT, VEA and AV. On the other hand, wide devices (WNW = 220 nm) have a small degradation in the gmSAT for nMOS, which slightly degrades de AV. The transistor efficiency showed great variation with the back gate bias variation, worsening as the back interface went from non-conduction state to conduction state. However, when the back gate is biased avoiding the conduction in back interface, the transistor efficiency for strong inversion region has a small variation of 1,1 V-1 between wide (WNW = 220 nm) and narrow (WNW = 10 nm) devices. As the channel length increases, this value of variation tends to decrease and wide devices become a valid alternative for applications in this region of operation.

In this work, we performed an ab initio study of interaction between several molecules with SiC nanotubes and SiC Sheets, with focus on benzene molecule. performed too a study the mechanical and electronic properties of SiC nanowires(SiCNWs). For study the interaction of molecules with SiCNTs and SiCSheets, we considered two possibilities, (1) molecules adsorbed on SiCNT/SiCSheet surface, and (2) molecules encapsulated by SiCNT. We have considered several geometries for adsorption and dierent nanotube chiralities. For study of mechanical and electronics properties of SiCNWs, we considered 3C-, 2H, 4H and 6H-SiCNW, analyzing the eects of the diameter on these properties. All calculations were performed by using the Density Funcional Theory, using de the Local Density Approximation (LDA). The electron-ion interaction was describe by using norm-conserving pseudopotentials. For the benzene adsorption on the SiCNT, we nd an exothermic process, with binding energies between 0.3 and 0.4 eV/molecule, and for benzene encapsuladed we nd binding energies of 0.6 eV/molecule, revealing a preference for the benzene encapsulated systems. For both cases, we verify that there are not chemical bonds at the benzene- SiCNT/SiCSheet interface, and the interaction of benzene molecule with nanotube and Sheet is mediated by 􀀀 pi stacking interactions, similar to the benzene-CNT systems. For both cases, we verify that SiCNTs are more reactive than the carbon nanotube (CNTs) For nanowires study, our results show that all nanowires investigated exhibit direct band gaps, in contrast with the indirect band gap observed in Bulk SiC. The study of eect of unixial stress on the electronic properties of nanowires, reveal that band-gap dependence on the strain is dierent for each nanowire type. For the mechanicals properties, our results revels that Youngs moduli of nanowires show strong dependece on the diameters, and the 2H-SiCNWs are stier than than other nanowires with similar diameter. The values for Youngs moduli of dierent SiCNWs, revels that they are more stifer than nanowires of other elements, for example Si, InAs and Ge. / Neste trabalho, nós realizamos um estudo ab initio da interação entre diversas moléculas com nanotubos de SiC e folhas de SiC(SiCfolhas), com foco na molécula de benzeno. Realizamos também um estudo das propriedades mecânicas e eletrônicas de nanoos de SiC(SiCNWs). Para estudar a interação de moléculas com SiCNTs e SiCSfolhas, consideramos duas possibilidades, (1) moléculas adsorvidas na superfície do SiCNT/SiCfolha, (2) moléculas encapsuladas em SiCNTs. Nós consideramos várias geometrias para a adsorção e nanotubos de diferentes quiralidades. Para o estudo das propriedades mecânicas e eletrônicas dos SiCNWs, consideramos 3C-, 2H-, 4H- e 6H-SiCNWs, analisando o efeito do diâmetro nestas propriedades. Todos os cálculos foram feitos com a utilização da Teoria do Funcional da Densidade, com a Aproximação da Densidade Local(LDA). A interacção elétron-íon foi descrita com a utilização de pseudopotencias de norma conservada. Para a adsorção do benzeno em SiCNTs, nós observamos um processo exotêrmico, com energias de ligação entre 0.3 e 0.4 eV/molécula, para o encapsulamento obtivemos energias de aproximadamente 0.6 eV/molécula, o que mostra uma prefêrencia pelo encapsulamento. Nós observamos que não ocorre a formação de ligações químicas na interface benzeno- SiCNT/SiCfolha, e a interação da molécula de benzeno com o nanotubo e a folha ocorre via interação - stacking, similar ao que ocorre para o sistema benzeno-CNT. Para ambos os casos nós vericamos que os SiCNTs são mais reativos do que os nanotubos de carbono (CNTs). Para o estudo dos nanoos, nossos resultados mostram que todos os nanoos investigados exibem gap direto, em contraste com o que se observa nos SiC Bulk. O estudo dos efeitos do stress uniaxial nas propriedades eletrônicas dos nanoos, revela que a dependencia do gap de energia com o strees/strain é diferente para cada nanoo. Para as propriedades mecânicas, nossos resultados revelam que o módulo de Young dos os mostra uma forte depêndencia com o diâmetro, e o 2H-SiCNW é mais duro do que outros nanoos com diâmetros similares. Os valores encontrados para o módulo de Young dos diferentes SiCNWs, revelam também que eles são mais duros do que nanoos formados por outros elementos como Si, Ge e InAs. / Doutor em Física

Submitted by Fabio Sobreira Campos da Costa (fabio.sobreira@ufpe.br) on 2016-08-18T13:04:44Z No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Dissertacao-Version-Final.pdf: 16533060 bytes, checksum: 920aa7a96edb1e78d330ff1b83033a68 (MD5) / Made available in DSpace on 2016-08-18T13:04:44Z (GMT). No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Dissertacao-Version-Final.pdf: 16533060 bytes, checksum: 920aa7a96edb1e78d330ff1b83033a68 (MD5) Previous issue date: 2015-07-29 / CAPEs / CNPq / Neste trabalho é realizado um estudo sobre os efeitos das rugosidades nas propriedades magnéticas de nanofios de níquel para os modos de reversão curling e transversal. Para o estudo adotamos a simulação micromagnética como ferramenta fundamental e para ser implementada utilizamos OOMMF. Para mudar a rugosidade utilizamos uma cadeia de elipsóides e uma forma de variar este parâmetro foi fixando o comprimento dos fios em 1 μm e mudando o número de elipsóides na cadeia. Dessa forma a relação de aspecto dos elipsóides foi modificada para ser entendida como câmbios na rugosidade. Nas análises realizamos estudos dinâmicos e estáticos da reversão dos momentos. A simulação se baseia fundamentalmente na resolução da equação LLG. Nos estudos dinâmicos monitoramos a dependência temporal dos mapas de momentos a das componentes transversais da magnetização depois de ser invertido o campo aplicado. Foram simulados os ciclos de histerese através da minimização da energia livre de Gibbs. Nos estudos estáticos monitoramos a dependência ângular do campo coercitivo, campo de comutação e a magnetização remanente. Observamos em modo geral que há grandes efeitos das rugosidades sobre as propriedades magnéticase que nossos resultados reproduzem os reportados na literatura assim como as curvas experimentais. / This work is a study on the effects of roughness on the magnetic properties of nickel nanowires for their reversal modes (curling and transversal). For the study we adopted the micromagnetic simulation as a fundamental tool and we used OOMMF to implemented. To change the roughness use ellipsoids chain and a way to vary this parameter was securing the length of the wires in 1 μm and changing the number of ellipsoids in the sequence. Thus the ellipsoids of the aspect ratio has been modified to be understood as the exchange roughness. In the analyzes we perform static and dynamic studies of the reversal of moments. The simulation is based largely on the resolution of the LLG equation. In dynamic studies we monitor the time dependence of the maps of magnetic moments and the transverse components of the magnetization after being reversed the field applied. The hysteresis cycles were simulated by minimization of Gibbs free energy.In static studies we monitor the angular dependence of the coercive field, the switching field and remanent magnetization. We observe in general that there are major effects of roughness on the magnetic properties and that our results reproduce the reported in the literature as well as the experimental curves.

Este trabalho teve como objetivo estudar os transistores de tunelamento por efeito de campo em estruturas de nanofio (NW-TFET), sendo realizado através de analises com base em explicações teóricas, simulações numéricas e medidas experimentais. A fim de avaliar melhorar o desempenho do NW-TFET, este trabalho utilizou dispositivos com diferentes materiais de fonte, sendo eles: Si, liga SiGe e Ge, além da variação da espessura de HfO2 no material do dielétrico de porta. Com o auxílio de simulações numéricas foram obtidos os diagramas de bandas de energia dos dispositivos NW-TFET com fonte de Si0,73Ge0,27 e foi analisada a influência de cada um dos mecanismos de transporte de portadores para diversas condições de polarização, sendo observado a predominância da influência da recombinação e geração Shockley-Read-Hall (SRH) na corrente de desligamento, do tunelamento induzido por armadilhas (TAT) para baixos valores de tensões de porta (0,5V > VGS > 1,5V) e do tunelamento direto de banda para banda (BTBT) para maiores valores tensões de porta (VGS > 1,5V). A predominância de cada um desses mecanismos de transporte foi posteriormente comprovada com a utilização do método de Arrhenius, sendo este método adotado em todas as análises do trabalho. O comportamento relativamente constante da corrente dos NW-TFETs com a temperatura na região de BTBT tem chamado a atenção e por isso foi realizado o estudo dos parâmetros analógicos em função da temperatura. Este estudo foi realizado comparando a influência dos diferentes materiais de fonte. O uso de Ge na fonte, permitiu a melhora na corrente de tunelamento, devido à sua menor banda proibida, aumentando a corrente de funcionamento (ION) e a transcondutância do dispositivo. Porém, devido à forte dependência de BTBT com o campo elétrico, o uso de Ge na fonte resulta em uma maior degradação da condutância de saída. Entretanto, a redução da espessura de HfO2 no dielétrico de porta resultou no melhor acoplamento eletrostático, também aumentando a corrente de tunelamento, fazendo com que o dispositivo com fonte Ge e menor HfO2 apresentasse melhores resultados analógicos quando comparado ao puramente de Si. O uso de diferentes materiais durante o processo de fabricação induz ao aumento de defeitos nas interfaces do dispositivo. Ao longo deste trabalho foi realizado o estudo da influência da densidade de armadilhas de interface na corrente do dispositivo, demonstrando uma relação direta com o TAT e a formação de uma região de platô nas curvas de IDS x VGS, além de uma forte dependência com a temperatura, aumentando a degradação da corrente para temperaturas mais altas. Além disso, o uso de Ge introduziu maior número de impurezas no óxido, e através do estudo de ruído foi observado que o aumento na densidade de armadilhas no óxido resultou no aumento do ruído flicker em baixa frequência, que para o TFET, ocorre devido ao armadilhamento e desarmadilhamento de elétrons na região do óxido. E mais uma vez, o melhor acoplamento eletrostático devido a redução da espessura de HfO2, resultou na redução desse ruído tornando-se melhor quando comparado à um TFET puramente de Si. Neste trabalho foi proposto um modelo de ruído em baixa frequência para o NW-TFET baseado no modelo para MOSFET. Foram realizadas apenas algumas modificações, e assim, obtendo uma boa concordância com os resultados experimentais na região onde o BTBT é o mecanismo de condução predominante. / This work aims to study the nanowire tunneling field effect transistors (NW-TFET). The analyses were performed based on theoretical explanations, numerical simulations and experimental data. In order to improve the NW-TFET performance, it was used devices with different source compositions, such as Si, SiGe alloy and Ge, besides different thicknesses of HfO2 for the gate dielectric. With the aid of numerical simulations it was obtained the NW-TFET energy band diagrams and analyzed the influence of recombination and generation Shockley-Read-Hall (SRH) on the off current, the influence of the trap assisted tunneling (TAT) at low gate voltage bias (0,5V > VGS > 1,5V) and the direct band to band tunneling (BTBT) at higher gate voltage bias(VGS > 1,5V). The predominance of each conduction mechanisms was confirmed by the Arrhenius plot method, being this method adopted in all analysis in this work. The constant current with the temperature in the BTBT region has drawn attention and due to that, this work have studied the NW-TFET analog performance as function of temperature and also the influence of the source composition. The Ge source device shows an improved tunneling current, related to the bandgap narrowing, which leads to higher ION and transconductance. However, due to the strong BTBT dependence with the electric field, the use of Ge as source results in further ION/IOFF degradation. Despite this, the reduced HfO2 thickness in the gate dielectric, results in better electrostatic coupling, which also increases the tunneling current, making this device to present better analog performance when compared to devices with Si source. The use of different materials during the device fabrication leads to an increase of the interface defects. This work presented the influence of the interface trap density on the current, showing a direct relation with TAT and appearance of a plateau region in the IDS x VGS curves. In addition it was shown a strong temperature dependence increasing the current degradation at higher temperatures. Furthermore, the use of Ge has shown an increase of impurities in the oxide, and through the noise study it was observed the flicker noise increase at low frequency, which for TFETs, occurs due to the electrons trapping and detrapping in the oxide region. Once again, the reduced HfO2 thickness leads to better electrostatic coupling, resulting in noise reduction and becoming better when compared to a devices with Si source. In this work was proposed a low frequency noise model for a NW-TFET based on MOSFET models. Minor changes have been done, and thus a good agreement with the experimental results in the region where the BTBT is predominant conduction mechanism was obtained.

Este trabalho teve como objetivo estudar os transistores de tunelamento por efeito de campo em estruturas de nanofio (NW-TFET), sendo realizado através de analises com base em explicações teóricas, simulações numéricas e medidas experimentais. A fim de avaliar melhorar o desempenho do NW-TFET, este trabalho utilizou dispositivos com diferentes materiais de fonte, sendo eles: Si, liga SiGe e Ge, além da variação da espessura de HfO2 no material do dielétrico de porta. Com o auxílio de simulações numéricas foram obtidos os diagramas de bandas de energia dos dispositivos NW-TFET com fonte de Si0,73Ge0,27 e foi analisada a influência de cada um dos mecanismos de transporte de portadores para diversas condições de polarização, sendo observado a predominância da influência da recombinação e geração Shockley-Read-Hall (SRH) na corrente de desligamento, do tunelamento induzido por armadilhas (TAT) para baixos valores de tensões de porta (0,5V > VGS > 1,5V) e do tunelamento direto de banda para banda (BTBT) para maiores valores tensões de porta (VGS > 1,5V). A predominância de cada um desses mecanismos de transporte foi posteriormente comprovada com a utilização do método de Arrhenius, sendo este método adotado em todas as análises do trabalho. O comportamento relativamente constante da corrente dos NW-TFETs com a temperatura na região de BTBT tem chamado a atenção e por isso foi realizado o estudo dos parâmetros analógicos em função da temperatura. Este estudo foi realizado comparando a influência dos diferentes materiais de fonte. O uso de Ge na fonte, permitiu a melhora na corrente de tunelamento, devido à sua menor banda proibida, aumentando a corrente de funcionamento (ION) e a transcondutância do dispositivo. Porém, devido à forte dependência de BTBT com o campo elétrico, o uso de Ge na fonte resulta em uma maior degradação da condutância de saída. Entretanto, a redução da espessura de HfO2 no dielétrico de porta resultou no melhor acoplamento eletrostático, também aumentando a corrente de tunelamento, fazendo com que o dispositivo com fonte Ge e menor HfO2 apresentasse melhores resultados analógicos quando comparado ao puramente de Si. O uso de diferentes materiais durante o processo de fabricação induz ao aumento de defeitos nas interfaces do dispositivo. Ao longo deste trabalho foi realizado o estudo da influência da densidade de armadilhas de interface na corrente do dispositivo, demonstrando uma relação direta com o TAT e a formação de uma região de platô nas curvas de IDS x VGS, além de uma forte dependência com a temperatura, aumentando a degradação da corrente para temperaturas mais altas. Além disso, o uso de Ge introduziu maior número de impurezas no óxido, e através do estudo de ruído foi observado que o aumento na densidade de armadilhas no óxido resultou no aumento do ruído flicker em baixa frequência, que para o TFET, ocorre devido ao armadilhamento e desarmadilhamento de elétrons na região do óxido. E mais uma vez, o melhor acoplamento eletrostático devido a redução da espessura de HfO2, resultou na redução desse ruído tornando-se melhor quando comparado à um TFET puramente de Si. Neste trabalho foi proposto um modelo de ruído em baixa frequência para o NW-TFET baseado no modelo para MOSFET. Foram realizadas apenas algumas modificações, e assim, obtendo uma boa concordância com os resultados experimentais na região onde o BTBT é o mecanismo de condução predominante. / This work aims to study the nanowire tunneling field effect transistors (NW-TFET). The analyses were performed based on theoretical explanations, numerical simulations and experimental data. In order to improve the NW-TFET performance, it was used devices with different source compositions, such as Si, SiGe alloy and Ge, besides different thicknesses of HfO2 for the gate dielectric. With the aid of numerical simulations it was obtained the NW-TFET energy band diagrams and analyzed the influence of recombination and generation Shockley-Read-Hall (SRH) on the off current, the influence of the trap assisted tunneling (TAT) at low gate voltage bias (0,5V > VGS > 1,5V) and the direct band to band tunneling (BTBT) at higher gate voltage bias(VGS > 1,5V). The predominance of each conduction mechanisms was confirmed by the Arrhenius plot method, being this method adopted in all analysis in this work. The constant current with the temperature in the BTBT region has drawn attention and due to that, this work have studied the NW-TFET analog performance as function of temperature and also the influence of the source composition. The Ge source device shows an improved tunneling current, related to the bandgap narrowing, which leads to higher ION and transconductance. However, due to the strong BTBT dependence with the electric field, the use of Ge as source results in further ION/IOFF degradation. Despite this, the reduced HfO2 thickness in the gate dielectric, results in better electrostatic coupling, which also increases the tunneling current, making this device to present better analog performance when compared to devices with Si source. The use of different materials during the device fabrication leads to an increase of the interface defects. This work presented the influence of the interface trap density on the current, showing a direct relation with TAT and appearance of a plateau region in the IDS x VGS curves. In addition it was shown a strong temperature dependence increasing the current degradation at higher temperatures. Furthermore, the use of Ge has shown an increase of impurities in the oxide, and through the noise study it was observed the flicker noise increase at low frequency, which for TFETs, occurs due to the electrons trapping and detrapping in the oxide region. Once again, the reduced HfO2 thickness leads to better electrostatic coupling, resulting in noise reduction and becoming better when compared to a devices with Si source. In this work was proposed a low frequency noise model for a NW-TFET based on MOSFET models. Minor changes have been done, and thus a good agreement with the experimental results in the region where the BTBT is predominant conduction mechanism was obtained.

Submitted by Vasti Diniz (vastijpa@hotmail.com) on 2017-09-13T12:17:27Z No. of bitstreams: 1 arquivototal.pdf: 26917769 bytes, checksum: 9ff17103475ce4130305b157369d8448 (MD5) / Made available in DSpace on 2017-09-13T12:17:27Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 26917769 bytes, checksum: 9ff17103475ce4130305b157369d8448 (MD5) Previous issue date: 2015-03-06 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / In the present work, we use first-principles calculations based on density functional theory, as implemented in the SIESTA code, to investigate the changes in the structural and electronic properties of the carbon, BN, and hybrid BxCyNz nanotubes produced by one or two of the following mechanisms: doping with carbon atoms, the application of external electric fields, by flattening of the cross section, the encapsulation of a carbon nanowire or the adsorption of hydrogen atoms (hydrogenation). We start with the study of double-walled boron nitride nanotubes (DWBNNTs), zig-zag and armchair, doped with carbon atoms, with chiral vectors (8,0)@(16,0) and (5,5)@(10,10), respectively. Two types of doping were considered: one C atom substituting a B atom on the inner wall (IW) and one C atom substituting a N atom on the outer wall (OW), which we call of CB[IW]@CN[OW], and the opposite situation results in CN[IW]@CB[OW]. In this sense, we generate a (type-p semiconductor)@(type-n semiconductor) and a (type-n semiconductor)@(type-p semiconductor), where the resulting DWBNNTs can be thought of as p-n junctions. At the same time, we apply an external electric field, with magnitude of 0,3 V/Å, in different directions, namely, perpendicular (Ey), parallel (Ex), and antiparallel (E􀀀x) to the line formed by the dopants. Thus, depending on the direction of the applied field, we observe an increase or decrease in the band gap energy between the defect levels (Eig), and such cases are related to the reverse and direct polarization of the p-n junction, respectively. Afterwards, we study the insertion of a carbon nanowire (CNW) inside a (10.0) zigzag carbon nanotube and inside a (10.0) zig-zag BN nanotube. Such systems were called CNW@SWCNT and CNW@SWBNNT, respectively. We produce the flattening of the nanotubes and verify the behavior of the atomic structure of the nanowire as the flattening of the nanotube increases. From the obtained results, it was possible to conclude that, for both CNW@SWCNT and CNW@SWBNNT, there is a critical distance dc (distance between the parallel planes of the flattened nanotubes (d)), with the value of 3.60 Å, so that we can summarize our findings as follows: in the case d > dc, the carbon nanowire does not undergo any deformation; and in the reverse case (d < dc), the carbon nanowire binds to the wall of the nanotube and undergoes deformations. Regarding the electronic properties, we verify that the encapsulation of the CNW inside the SWCNT and SWBNNT, produces a significant reduction of the band gap energy (Eg) of such systems. Moreover, we observe ABSTRACT viii the creation of Dirac points for some flattening ratios of the nanotubes. Finally, we carry out a study on the adsorption of hydrogen atoms (hydrogenation) on the surface of double-walled boron nitride nanotubes (DWBNNTs) and hybrid nanotubes of boron nitride and carbon (DW(BN)xCyNTs). Due to the fact that the nanotubes have two walls, we consider the following cases: (i) coverages of 2H, 4H, 8H, 12H, and 16H on the inner wall, (ii) coverages of 2H, 4H, 8H, 16H, and 32H on the outer wall, and (iii) coverages of 2H, 4H, 8H, 16H, and 32H on both walls. Curiously, we find that for all hydrogen coverages considered, a strong deformation occurs in the hydrogen regions, causing the cross section of the nanotubes take different polygonal shapes: ellipsoidal, rectangular, hexagonal or octahedral. For coverages of 16H and 32H only on the outer wall, we observe that some hydrogens desorbed from the wall forming isolated H2 molecules without preferential orientation. We verify that, in some cases, the bond angles between the B, N and H or C and H atoms exhibit characteristics of the sp3 hybridization. Regarding the structural stability, we verify that the adsorption of H atoms in DWBNCNTs is more favorable than in DWBNNTs. Moreover, we conclude that is possible to control the band gap energy of the nanotubes through the hydrogen coverage. / No presente trabalho, usamos cálculos de primeiros princípios baseados na Teoria do Funcional da Densidade, como implementado no código SIESTA, para investigarmos as alterações nas propriedades estruturais e eletrônicas de nanotubos de carbono, de BN e híbridos BxCyNz, produzidas por um ou dois dos seguintes mecanismos: dopagem com átomos de carbono, aplicação de campos elétricos externos, pelo achatamento da secção transversal, encapsulamento de um nanofio de carbono ou pela adsorção de átomos de hidrogênio (hidrogenação). Iniciamos com o estudo de nanotubos de nitreto de boro de parede dupla (DWBNNTs), zig-zag e armchair, dopados com átomos de carbono, com vetores quirais (8,0)@(16,0) e (5,5)@(10,10), respectivamente. Duas situações de dopagem foram consideradas: um átomo de C substituindo um átomo de B na parede interna (IW) e um átomo de C substituindo um átomo de N na parede externa (OW) a qual chamamos de CB[IW]@CN[OW], e a situação oposta resulta em CN[IW]@CB[OW]. Neste sentido, construímos um (semicondutor do tipo-p)@(semicondutor do tipo-n) e um (semicondutor do tipo-n)@(semicondutor do tipo-p) onde os DWBNNTs resultantes podem ser pensados como junções p-n. Paralelamente, aplicamos um campo elétrico externo, com magnitude de 0,3 V/Å, em diferentes direções, a saber, perpendicular (Ey), paralelo (Ex) e anti-paralelo (E􀀀x) a linha formada pelos dopantes. Assim, dependendo da direção do campo aplicado, observamos um aumento ou diminuição do gap de energia entre os níveis de defeitos (Eig) e tais casos estão relacionados a polarização reversa e direta da junção p-n, respectivamente. Em seguida, estudamos a inserção de um nanofio de carbono (CNW) no interior de um nanotubo de carbono e de BN, ambos com vetor quiral (10.0). Tais sistemas foram chamados de CNW@SWCNT e CNW@SWBNNT, respectivamente. Nós produzimos o achatamento dos nanotubos e verificamos o comportamento da estrutura atômica do nanofio a medida que o achatamento do nanotubo aumenta. A partir dos resultados obtidos, foi possível concluir que para ambos os CNW@SWCNT e CNW@SWBNNT, existe uma distancia crítica dc (distância entre os planos paralelos dos nanotubos achatados (d)), com um valor de 3.60 Å, de tal forma que nós podemos resumir as nossas descobertas como: no caso de d > dc, o nanofio de carbono não sofre nenhuma deformação; e no caso reverso (d < dc), o nanofio de carbono liga-se a parede do nanotubo e sofre deformações. Em relação as propriedades eletrônicas, verificamos que o encapsulamento do CNW nos SWCNT e SWBNNT, produz uma significativa redução do gap de energia (Eg) de tais sisteRESUMO vi mas. Além disso, observamos a formação de pontos de Dirac para algumas taxas de achatamento dos nanotubos. Por último, nós realizamos um estudo da adsorção de átomos de hidrogênio (hidrogenação) sobre a superfície de um nanotubo de parede dupla de nitreto de boro (DWBNNTs) e um nanotubo híbrido de nitreto de boro e carbono (DW(BN)xCyNTs). Devido ao fato dos nanotubos possuírem duas paredes, consideramos os seguintes casos: (i) coberturas de 2H, 4H, 8H, 12H e 16H na parede interna, (ii) coberturas de 2H, 4H, 8H, 16H e 32H na parede externa e (iii) coberturas de 2H, 4H, 8H, 16H e 32H em ambas as paredes. Curiosamente, verificamos que em todas as coberturas de hidrogênio consideradas, uma forte deformação ocorre nos locais de hidrogênio, fazendo a secção transversal dos nanotubos se transformar em diferentes formas poligonais: elipsoidal, retangular, hexagonal ou octaedral. Para coberturas de 16H e 32H apenas na parede externa, observamos que alguns hidrogênios se dessorveram da parede formando moléculas de H2 isoladas sem orientação preferencial. Verificamos que em alguns casos, os ângulos de ligação entre os átomos de B, N e H ou C e H exibem características da hibridação sp3. Com relação a estabilidade estrutural, verificamos que a adsorção de átomos de H em DWBNCNTs é mais favorável do que em DWBNNTs. Ademais, concluímos que é possível controlar o gap de energia dos nanotubos através da cobertura de hidrogênio.