Made available in DSpace on 2015-04-14T13:56:12Z (GMT). No. of bitstreams: 1 407756.pdf: 1790642 bytes, checksum: 336376143b2d186c09e1cfa0d540851d (MD5) Previous issue date: 2008-10-24 / O constante avan?o no processo de fabrica??o de circuitos integrados tem reduzido drasticamente a geometria dos transistores e os n?veis das tens?es de alimenta??o. Em circuitos de alta densidade operando a baixa tens?o, as c?lulas de mem?ria s?o capazes de armazenar informa??o com menos capacit?ncia, o que significa que menos carga ou corrente ? necess?ria para armazenar os mesmos dados. Durante o per?odo de armazenamento, os dados envolvidos est?o suscet?veis a sofrerem influ?ncia de meio, tais como interfer?ncias eletromagn?ticas, radia??es ou at? mesmo falhas do pr?prio hardware envolvido. A falha ? caracterizada como uma invers?o de um ou mais bits de um dado armazenado na mem?ria. Conseq?entemente, os dados poder?o apresentar falhas, que provocar?o erros e comprometer?o a utiliza??o destes dados. Uma forma de resolu??o destes problemas ? a utiliza??o de C?digos Corretores de Erros. Um C?digo Corretor de Erros ?, em ess?ncia, um modo organizado de acrescentar algum dado adicional a cada informa??o que se queira armazenar e que permita, ao recuperarmos a mesma, detectar e corrigir os erros encontrados. A maioria dos C?digos Corretores de Erro em uso s?o desenvolvidos para corrigirem erros aleat?rios, isto ?, erros que ocorrem de maneira independente da localiza??o de outros erros. Contudo, em muitas situa??es, os erros podem aparecer em rajadas. De uma maneira geral, C?digos Corretores de Erros aleat?rios n?o se constituem na forma mais adequada e eficiente para corre??o de erros em rajadas, e a rec?proca tamb?m ? verdadeira. Dos v?rios m?todos propostos pela literatura, para corrigirmos simultaneamente estes dois tipos de erros, o mais efetivo ? o Embaralhamento. O Embaralhador ? um algoritmo, um m?todo que pode ser implementado tanto em hardware quanto em software. ? essencialmente constitu?do por um reordenamento dos bits e ? executado anteriormente ao armazenamento em mem?ria (Embaralhador) e na leitura, os bits s?o novamente reordenados, ou seja, s?o colocados novamente em sua posi??o original (Desembaralhador). Isto provoca um aumento na taxa de detec??o e corre??o destes erros, uma vez que se houver uma interfer?ncia concentrada (rajada de erros) em uma mem?ria, por exemplo, durante o armazenamento, na opera??o de leitura, ao se fazer o desembaralhamento, os erros ficam expostos de forma distribu?da, aparecendo como erros aleat?rios ao decodificador. Esta disserta??o apresenta uma proposta que combina a utiliza??o de C?digos de Detec??o e Corre??o de erros amplamente referenciados na literatura (Hamming, Hamming Estendido, Reed-Muller e Matrix) associados ? t?cnica de Embaralhamento aplicada a Hardware, com o objetivo de aumentar a capacidade de detec??o e corre??o de erros em rajada (erros concentrados). A execu??o dos testes de inje??o de falhas do tipo bit-flip, aplicadas ?s t?cnicas corretoras de erros utilizadas nesta disserta??o, mostraram que com a associa??o da t?cnica de Embaralhamento as mesmas passaram a ser eficientes tamb?m para erros em rajadas

Made available in DSpace on 2015-04-14T13:56:17Z (GMT). No. of bitstreams: 1 418751.pdf: 6725279 bytes, checksum: e5d1c8ffd25a23f7c4192f021029d702 (MD5) Previous issue date: 2009-08-28 / Este trabalho apresenta um estudo do conversor CC-CC Zeta operando no modo de condu??o descont?nuo, produzindo uma corrente senoidal retificada em sua sa?da, corrente esta que ser? entregue ? rede el?trica comercial atrav?s de um inversor de ponte completa operando em baixa freq??ncia. O conversor Zeta, em conjunto com o inversor de ponte completa, forma o inversor m?dulo integrado. Um controle FeedForward ? utilizado para se obter a m?xima pot?ncia dispon?vel nos pain?is solares. Este controle ? desenvolvido atrav?s de aproxima??es lineares das caracter?sticas el?tricas dos pain?is solares quando nestes incidem diferentes n?veis de insola??o e temperatura. ? apresentado neste trabalho o modelo de espa?os de estados m?dio para o conversor Zeta operando no modo de condu??o descont?nuo, considerando a resist?ncia interna da maioria dos seus componentes. Simula??es e resultados experimentais s?o apresentados.

Made available in DSpace on 2015-04-14T13:56:20Z (GMT). No. of bitstreams: 1 425449.pdf: 1505039 bytes, checksum: 6f49f42dd2094687edefde36dcdef070 (MD5) Previous issue date: 2010-03-25 / Atualmente ? poss?vel observar que a ?rea dedicada a elementos de mem?ria em sistemas embarcados (Systems-on-Chip, SoC) ocupa a maior por??o dos circuitos integrados e com o avan?o da tecnologia Very Deep Sub-Micron (VDSM), ? poss?vel integrar milh?es de transistores em uma ?nica ?rea de sil?cio. O fato desta elevada integra??o faz com que surjam novos tipos de defeitos durante a fabrica??o das mem?rias. Assim estes novos desafios exigem o desenvolvimento de novas metodologias de teste de SRAMs capazes n?o s? de detectarem defeitos associados a modelos funcionais, e tamb?m associados a resistive-open defects. Neste contexto, o desenvolvimento de novos e mais eficientes metodologias de teste de mem?ria ? extremamente importante para garantir tanto a qualidade do processo de fabrica??o como o seu correto funcionamento em campo. Assim, o objetivo deste trabalho ? desenvolver uma metodologia de teste que combina um algoritmo simplificado de March com sensores on-chip que monitoram o consumo de corrente est?tica da mem?ria. A avalia??o da viabilidade e efici?ncia da metodologia de teste proposta neste trabalho foi feita baseada em simula??es el?tricas de modelos de falhas aplicadas a um bloco de SRAM. Estas simula??es foram desenvolvidas com HSPICE e CosmosScope em ambiente Synopsys. A partir dos resultados obtidos, foi poss?vel verificar a capacidade de detec??o das falhas permanentes modeladas. A vantagem desta metodologia reside no desenvolvimento de um algoritmo h?brido de teste de mem?rias baseado fundamentalmente nos monitoramentos da tens?o (atrav?s de elementos March) e da corrente est?tica (atrav?s de sensores de corrente on-chip). O resultado desta combina??o ? um novo algoritmo de teste de SRAMs menos complexo, isto ?, capaz de detectar falhas em menor tempo de teste quando comparado com algoritmos existentes, ao passo que garante a mesma cobertura de falhas.

Made available in DSpace on 2015-04-14T13:56:22Z (GMT). No. of bitstreams: 1 434645.pdf: 2873661 bytes, checksum: 6694c7a444c8a14c7c6a3a5f6dbc2b1f (MD5) Previous issue date: 2011-09-08 / Este trabalho apresenta o estudo e o desenvolvimento da modelagem din?mica de pequenos do conversor ZETA operando no modo de condu??o descont?nuo, alimentado a partir de pain?is solares fotovoltaicos, para conex?o ? rede el?trica. Inicialmente, ? apresentado um estudo das principais caracter?sticas das c?lulas solares. Uma an?lise profunda sobre o conversor ZETA operando em regime permanente ? realizada, considerando que o mesmo sintetiza uma onda senoidal retificada de baixa freq??ncia. O conversor ? analisado tanto na freq??ncia de comuta??o como na freq??ncia da rede el?trica. Esta caracter?stica transforma este conversor em uma pe?a fundamental na implementa??o do inversor m?dulo integrado para sistemas fotovoltaicos. Um exame detalhado do comportamento din?mico do conversor ? realizado atrav?s da abordagem do modelo m?dio no espa?o de estados, resultando em um modelo linear anal?tico descrito em vari?veis de estado. Em todas as an?lises se assume a rede el?trica comercial como uma carga com comportamento resistivo (vari?vel). Por fim, o modelo din?mico anal?tico obtido ? validado atrav?s de simula??es computacionais e atrav?s de ensaios laboratoriais em um prot?tipo especialmente elaborado para este fim

Made available in DSpace on 2015-04-14T13:56:31Z (GMT). No. of bitstreams: 1 459325.pdf: 2898170 bytes, checksum: 16df18a4b13e444ddaa394a95eaebeae (MD5) Previous issue date: 2014-03-21 / The use of Real-Time Operating System (RTOS) became an attractive solution to design safety-critical real-time embedded systems. At the same time, we enthusiasti-cally observe the widespread use of multicore processors in an endless list of our daily applications. It is also a common agreement the increasing market pressure to reduce power consumption under which these embedded, portable systems have to operate. As the major consequence, these systems are becoming more and more sensitive to transi-ent faults originated from a large spectrum of noisy sources such as conducted and radi-ated Electromagnetic Interference (EMI) and ionizing radiation (single-event effect: SEE and total-ionizing dose: TID). Therefore, the system s reliability degrades. In this work, we discuss the development and validation of an Infrastructure-Intellectual Prop-erty (I-IP) able to monitor the RTOS activity in a multicore processor system-on-chip. The final goal is to detect faults that corrupt the task scheduling process in embedded systems based on preemptive RTOS. Examples of such faults could be those that pre-vent the processor from attending an interruption of higher priority, tasks that are strict-ly allocated to run on a given core, but are running on another one, or even the execu-tion of low-priority tasks that are passed over high-priority ones in the ready-task list maintained on-the-fly by the RTOS. This I-IP, namely RTOS-Watchdog, was described in VHDL and is connected to each of the processor CPU-Addresses busses. The RTOS Watchdog has a parameterizable interface to easily fit any processor bus. A case-study based on a multicore processor running different test programs under the control of a typical preemptive RTOS was implemented. The case-study was prototyped in a Xilinx Virtex4 FPGA mounted on a dedicated platform (board plus con-trol software) fully developed at the Computing Signals & Systems Group (SiSC) [1] of the Catholic University (PUCRS). For validation, the whole system was exposed to combined effects of EMI and TID. Such experiments were performed in several steps, part of them carried out at PUCRS, Brazil, and part at the Instituto Nacional de Tecnolog?a Industrial (INTI) and Centro At?mico, both located in the city of Buenos Aires, Argentina. The obtained results demonstrate that the proposed approach provides higher fault coverage and reduced fault latency when compared to the native fault detec-tion mechanisms embedded in the kernel of the RTOS. / O uso de sistemas operacionais de tempo real (Real-Time Operating Systems, RTOS), tornou-se uma solu??o atrativa para o projeto de sistemas embarcados cr?ticos de tempo real. Ao mesmo tempo, observamos com entusiasmo o amplo uso de proces-sadores multicores em uma lista intermin?vel de nossas aplica??es di?rias. ? tamb?m um acordo comum a crescente press?o do mercado para reduzir o consumo de energia em que estes sistemas port?teis embarcados necessitam para operar. A principal conse-qu?ncia ? que estes sistemas est?o se tornando cada vez mais suscet?veis ? falhas transi-entes originadas por um amplo espectro de fontes de ru?dos como Interfer?ncia Eletro-magn?tica (Electromagnetic Interference, EMI) conduzida e irradiada e radia??o ioni-zante (single-event transient: SET e total-ionizing dose: TID). Portanto, a confiabilidade destes sistemas ? degradada. Nesta disserta??o, discute-se o desenvolvimento e valida-??o de um I-IP (Infrastructure-Intellectual Property) capaz de monitorar a atividade do RTOS em um processador multicore. O objetivo final ? detectar falhas que corrompem o processo de escalonamento de tarefas em sistema sistemas embarcados baseados em RTOS preemptivos. Como exemplo destas falhas podem ser aquelas que impedem o processador de atender uma interrup??o de alta prioridade, tarefas alocadas para serem executadas por um determinado n?cleo, mas que s?o executadas por outro n?cleo, ou at? a execu??o de tarefas de baixa prioridade enquanto houver tarefas de alta prioridade na lista de tarefas prontas atualizada dinamicamente pelo RTOS. Este I-IP, chamado RTOS Watchdog, foi descrito em VHDL e ? conectado ao Barramento de Endere?os da CPU em cada n?cleo do processador. O RTOS Watchdog possui uma interface parame-triz?vel de modo a facilitar a adapta??o a qualquer processador. Um estudo de caso baseado em um processador multicore executando diferen-tes benchmarks sob o controle de um RTOS preemptivo t?pico foi desenvolvido. O es-tudo de caso foi prototipado em uma FPGA Xilinx Virtex4 montada em uma plataforma dedicada (placa mais software de controle) totalmente desenvolvida no Grupo Compu-ting Signals & Systems (SiSC) [1] da Pontif?cia Universidade Cat?lica do Rio Grande do Sul (PUCRS). Para a valida??o, todo o sistema foi exposto aos efeitos combinados de EMI e TID. Estes experimentos foram realizados em diversos passos, parte deles foram realizados na PUCRS, Brasil e parte no Instituto Nacional de Tecnologia Industrial (INTI) e Centro At?mico, ambos na cidade de Buenos Aires, Argentina. Os resultados demonstram que a abordagem proposta fornece uma maior cobertura de falhas e lat?ncia de falhas reduzida quando comparados aos mecanismos de detec??o de falhas nativos embarcados no kernel do RTOS.

Made available in DSpace on 2015-04-14T13:56:33Z (GMT). No. of bitstreams: 1 463003.pdf: 2663394 bytes, checksum: 0158a49caa9b116197cb1f3a76c44980 (MD5) Previous issue date: 2014-08-22 / Resting State functional Magnetic Resonance Imaging (rs-fMRI) provides information about the functional connectivity of brain areas. However, prior to calculating the functional connectivity of the brain, there is a choice of several preprocessing steps that need to be selected. A critical source of variation between studies arises from distinct preprocessing approaches prior to the functional connectivity analysis. Therefore, a study to examine the reliability of different methods for pre-processing data from rs-fMRI is necessary. In this study, seven preprocessing strategies were tested and the reliability was evaluated between them in Graph Theoretical (GT). The sample used in this study is from a public database and consists of control subjects. Measures of GT were calculated using different strategies, after applying a method of subdividing the brain into 190 regions of interest. The following measures were calculated: global efficiency, characteristic path length, clustering coefficient and local efficiency. The results indicate that there is a significant difference in measurements of GT depending on the preprocessing strategy selected. It was also found that noise estimation parameters are correlated with GT measures. Moreover, it is observed that the level of thresholding chosen in the connectivity matrix can affect the measurements of GT, therefore further studies regarding this topic are needed. It was concluded, based on the sample used in this work that the method of scrubbing by outliers could increase the reliability of measurements of GT and reduce dependence on the movement of the patient's head. / A Resson?ncia Magn?tica Funcional no estado de repouso (rs-fMRI, do ingl?s resting state functional Magnetic Resonance) permite obter informa??es a respeito das ?reas de conectividade funcional do c?rebro. Por?m, a visualiza??o dessa conectividade s? ? poss?vel ap?s aplicar uma s?rie de etapas de processamento de imagens antes que se possa avaliar a conectividade cerebral. Considerando a limita??o na quantifica??o dos dados de rs-fMRI, e sabendo que uma fonte de varia??o cr?tica para a compara??o entre os estudos ? o fato de cada um deles remover, incluir ou mudar par?metros nos passos de pr?-processamento de rs-fMRI, ? necess?rio um estudo para analisar a confiabilidade de diferentes metodologias de pr?processamento de dados de rs-fMRI. Para tanto, a Teoria dos Grafos (TG) foi utilizada como par?metro final para avaliar a conectividade. Neste presente trabalho, foram testadas sete estrat?gias de pr?-processamento e foi avaliada a confiabilidade entre elas quando s?o feitas medidas de TG. A amostra utilizada neste trabalho ? de uma base de dados p?blica e ? composta por indiv?duos controle. As medidas de TG foram calculadas nas diferentes estrat?gias, ap?s aplicar um m?todo de parcelamento do c?rebro em 190 regi?es. Foram calculadas as seguintes medidas: efici?ncia global, comprimento do caminho caracter?stico, coeficiente de agrupamento e efici?ncia local. Os resultados indicaram que existe uma diferen?a significativa nas medidas de teoria dos grafos quando o pr?-processamento ? feito de diferentes maneiras. Foi encontrado tamb?m que par?metros de estimativa de ru?do s?o correlacionados com as medidas de TG. Al?m disso, observa-se que o n?vel de limiariza??o escolhido na matriz de conectividade pode afetar significativamente as medidas de TG, sendo necess?rio um estudo mais aprofundado a respeito deste tema. Concluiu-se, baseado na amostra utilizada neste trabalho, que o m?todo de scrubbing por outliers pode aumentar a confiabilidade das medidas de TG e reduzir a sua depend?ncia com o movimento da cabe?a do paciente.

Made available in DSpace on 2015-04-14T13:56:34Z (GMT). No. of bitstreams: 1 464986.pdf: 769829 bytes, checksum: 49435c45502b8b8d745ac315c7c4ac12 (MD5) Previous issue date: 2015-01-15 / In the last three decades, neuroimaging studies have provided significant advances in knowledge of the human brain, especially of brain areas hitherto little explored, such as olfaction. Many factors have been reported as able to alter the olfactory threshold and, more recently, the clinical relevance related to changes in this threshold has been largely addressed, principally in relation to neurodegenerative diseases. In parallel, many industries have sought innovative tools for assessing the impact of aromas in the population. Given the lack of adequate national tools for these applications, the present research aimed to develop a robust, automated and instrumented method for olfactory stimuli in neuroimaging studies, with a man-machine interface able to control and visualize the function in a user-friendly way. The results showed that the system was instrumented in a manner compatible with the functional magnetic resonance imaging environment. Furthermore, it nebulized the aromatic sample homogeneously and presented a similar velocity and flow of the air in the three valves. Therefore, this instrument will be able to help identify the mechanisms involved in olfactory threshold change in different situations and may provide important clinical advances. Additionally, it can be an auxiliary tool in business marketing strategies. / Os estudos de neuroimagem, nas ?ltimas tr?s d?cadas, proporcionaram avan?os significativos no conhecimento do c?rebro humano, especialmente, de ?reas cerebrais at? ent?o pouco exploradas, como, o olfato. Muitos fatores t?m sido referidos como capazes de alterar o limiar olfativo, e nos ?ltimos tempos, a relev?ncia cl?nica relacionada ?s altera??es nesse limiar tem sido bastante abordada, principalmente, em rela??o a doen?as neurodegenerativas. Em paralelo, muitas ind?strias t?m buscado instrumentos inovadores para avaliar o impacto dos aromas na popula??o. Dada a car?ncia de ferramentas nacionais adequadas para essas aplica??es, o presente trabalho desenvolveu um sistema para est?mulo olfativo robusto, instrumentado e automatizado para estudos de neuroimagens, com uma interface homem-m?quina capaz de controlar e visualizar o funcionamento de forma amig?vel. Os resultados obtidos demonstraram que o sistema desenvolvido foi instrumentado de forma compat?vel com o ambiente de Resson?ncia Magn?tica funcional. Al?m disso, nebulizou a amostra arom?tica de forma homog?nea. Dessa forma, esse instrumento ser? capaz de auxiliar na identifica??o dos mecanismos envolvidos na altera??o do limiar olfativo em diferentes situa??es, podendo proporcionar avan?os cl?nicos importantes; al?m, de poder ser uma ferramenta auxiliar em estrat?gias de marketing empresarial.

Made available in DSpace on 2015-04-14T13:56:36Z (GMT). No. of bitstreams: 1 390448.pdf: 3825423 bytes, checksum: a1aa91f7d0cc0340b01a36c9bad7d632 (MD5) Previous issue date: 2007-02-28 / A tend?ncia no uso de redes convergentes baseadas na tecnologia IP leva a uma necessidade cada vez maior de se manter a qualidade, a ger?ncia controlada e a disponibilidade dos diferentes servi?os oferecidos. Nesse contexto, a obten??o de indicadores de desempenho (KPI) que permitam o gerenciamento e planejamento da rede cresce em import?ncia, fazendo com que diversas alternativas com esse objetivo sejam pesquisadas. Conseq?entemente surgem, por parte de diferentes ?rg?os normativos, iniciativas buscando a padroniza??o de sistemas capazes de extrair esses indicadores da rede. Entre esses ?rg?os, o Internet Engineering Task Force (IETF) buscou formar diversos grupos de trabalho com objetivos bastante espec?ficos dentro desse contexto, sendo que a especifica??o da exporta??o das informa??es de fluxo ficou a cargo do IP Flow Information Transport (IPFIX). Estas informa??es v?m sendo largamente utilizadas em um grande n?mero de aplica??es, incluindo sistemas de engenharia de tr?fego, planejamento de redes, ger?ncia de servi?os e detec??o de ataques. Seguindo as recomenda??es do IPFIX, o presente trabalho foca no desenvolvimento de um sistema para aquisi??o, exporta??o e an?lise de informa??es de fluxo. Para tanto, s?o implementados e avaliados cada um dos elementos respons?veis pelo transporte das informa??es de fluxo, bem como uma aplica??o case de gera??o de matriz de tr?fego. A avalia??o do prot?tipo implementado foi realizada em um ambiente real e controlado, visando verificar a sua estabilidade e precis?o. A partir dos resultados obtidos, foi realizada uma adapta??o ao sistema, melhorando assim o seu desempenho em aplica??es que necessitam de uma base hist?rica de medi??es

Made available in DSpace on 2015-04-14T13:56:36Z (GMT). No. of bitstreams: 1 390449.pdf: 7070244 bytes, checksum: fa979a4a20b6fb9a1ccf51123f365102 (MD5) Previous issue date: 2007-02-28 / T?cnica de amostragem aleat?ria estratificada adaptativa aplicada ? identifica??o de grandes fluxos (fluxos Elefante ), no contexto das redes de comunica??o convergentes baseadas no modelo IP foi implementada, avaliada e os resultados obtidos confrontados com os obtidos em um sistema tradicional de medi??o de fluxos. Foi, ainda, efetuado o diagn?stico das correla??es e diverg?ncias das informa??es inferidas com respeito ? precis?o, confiabilidade e ocorr?ncia de falsos positivos e falsos negativos. Mostrou-se que a t?cnica de amostragem aleat?ria estratificada adaptativa requer o uso de mecanismos especificamente desenvolvidos para a sua utiliza??o e deve ser empregada com base em um conhecimento pr?vio do comportamento usual da rede. Verificou-se que o erro percentual, no uso da t?cnica de amostragem aleat?ria estratificada adaptativa, para fluxos considerados elefante, n?o ultrapassa 3% nas estimativas de contabiliza??o de pacotes e volume de bytes; que o modelo temporal AR(1) para cinco valores passados faz com que o ajuste da taxa de amostragem seja efetivamente adaptativo e que, para condi??es de tr?fego com oscila??es dr?sticas, o modelo temporal AR(1) com tr?s valores passados apresenta uma converg?ncia maior que o modelo AR(1) para cinco e sete valores passados. ?, ainda, apresentada uma revis?o bibliogr?fica abrangendo os principais aspectos relacionados ao gerenciamento de redes, convergindo ao estado da arte relacionado ? aplica??o da amostragem de pacotes. Adicionalmente, ? apresentado o delineamento da t?cnica de amostragem abordada no estudo, sua implementa??o e as principais discuss?es acerca dos resultados obtidos.

Made available in DSpace on 2015-04-14T13:56:39Z (GMT). No. of bitstreams: 1 395024.pdf: 4205635 bytes, checksum: 4ff717d6f44bb5107e794fe791c50d37 (MD5) Previous issue date: 2007-07-30 / A evolu??o dos componentes eletr?nicos de pot?ncia das ?ltimas d?cadas, seguida de diferentes estrat?gias de controle desenvolvidas para conversores de pot?ncia est? resultando em diferentes aplica??es dos conversores de pot?ncia. Uma fam?lia destes conversores ? utilizada como parte do projeto de uma Fonte Ininterrupta de Energia comercial. Esta disserta??o apresenta uma estrat?gia alternativa para controlar uma Fonte Ininterrupta de Energia ou do Ingl?s UPS Uninterruptible Power Supply. Um controle com Modelo Interno Senoidal ? utilizado para realimenta??o da tens?o de sa?da, enquanto uma Realimenta??o Linear da Vari?vel de Estado corrente do Indutor, ? utilizada para melhorar as caracter?sticas din?micas do UPS. Os resultados obtidos s?o comparados com um controlador PID cl?ssico, sendo ambos os controles aplicados a um UPS comercial.