11 |
Configurações do estado de exceção no romance Ensaio sobre a cegueira de José Saramago / Configurations of the emergency state in the novel Ensaio sobre a cegueira by José SaramagoDaniel Teixeira de Mello 27 April 2012 (has links)
Fundação de Amparo à Pesquisa do Estado do Rio de Janeiro / O romance Ensaio sobre a cegueira, do escritor português José Saramago, publicado em 1995, revela profundas críticas à estrutura da sociedade hodierna, bem como sua política. Em vistas desse fato, a presente dissertação investiga as relações políticas e filosóficas presentes no romance, estabelecendo como arcabouço teórico as pesquisas do filósofi italiano Giorgio Agamben sobre o estado de exceção na série de volumes Homo Sacer, que segue a trilha deixada por Michel Foucault sobre os dispositivos de poder e saber na sociedade contemporânea. A pesquisa ora apresentada revela uma leitura do estado de exceção enquanto uma estrutura de exclusão da vida nuaatravés de uma via biopolítica que encontra no romance do escritor português um intenso questionamento sobre o homem moderno descolado de si mesmo / The presente study of the literary work of José Saramago, a portuguese writer, reveals a profound criticism to the structure of power in modern society, as well as, its politics. The hereby presented reading of the novel Ensaio sobre a cegueira, which was published in 1995, intends to perform an interpretative approach based on the studies of the Italian philosopher Giorgio Agamben Reading of the state of emergency. His work follows the studies of the French philosopher Michel Foucault regarding the power devices used by society to create a specific sort of life which is designed according to political purposes. The main thesis over which the presente work is constructed reveals that the bare life can be excluded when na emergency state is declared, and as a resoult, life can be killed
|
12 |
Nouveaux concepts pour l'intégration 3D et le refroidissement des semi-conducteurs de puissance à structure verticale / New concepts for the 3D integration and cooling of vertical power semiconductor devicesVladimirova, Kremena 11 May 2012 (has links)
L'électronique de puissance est en pleine mutation matérielle, technologique et conceptuelle. Cette évolution bouscule l'approche traditionnelle de la conception et de la fabrication des convertisseurs statiques avec pour objectif de proposer des solutions plus performantes, plus fiables et plus compactes et tout cela dans un contexte technico économique de plus en plus exigeant. Cette thèse analyse et expérimente un concept innovant de terminaisons en tension verticales ouvrant la voie vers l'intégration en 3D des composants de puissance mais également l'intégration, au sein même de la zone active d'un échangeur thermique. En s'appuyant sur la technique de réalisation des tranchées profondes issue de la micro électronique, ce document présente une approche permettant la co-intégration de plusieurs composants de puissance indépendants partageant la même électrode et le même substrat en face arrière. L'autre volet de ce travail de thèse est focalisé sur le concept DRIM Cooler (Drift Region Integrated Microchannel Cooler), un réseau de microcanaux perpendiculaires au plan de jonction du composant de puissance permettant son refroidissement direct. Les analyses numériques sont complétées par de nombreuses réalisations, caractérisations et mises en œuvre des approches précitées. / The power electronics field is struggling for new material, technological and conceptual evolutions. These changes induce breakthrough in the conventional design and fabrication of static power converters with the aim to offer more efficient, reliable and compact solutions in an increasingly demanding techno economical context. This PhD thesis presents the results obtained by analyzing, realizing and characterizing an innovative concept based on vertical voltage terminations that opens the way towards the 3D integration of power devices. Moreover, the proposed concept authorizes the integration of a microchannel cooler directly into the drift region of the power device. Based on the realization of deep trench terminations, a technique initially developed for the microelectronics field, this PhD thesis presents an approach allowing the integration of multiple power devices in the same die, all sharing the same backside electrode. This document also focuses on the DRIM Cooler (Drift Region Integrated Microchannel Cooler) concept that allows the direct cooling of the device through multiple parallel microchannels integrated perpendicular to the plane of the device's PN junction. The analytical analysis is completed with numerous realizations, characterizations and practical implementations of the above mentioned concepts.
|
13 |
Methods and Results of Power Cycling Tests for Semiconductor Power DevicesHerold, Christian 19 January 2023 (has links)
This work intends to enhance the state of the research in power cycling tests with statements on achievable measurement accuracy, proposed test bench topologies and recommendations on improved test strategies for various types of semiconductor power devices.
Chapters 1 and 2 describe the current state of the power cycling tests in the context of design for reliability comprising applicable standards and lifetime models.
Measurement methods in power cycling tests for the essential physical parameters are explained in chapter 3. The dynamic and static measurement accuracy of voltage, current and temperature are discussed. The feasibly achievable measurement delay tmd of the maximal junction temperature Tjmax, its consequences on accuracy and methods to extrapolate to the time point of the turn-off event are explained. A method to characterize the thermal path of devices to the heatsink via measurements of the thermal impedance Zth is explained.
Test bench topologies starting from standard setups, single to multi leg DC benches are discussed in chapter 4. Three application-closer setups implemented by the author are explained. For tests on thyristors a test concept with truncated sinusoidal current waveforms and online temperature measurement is introduced. An inverter-like topology with actively switching IGBTs is presented. In contrast to standard setups, there the devices under test prove switching capability until reaching the end-of-life criteria. Finally, a high frequency switching topology with low DC-link voltage and switching losses contributing significantly to the overall power losses is presented providing new degrees of freedom for setting test conditions.
The particularities of semiconductor power devices in power cycling tests are thematized in chapter 5. The first part describes standard packages and addressed failure mechanisms in power cycling. For all relevant power electronic devices in silicon and silicon carbide, the devices’ characteristics, methods for power cycling and their consequences for test results are explained.
The work is concluded and suggestions for future work are given in chapter 6.:Abstract 1
Kurzfassung 3
Acknowledgements 5
Nomenclature 10
Abbreviations 10
Symbols 12
1 Introduction 19
2 Applicable Standards and Lifetime Models 25
3 Measurement parameters in power cycling tests 53
4 Test Bench Topologies 121
5 Semiconductor Power Devices in Power Cycling 158
6 Conclusion and Outlook 229
References 235
List of Publications 253
Theses 257 / Diese Arbeit bereichert den Stand der Wissenschaft auf dem Gebiet von Lastwechseltests mit Beiträgen zu verbesserter Messgenauigkeit, vorgeschlagenen Teststandstopologien und verbesserten Teststrategien für verschiedene Arten von leistungselektronischen Bauelementen. Kurzgefasst der Methodik von Lastwechseltests.
Das erste Themengebiet in Kapitel 1 und Kapitel 2 beschreibt den aktuellen Stand zu Lastwechseltests im Kontext von Design für Zuverlässigkeit, welcher in anzuwendenden Standards und publizierten Lebensdauermodellen dokumentiert ist.
Messmethoden für relevante physikalische Parameter in Lastwechseltests sind in Kapitel 3. erläutert. Zunächst werden dynamische und statische Messgenauigkeit für Spannung, Strom und Temperaturen diskutiert. Die tatsächlich erreichbare Messverzögerung tMD der maximalen Sperrschichttemperatur Tjmax und deren Auswirkung auf die Messgenauigkeit der Lastwechselfestigkeit wird dargelegt. Danach werden Methoden zur Rückextrapolation zum Zeitpunkt des Abschaltvorgangs des Laststroms diskutiert. Schließlich wird die Charakterisierung des Wärmepfads vom Bauelement zur Wärmesenke mittels Messung der thermischen Impedanz Zth behandelt.
In Kapitel 4 werden Teststandstopologien beginnend mit standardmäßig genutzten ein- und mehrsträngigen DC-Testständen vorgestellt. Drei vom Autor umgesetzte anwendungsnahe Topologien werden erklärt. Für Tests mit Thyristoren wird ein Testkonzept mit angeschnittenem sinusförmigem Strom und in situ Messung der Sperrschichttemperatur eingeführt. Eine umrichterähnliche Topologie mit aktiv schaltenden IGBTs wird vorgestellt. Zuletzt wird eine Topologie mit hoch frequent schaltenden Prüflingen an niedriger Gleichspannung bei der Schaltverluste signifikant zur Erwärmung der Prüflinge beitragen vorgestellt. Dies ermöglicht neue Freiheitsgrade um Testbedingungen zu wählen.
Die Besonderheiten von leistungselektronischen Bauelementen werden in Kapitel 5 thematisiert. Der erste Teil beschreibt Gehäusetypen und adressierte Fehlermechanismen in Lastwechseltests. Für alle untersuchten Bauelementtypen in Silizium und Siliziumkarbid werden Charakteristiken, empfohlene Methoden für Lastwechseltests und Einflüsse auf Testergebnisse erklärt.
Die Arbeit wird in Kapitel 6 zusammengefasst und Vorschläge zu künftigen Arbeiten werden unterbreitet.:Abstract 1
Kurzfassung 3
Acknowledgements 5
Nomenclature 10
Abbreviations 10
Symbols 12
1 Introduction 19
2 Applicable Standards and Lifetime Models 25
3 Measurement parameters in power cycling tests 53
4 Test Bench Topologies 121
5 Semiconductor Power Devices in Power Cycling 158
6 Conclusion and Outlook 229
References 235
List of Publications 253
Theses 257
|
14 |
Design, Fabrication and Thermal packaging of WBG power devicesTalesara, Vishank January 2022 (has links)
No description available.
|
15 |
Development of MOCVD GaN Homoepitaxy for Vertical Power Electronic Device ApplicationsZhang, Yuxuan 02 September 2022 (has links)
No description available.
|
16 |
APPLICATIONS OF 4-STATE NANOMAGNETIC LOGIC USING MULTIFERROIC NANOMAGNETS POSSESSING BIAXIAL MAGNETOCRYSTALLINE ANISOTROPY AND EXPERIMENTS ON 2-STATE MULTIFERROIC NANOMAGNETIC LOGICD'Souza, Noel 01 January 2014 (has links)
Nanomagnetic logic, incorporating logic bits in the magnetization orientations of single-domain nanomagnets, has garnered attention as an alternative to transistor-based logic due to its non-volatility and unprecedented energy-efficiency. The energy efficiency of this scheme is determined by the method used to flip the magnetization orientations of the nanomagnets in response to one or more inputs and produce the desired output. Unfortunately, the large dissipative losses that occur when nanomagnets are switched with a magnetic field or spin-transfer-torque inhibit the promised energy-efficiency. Another technique offering superior energy efficiency, “straintronics”, involves the application of a voltage to a piezoelectric layer to generate a strain which is transferred to an elastically coupled magnetrostrictive layer, causing magnetization rotation. The functionality of this scheme can be enhanced further by introducing magnetocrystalline anisotropy in the magnetostrictive layer, thereby generating four stable magnetization states (instead of the two stable directions produced by shape anisotropy in ellipsoidal nanomagnets). Numerical simulations were performed to implement a low-power universal logic gate (NOR) using such 4-state magnetostrictive/piezoelectric nanomagnets (Ni/PZT) by clocking the piezoelectric layer with a small electrostatic potential (~0.2 V) to switch the magnetization of the magnetic layer. Unidirectional and reliable logic propagation in this system was also demonstrated theoretically. Besides doubling the logic density (4-state versus 2-state) for logic applications, these four-state nanomagnets can be exploited for higher order applications such as image reconstruction and recognition in the presence of noise, associative memory and neuromorphic computing. Experimental work in strain-based switching has been limited to magnets that are multi-domain or magnets where strain moves domain walls. In this work, we also demonstrate strain-based switching in 2-state single-domain ellipsoidal magnetostrictive nanomagnets of lateral dimensions ~200 nm fabricated on a piezoelectric substrate (PMN-PT) and studied using Magnetic Force Microscopy (MFM). A nanomagnetic Boolean NOT gate and unidirectional bit information propagation through a finite chain of dipole-coupled nanomagnets are also shown through strain-based "clocking". This is the first experimental demonstration of strain-based switching in nanomagnets and clocking of nanomagnetic logic (Boolean NOT gate), as well as logic propagation in an array of nanomagnets.
|
17 |
Modes de fatigue des métallisations à base d'aluminium dans les composants MOSFET de puissance / Fatigue mechanisms in Al-based metallizations in power MOSFETsRuffilli, Roberta 08 December 2017 (has links)
Cette thèse, effectuée en collaboration entre le CEMES-CNRS, le laboratoire Satie (ENS Cachan) et NXP Semiconductors est motivée par la compréhension des mécanismes de défaillance des dispositifs MOSFET pour les applications dans l'industrie automobile. Un facteur limitant de la fiabilité à long terme des modules de puissance basse tension est le vieillissement électrothermique et/ou thermo-mécanique des parties métalliques de la source: métallisation en aluminium (ou alliage) et fils de connexion. A cause de la différence de coefficient de dilatation thermique entre la métallisation les oxydes et le substrat semi-conducteur, la température atteinte pendant les cycles de fonctionnement (quelques centaines de degrés), induit une déformation plastique inévitable dans le métal, qui est le matériau le plus mou dans l'architecture complexe du MOSFET. Nous avons caractérisé la microstructure métallique avant et après les tests de vieillissement électrothermique accélérés, en utilisant des techniques spécifiques du domaine de la métallurgie physique: microscopie électronique et ionique, cartographie d'orientation de grains et de la composition chimique. Pour la première fois, la métallisation de la source a été caractérisée sous les fils de connexion, qui sont cent fois plus épais que la métallisation. Cet emplacement est critique pour la fiabilité du composant, car le processus de soudure par ultrasons induit une déformation plastique importante qui peut affaiblir la métallisation initiale avant le vieillissement. Ceci est peu étudié dans la littérature en raison de la difficulté à accéder à la métallisation sous les fils sans altérer leur interface, souvent endommagée et fragilisée dans les modules vieillis. Nous avons mis en place des méthodes de préparation d'échantillon, basées sur le polissage ionique, pour étudier cette interface, sans introduire d'artefacts de préparation. Le processus de soudure à froid induit une déformation plastique sévère et non uniforme dans la métallisation sous les fils sans parvenir à recréer un bon contact électrique: de petites cavités et des résidus d'oxyde natif, ont été systématiquement observés à l'interface Al / Al, dans tous les modules analysés, avant et après vieillissement. Le mécanisme principal de défaillance des modules est la génération et la propagation de fissures de fatigue dans l'aluminium, associée à une oxydation locale qui empêche la fermeture de ces fissures. Sous et en dehors des fils de connexion, ces fissures traversent la métallisation perpendiculairement à la surface jusqu'au substrat en silicium en suivant les joints de grains. Cette fissuration est due à la diffusion intergranulaire accélérée des atomes d'aluminium. Dans la zone de soudure, le phénomène de fissuration parallèle à l'interface est favorisé par les imperfections initiales (cavités, oxyde). Les expériences de tomographie ionique ont montré que ces fissures sont confinées à l'interface fil-métal et ne se propagent pas dans le fil malgré sa plus faible résistance mécanique (Al pur, structure à grains plus grands). La propagation de la fissure le long de l'interface Al/Al peut provoquer une diminution du contact entre le fil et la métallisation de la source et éventuellement son décollement. Les fissures dans le métal source peuvent expliquer l'augmentation locale de la résistance et de la température du module qui accélère le processus de vieillissement jusqu'à l'échec. Cette étude a établi de nouvelles techniques dédiées et des méthodes de quantification pour évaluer le vieillissement des parties métalliques des modules MOSFET. La caractérisation complète de l'interface soudée, intrinsèquement défectueuse et la dégradation de la métallisation pendant le vieillissement électrothermique ouvrent la voie à l'amélioration possible les technologies actuelles et au développement potentiel de nouveaux procédés. / This thesis, a collaboration between CEMES-CNRS, Satie laboratory (ENS Cachan) and NXP Semiconductors is motivated by the comprehension of the failure mechanisms of low voltage power MOSFET devices produced for ap- plications in the automotive industry. A limiting factor for the long-term reliability of power modules is the electro- thermal and/or thermo-mechanical aging of the metallic parts of the source: Al metallization and bonding wires. At the temperature reached during the on-off operating cycles (few hundred degrees), the difference in the coefficient of thermal expansion between the metallization and the oxide and semicon- ductor parts induces an inevitable plastic deformation in the metal, which is the softest material in the complex MOSFET architecture. We have characterized the metal microstructure before and after accelerated electro-thermal aging tests, by using specific techniques from the field of the physical metallurgy: electron and ion microscopy, grain orientation and chem- ical composition mapping. For the first time the source metallization has been characterized both away and under the bonding connections, which are one hundred times thicker than the metallization layer. The latter is a critical loca- tion for the reliability assessment because the ultrasonic bonding process may weaken the initial metallization microstructure by adding an important plas- tic deformation prior to aging. This is, however, poorly stated in the literature because of the difficulty to access the metallization under the wires without damaging their bonding, which is known to be particularly weak in case of aged modules. In order to investigate the wire-metallization interface, we have set up origi- nal sample preparations, based on ion polishing, that allowed us to disclose the metallization under the bonding wires without introducing preparation artifacts in the microstructure. The bonding process induces a severe and non- uniform plastic deformation in the metallization under the wires without re- creating a good electrical contact: small cavities and native oxide residues, have been systematically observed at the Al/Al interface, in all the analyzed mod- ules, before and after aging. The main mechanism behind the device failure is the generation and propa- gation of fatigue cracks in the aluminum metallization, associated to a local Al oxidation that prevents these crack from closing. Away and under the wire bonds, they run perpendicularly from the surface down to the silicon substrate following the grain boundaries, due to an enhanced intergranular diffusion of aluminum atoms. In the bonding area, the phenomenon of parallel cracking is favored by the initial imperfections in the wire-metallization bonding. Ion to- mography experiments have shown that these cracks are confined to the wire- metal interface and do not propagate in the wire despite its lower strength (pure Al, larger grain structure). Crack propagation along the Al/Al interface can cause a contact reduction between the wire and the source metallization and eventually its failure. Such discontinuities in the metal can explain the lo- cal increase in the device resistance and temperature that accelerates the aging process until failure. This study settled new, dedicated techniques and quantification methods to as- sess the aging of the metal parts of MOSFET devices. The full characterization of the intrinsically defective interface generated by the bonding process and the metallization degradation during electro-thermal aging indicated paths to possible improvements of current technologies and potential developments of new processes.
|
18 |
Conception d’une nouvelle génération de redresseur Schottky de puissance en Nitrure de Gallium (GaN), étude, simulation et réalisation d’un démonstrateur / Design of a new generation of Gallium Nitride Schottky power rectifier, study, simulation and realization of a demonstratorSouguir-Aouani, Amira 16 December 2016 (has links)
Il y a actuellement un intérêt croissant pour la construction des dispositifs électroniques à semiconducteur pour les applications domotiques. La technologie des semiconducteurs de puissance a été essentiellement limitée au silicium. Récemment, de nouveaux matériaux ayant des propriétés supérieures sont étudiés en tant que remplaçants potentiels, en particulier : le nitrure de gallium et le carbure de silicium. L'état actuel de développement de la technologie 4H-SiC est beaucoup plus mature que pour le GaN. Cependant, l'utilisation de 4H-SiC n’est pas une solution économiquement rentable pour la réalisation des redresseurs Schottky 600 V. Les progrès récents dans le développement des couches épitaxiées de GaN de type n sur substrat Si offrent de nouvelles perspectives pour le développement des dispositifs de puissance à faible coût. C’est dans ce cadre que ma thèse s’inscrit pour réaliser avec ce type de substrat, un redresseur Schottky de puissance avec un calibre en tension de l’ordre de 600V. Deux architectures de redresseurs sont exposées. La première est une architecture pseudo-verticale proposée dans le cadre du projet G2ReC et la deuxième est une architecture latérale à base d’hétérojonction AlGaN/GaN obtenue à partir d'une structure de transistor HEMT. L’optimisation de ces deux dispositifs en GaN est issue de simulation par la méthode des éléments finis. Dans ce cadre, une adaptation des modèles de simulation à partir des paramètres physiques du GaN extraits depuis la littérature a été effectuée. Ensuite, une étude d’influence des paramètres géométriques et technologiques sur les propriétés statiques en direct et en inverse des redresseurs a été réalisée. Enfin, des structures de tests ont été fabriquées et caractérisées afin d’évaluer et d’optimiser le caractère prédictif des simulations par éléments finis. Ces études nous ont conduit à identifier l'origine des limites des structures de première génération et de définir de nouvelles structures plus performantes. / There is increasing interest in the fabrication of power semiconductor devices in home automation applications. Power semiconductor technology has been essentially confined to Si. Recently, new materials with superior properties are being investigated as potential replacements, in particular silicon carbide (SiC) and gallium nitride (GaN). The current state of development of SiC technology is much more mature than for GaN. However, the use of 4H-SiC is not a cost effective solution for realizing a medium and high voltage Schottky diode. Recent advances on the development of thick n-type GaN epilayers on Si substrate offer new prospects for the development of a low-cost Schottky rectifiers for at least medium voltage range 600 V. In the context of our thesis, two types of GaN based rectifier architectures have been studied. The first one is a pseudo-vertical architecture proposed during previous G2ReC project. The second one has a lateral structure with AlGaN/GaN heterojunction, derived from a HEMT structure. The optimization of the Schottky rectifiers has been achieved by finite element simulations. As a first step, the models are implemented in the software and adjusted with the parameters described in the literature. The influence of the geometrical and physical parameters on the specific on-resistance and on the breakdown voltage has been analysed. Finally, the test devices have been realized and characterized to optimize and to validate the parameters of these models. These studies lead to identify the limits of the structures and create a new generation of powerful structures.
|
19 |
Análisis de la implementación de disipadores fluido-viscosos en el comportamiento torsional de una edificación de 5 niveles localizada en Lima / Analysis of the implementation of viscous fluid dissipators in the torsional behavior of a 5-level building located in LimaOrihuela Allende, Giuliana Mercedes, Velazque Olarte, Cristopher Guy 14 April 2021 (has links)
El presente trabajo, consiste en la implementación de estos disipadores fluido-viscosos en una edificación con predominación de muros estructurales de 5 niveles que presenta un comportamiento torsional.
El diseño de estos disipadores, parten con el objetivo de diseño de daño moderado y bajo un sismo de 475 años de periodo de retorno, es decir que la deriva objetivo necesario para el diseño es 0.58%.
Se analiza bajo la colocación en diagonal para amortiguadores lineales y no lineales. La colocación se hace de manera uniforme, y de manera que compense el movimiento torsional. Se colocaron un total de 40 disipadores en todo el edificio.
Entre los principales resultados, la fuerza fuerzas en los disipadores fueron en un orden de 213 ton-f y comportamiento torsional debido a zonas frágiles de la estructura fueran reducidas en 80%. La implementación de los disipadores fluido-viscosos permiten reducir la deriva en 60% y todas las derivas se mantienen por debajo de 0.58%, en teoría.
En un futuro, en el Perú, será necesario implementar una normativa para el diseño y el aporte de amortiguamiento en el edificio. / The present work consists of the implementation of these fluid-viscous dissipators in a building with a predominance of structural walls, of 5 levels that presents a torsional behavior, as well as fails to comply with the permissible drift limit established by Norma Técnica E.030.
The design of these dissipators starts with the design objective of moderate damage and under an earthquake of 475 years of return period, whose corresponding objective drift assumes a value of 0.58%.
It is discussed under diagonal placement for linear and nonlinear dampers. The placement is done uniformly, and in a way that compensates for torsional movement. A total of 40 heatsinks were placed throughout the building, 8 per floor.
Among the main results, the forces in the dissipators were in the order of 200 ton-f and torsional behavior due to flexible areas of the structure were reduced by 80%. The implementation of fluid-viscous heatsinks allows the drift to be reduced by 60%, and all drifts are kept below 0.58%, that is, both linear and non-linear devices meet the target drift, even though the latter have a higher drift, given their lower C, therefore, lower force, less drift control, even so, they are efficient, both structurally and economically, given their lower strength.
In the future, in Peru, it will be necessary to implement a regulation for the design and the cushioning contribution in the building. / Trabajo de investigación
|
20 |
Direct Voltage Control Architectures for Motor DrivesBoler, Okan 09 August 2022 (has links)
No description available.
|
Page generated in 0.0693 seconds