This thesis studies processor architectures suitable for embedded processors. This includes Transport Triggered Architectures (TTA). TTA is programmed by specifying data transport; operations are triggered as a side effect of data transports. In traditional Operation Triggered Architectures (OTA) requested operations are determined by program. Data transports are handled internally by hardware so it's impossible to control and optimize data transfer by compiler. This approach brings an advantage of hardware and software aspects. The aim of this thesis is to design and implement a sample TTA processor in VHDL followed by realization in FPGA. This processor is designed in a generic manner, i.e. customized by set of generic parameters such as data width, number of buses, etc.

No description available.

El presente trabajo consiste en el diseño de un controlador digital para un estimulador de prótesis epiretinal que está conformada por una cámara, un procesador de video, la caja de componentes electrónicos con el controlador incluido y el arreglo de electrodos. Esta prótesis se implanta quirúrgicamente en el paciente que sufre de enfermedades degenerativas de la retina como Retinitis Pigmentosa y Degeneración Macular relacionada con la edad. Las entradas del controlador serán enviadas por un controlador global y las salidas del controlador a un estimulador que usando un arreglo de micro-electrodos estimularía directamente a las neuronas retinales saludables pasando sobre las células fotorreceptoras dañadas por la enfermedad. La forma de onda, periodo, duración, retraso de cada fase y amplitud son importantes para el correcto estimulo de las células neuronales de la retina, por estas razones se diseñó un controlador flexible basado en el diseño ITBCS13 [1] que es capaz de cambiar parámetros y formas de onda de estimulación [2, 3] de forma independiente por canal. Asimismo la corriente de estimulación debe ser bifásica debido a que reduce las cargas residuales que da˜nan el tejido de la retina, por ende la estimulación tendrá una fase catódica y anódica [4]. El controlador digital genera en cuatro canales las formas de onda Senodial, Gaussiana, Rectangular y Triangular a través de las 8 señales de entrada que recibe del controlador global: req, fase, forma onda, tiempo entre fases, tiempo descarga, amplitud, factor duración y reset. Las salidas del controlador al estimulador de cuatro canales serán las fases anódicas, catódicas y la amplitud de la onda: anódico reg , catódico reg y amplitud reg. El diseño del controlador es basado en bloques digitales, codificados por medio del lenguaje de descripción de hardware VHDL. Para realizar la verificación y validación del funcionamiento de dicha descripción se usó la simulación por medio de Testbench en VHDL, empleándose el software ModelSimAltera de la compañía Mentor Graphics [5]. Para la implementación se empleó un FPGA de la familia Cyclone II (tecnología TSMC’s 90-nm) [6]. La frecuencia de operación del controlador es de 164.69 MHz.

Ce mémoire présente la technique employée pour réaliser la simulation en VHDL d'une architecture d'estimateur de canaux pour récepteur à traitement spatiotemporel. Par l'utilisation de réseaux systoliques adaptés pour une future implantation matérielle FPGA, il est possible de démontrer qu'on peut utiliser l'estimation par corrélation et l'estimation par la minimisation de l'erreur quadratique moyenne pour estimer les canaux à la réception d'un système de communication sans fil. Avant tout, une brève revue scientifique sur les systèmes de communication sans-fil est effectué et les deux méthodes d'estimation sont analysées avec Matlab afin de démontrer qu'elles peuvent combattre les distorsions et les évanouissements subis par le signal lors de la transmission. Par la suite, il est proposé d'associer l'utilisation de l'architecture des réseaux systoliques avec les multiplications matricielles. Finalement, deux de ces architectures systoliques sont implantées et utilisées pour la réalisation en VHDL des deux méthodes d'estimation des canaux.

This bachelor's thesis aims to implement a wave propagation experiment on Field-Programmable Gate Array to detect the signal strength at pre-defined frequencies for use in sounding rocket experiments. This includes the choice of suitable components such as analog to digital converters, filters, voltage regulators, and amplifiers. The board prototype was designed by keeping in mind the need for a miniaturized solution that would still provide the wanted results, by following design guidelines. The second part of the project involves the design of the software in a hardware description language. An analysis in MATLAB® was done to determine the parameters needed to successfully reconstruct the transmitted signal on the receiver, while still being able to fit on the given FPGA. To make sure of that, a simulation was performed on ModelSim a tool for simulation and debugging for VHDL. From the simulations, it can be concluded that this design is feasible and that this project gives the basis for further development, to create a viable solution for a wave propagation experiment with a miniaturized payload. / Denna kandidatuppsats syftar till att implementera ett vågutbredningsexperiment på Field-Programmable Gate Array för att detektera signalstyrkan vid fördefinierade frekvenser för användning i sonderingsraketexperiment. Detta inkluderar val av lämpliga komponenter som analog till digital omvandlare, filter, spänningsregulatorer och förstärkare. Kortprototypen designades genom att ha i åtanke behovet av en miniatyriserad lösning som fortfarande skulle ge önskat resultat, genom att följa designriktlinjerna. Den andra delen av projektet involverar design av programvaran i ett hårdvarubeskrivningsspråk. En analys i MATLAB® gjordes för att bestämma parametrarna som behövs för att framgångsrikt rekonstruera den sända signalen på mottagaren, samtidigt som den fortfarande kan passa på den givna FPGA. För att säkerställa det gjordes en simulering på ModelSim ett verktyg för simulering och felsökning för VHDL. Från simuleringarna kan man dra slutsatsen att denna design är genomförbar och att detta projekt ger grunden för vidareutveckling, för att skapa en hållbar lösning för ett vågutbredningsexperiment med en miniatyriserad nyttolast. / Kandidatexjobb i elektroteknik 2022, KTH, Stockholm

No description available.

No description available.

La Transformada Rápida de Fourier SplitRadix (SRFFT) es un algoritmo computacionalmente eficiente que se utiliza para calcular la Transformada Discreta de Fourier (DFT), la cual a partir de una secuencia finita de datos, obtiene otra que describe su comportamiento en el dominio de la frecuencia. Esta herramienta se utiliza en óptica, acústica, física cuántica, teorías de sistemas, tratamiento de señales, reconocimiento de voz, entre otros.

El presente trabajo realizó el diseño genérico y modular de una red neuronal artificial perceptron multicapa MLP orientada al reconocimiento de dígitos manuscritos en un FPGA mediante el lenguaje de descripción de hardware VHDL. El entrenamiento de esta red se realizó externo al chip, en software, mediante la herramienta de Redes Neuronales del Matlab 7.1 y utilizando como imágenes de entrenamiento la base de datos modificada del NIST (MNIST database). Con esto, se logra que el FPGA se dedique solamente a la tarea de reconocimiento, mas no al aprendizaje de la red. Si se quisiera que se cumpla con otra aplicación, bastará con su reentrenamiento en software para obtener los parámetros necesarios e introducirlos en su descripción y configuración.

En la presente tesis, se realizó el diseño de una arquitectura para un sistema neurodifuso ANFIS. Se tomó en consideración un sistema de orden cero de dos entradas y una salida, que cuenta con funciones de pertenencia triangulares en los antecedentes de las reglas difusas. Además, se tuvo en cuenta que el entrenamiento del sistema es realizado fuera de línea (off-line), en MATLAB. La arquitectura diseñada se dividió en cuatro bloques: Fuzzificador, Permutador, Inferencia y Defuzzificador. Cada uno de estos bloques fue tratado como un subsistema y descrito por separado para facilitar su diseño. Posteriormente, se procedió a juntar los cuatro bloques, dando como resultado la arquitectura propuesta para el sistema neurodifuso ANFIS. Esta arquitectura fue descrita de manera modular y genérica mediante el lenguaje de descripción de hardware VHDL y fue implementada en los FPGA Spartan-3 XC3S200 de la empresa Xilinx y Cyclone II EP2C35 de la empresa Altera, utilizando las herramientas que se encuentran dentro de los entornos de desarrollo ISE 11 y Quartus II 9.1, respectivamente. El sistema diseñado fue aplicado a la generación de funciones. Primero, se eligió una función no lineal y se llevó a cabo el entrenamiento del sistema en MATLAB para obtener los parámetros de los antecedentes y consecuentes de las reglas difusas. Después, estos parámetros fueron convertidos a una representación binaria en punto-fijo complemento a dos y almacenados en las memorias ROM del código en VHDL. Finalmente, se realizaron simulaciones sobre los dos FPGA, mencionados anteriormente, para verificar la operación del sistema y poder evaluar su desempeño. Entre los resultados obtenidos, destaca que el tiempo requerido por el sistema para calcular un valor de la función es menor a 10 s (trabajando a una frecuencia de reloj de 50 MHz). Este valor es mucho menor al tiempo requerido por la aplicación en MATLAB, el cual fue de alrededor de 100 ms.