Les transistors ayant un faible niveau de bruit à basse fréquence, une faible puissance de dissipation et fonctionnant à basse température (≤ 4.2 K) sont actuellement inexistants alors qu’ils sont très demandés pour la réalisation de préamplificateurs à installer au plus près des détecteurs ou des dispositifs à la température de quelques dizaines de mK, dans le domaine de l’astrophysique, de la physique mésoscopique et de l’électronique spatiale. Une recherche menée depuis de nombreuses années au LPN vise à réaliser une nouvelle génération de HEMTs (High Electron Mobility Transistors) cryogéniques à haute performance pour répondre à ces demandes. Cette thèse, dans le cadre d’une collaboration entre le CNRS/LPN et le CEA/IRFU, a pour but la réalisation de préamplificateurs cryogéniques pour des microcalorimètres à 50 mK.Les travaux de cette thèse consistent en des caractérisations systématiques des paramètres électriques et des bruits des HEMTs (fabriqués au LPN) à basse température. En se basant sur les résultats expérimentaux, l’une des sources de bruit à basse fréquence dans les HEMTs a pu être identifiée, c’est-à-dire la part du courant tunnel séquentiel dans le courant de fuite de grille. Grâce à ce résultat, les hétérostructures ont été optimisées pour minimiser le courant de fuite de grille ainsi que le niveau de bruit à basse fréquence. Au cours de cette thèse, différentes méthodes spécifiques ont été développées pour mesurer de très faibles valeurs de courant de fuite de grille, les capacités du transistor et le bruit 1/f du transistor avec une très haute impédance d’entrée. Deux relations expérimentales ont été observées, l’une sur le bruit 1/f et l’autre sur le bruit blanc dans ces HEMTs à 4.2 K. Des avancées notables ont été réalisées, à titre d’indication, les HEMTs avec une capacité de grille de 92 pF et une consommation de 100 µW peuvent atteindre un niveau de bruit en tension de 6.3 nV/√Hz à 1 Hz, un niveau de bruit blanc de 0.2 nV/√Hz et un niveau de bruit en courant de 50 aA/√Hz à 10 Hz. Enfin, une série de 400 HEMTs, qui répondent pleinement aux spécifications demandées pour la réalisation de préamplificateurs au CEA/IRFU, a été réalisée. Les résultats de cette thèse constitueront une base solide pour une meilleure compréhension du bruit 1/f et du bruit blanc dans les HEMTs cryogéniques afin de les améliorer pour les diverses applications envisagées. / Transistors with low noise level at low frequency, low-power dissipation and operating at low temperature (≤ 4.2 K) are currently non-existent, however, they are widely required for realizing cryogenic preamplifiers which can be installed close to sensors or devices at a temperature of few tens of mK, in astrophysics, mesoscopic physics and space electronics. Research conducted over many years at LPN aims to a new generation of high-performance cryogenic HEMTs (High Electron Mobility Transistors) to meet these needs. This thesis, through the collaboration between the CNRS/LPN and the CEA/IRFU, aims for the realization of cryogenic preamplifiers for microcalorimeters at 50 mK.The work of this thesis consists of systematic characterizations of electrical and noise parameters of the HEMTs (fabricated at LPN) at low temperatures. Based on the experimental results, one of the low-frequency-noise sources in the HEMTs has been identified, i.e., the sequential tunneling part in the gate leakage current. Thanks to this result, heterostructures have been optimized to minimize the gate leakage current and the low frequency noise. During this thesis, specific methods have been developed to measure very low-gate-leakage-current values, transistor’s capacitances and the 1/f noise with a very high input impedance. Two experimental relationships have been observed, one for the 1/f noise and other for the white noise in these HEMTs at 4.2 K. Significant advances have been made, for information, the HEMTs with a gate capacitance of 92 pF and a consumption of 100 µW can reach a noise voltage of 6.3 nV/√ Hz at 1 Hz, a white noise voltage of 0.2 nV/√ Hz, and a noise current of 50 aA/√Hz at 10 Hz. Finally, a series of 400 HEMTs has been realized which fully meet the specifications required for realizing preamplifiers at CEA/IRFU. The results of this thesis will provide a solid base for a better understanding of 1/f noise and white noise in cryogenic HEMTs with the objective to improve them for various considered applications.

No description available.

La thèse de Giovanni BETTI BENEVENTI portes sur la caractérisation électrique et la modélisationphysique de dispositifs de mémoire non-volatile à changement de phase. Cette thèse a été effectuée dans le cadre d’une cotutelle avec l’Università degli Studi di Modena e Reggio Emilia (Italie).Le manuscrit en anglais comporte quatre chapitres précédés d’une introduction et terminés par uneconclusion générale.Le premier chapitre présent un résumé concernant l’état de l’art des mémoires a changement de phase. Le deuxième chapitre est consacré aux résultats de caractérisation matériau et électrique obtenus sur déposition blanket et dispositifs de mémoire à changement de phase (PCM) basées sur le nouveau matériau GeTe dopé carbone (GeTeC).Le chapitre trois s’intéresse à l’implémentation et à la caractérisation expérimentale d’un setup demesure de bruit a basse fréquence sur dispositifs électroniques a deux terminaux développé auxlaboratoires de l’Università degli Studi di Modena e Reggio Emilia en Italie.Enfin, dans le dernier chapitre est présentée une analyse rigoureuse de l’effet d’auto-chauffage Joulesur la caractéristique I-V des mémoires a changement de phase intégrant le matériau dans la phase polycristalline. / Within this Ph.D. thesis work new topics in the field of Non-Volatile Memories technologies have been investigated, with special emphasis on the study of novel materials to be integrated in Phase-Change Memory (PCM) devices, namely:(a) Investigation of new phase-change materialsWe have fabricated PCM devices integrating a novel chalcogenide material: Carbon-doped GeTe (or simply, GeTeC). We have shown that C doping leads to very good data retention performances: PCM cells integrating GeTeC10% can guarantee a 10 years fail temperature of about 127°C, compared to the 85°C of GST. Furthermore, C doping reduces also fail time dispersion. Then our analysis has pointed out the reduction of both RESET current and power for increasing carbon content. In particular, GeTeC10% PCM devices yield about a 30% of RESET current reduction in comparison to GST and GeTe ones, corresponding to about 50% of RESET energy decrease.Then, resistance window and programming time of GeTeC devices are comparable to those of GST.(b) Advanced electrical characterization techniquesWe have implemented, characterized and modeled a measurement setup for low-frequency noise characterization on two-terminal semiconductor devices.(c) Modeling for comprehension of physical phenomenaWe have studied the impact of Self-induced Joule-Heating (SJH) effect on the I-V characteristics of fcc polycrystalline-GST-based PCM cells in the memory readout region. The investigation has been carried out by means of electrical characterization and electro-thermal simulations.

The main goal of this Master’s thesis is to describe relationship between low frequency noise spectral characteristics of Cadmium-Telluride radiation detectors depending on applied voltage and detectors reaction to illumination of various wavelengths. Also, the reaction and influence of higher operating temperatures were investigated. The noise measurements shown that the dominant noise type at low frequencies is the 1/f noise. Several samples with different resistivity were tested. By comparing results, we are able to estimate the quality of detectors and their sensibility to illumination and higher operating temperatures. We have found that all the studied CdTe detectors are sensitive to one particular wavelength of 548nm. Resulting data were processed by EasyPlot program that provided graphical representation of spectral noise characteristics. All measured characteristics of tested samples are compared and it’s estimated the similarity between the samples.

This letter presents a scalable technique to reduce the power of the analog input stage in neural recording front-ends in Globalfoundries 22 -nm FDSOI. The back-gate voltages are adapted to reduce the threshold voltage and thus allow supply voltage reduction. This adaption increases PVT stability of subthreshold circuits. A comparison to a conventional delta–sigma ADC is drawn and the minimum power point is measured, resulting in 0.7 - μW /channel at 7.2 - μV input-referred noise. Additionally, the transition to smaller technologies promises low-power consumption in the digital domain, by allowing smaller supply voltage and higher integration density.

Noise in electronic circuits can sometimes cause problems. It is especially problematic in for example high sensitive sensors and high end audio and video equipment. In audio and video equipment the noise will make its way into the sound and picture reducing the overall quality. Sensors that are constructed to sense extremely small changes can only pick up changes larger than the noise floor of the circuit. By lowering the noise, sensors can achieve higher accuracy.  This thesis presents an ultra low noise solution of the biasing circuitry to the bolometer used in one of FLIR Systems high end cameras. The bolometer uses different adjustable direct current voltage sources and is extremely sensitive to noise. The purpose is to improve the picture quality and the thermal measurement resolution. A prototype circuit was constructed and in the end of the thesis a final circuit with successful result will be presented.

Dans cette étude nous utilisons une méthode expérimentale novatrice, la mesure du bruit en 1/f, pour approfondir la compréhension des mécanismes de transport dans les compo-sites polymères conducteurs : polyaniline (PANI) - polyméthacrylate de méthyle (PMMA). Une description précise du dispositif utilisé pour ces mesures est présentée. L'influence de la forme de l'échantillon, de la position des contacts électriques et de la méthode de mesure (2 ou 4 contacts) sur le niveau de bruit enregistré est discutée. Puis nous montrons que les composites PANI-PMMA présentent un bruit en 1/f dont l'amplitude S_R, en fonction de la concentration et de la résistance R, suit les lois d'échelle de la percolation avec des exposants critiques kappa=2.19 et w=1.15. L'influence des défauts est testée par l'introduction intentionnelle de coupure dans le réseau conducteur de PANI. La plus forte sensibilité de S_R, comparée à R, est mise en évidence expérimentalement et par simulation numérique.

Low-frequency noise (LFN) is characterized using in-house measurement systems in a variety of SiGe HBT generations. As technology scales to improve the performance and integration level, a large low-frequency noise variation in small geometry SiGe HBTs is first observed in 90 GHz peak fT devices. The fundamental mechanism of this geometry dependent noise variation is thought to be the superposition of individual Lorentzian spectra due to the presence of G/R centers in the device. The observed noise variation is the result of a trap quantization effect, and is thus best described by number fluctuation theory rather than mobility fluctuation theory. This noise variation continues to be observed in 120 GHz and 210 GHz peak fT SiGe HBT BiCMOS technology. Interestingly, the noise variation in the 210 GHz technology generation shows anomalous scaling behavior below about 0.2-0.3um2 emitter geometry, where the noise variation rapidly decreases. Data shows that the collector current noise is no longer masked by the base current noise as it is in other technology generations, and becomes the dominant noise source in these tiny 210 GHz fT SiGe HBTs. The proton response of LFN in SiGe HBTs is also investigated in this thesis. The results show that the relative increase of LFN is minor in transistors with small emitter areas, but significant in transistors with large emitter areas after radiation. A noise degradation model is proposed to explain this observed geometry dependent LFN degradation. A 2-D LFN simulation is applied to SiGe HBTs for the first time in order to shed light on the physical mechanisms responsible for LFN. A spatial distribution of base current noise and collector current noise reveals the relevant importance of the physical locations of noise sources. The impact of LFN in SiGe HBTs on circuits is also examined. The impact of LFN variation on phase noise is demonstrated, showing VCOs with small geometry devices have relatively large phase noise variation across samples.

Nous traitons l'analyse du comportement non linéaire de systèmes électroniques tels que<br />l'oscillateur ou la boucle à verrouillage de phase (PLL). Après un rappel de l'existence intrinsèque des non-linéarités de l'oscillateur, nous exposons les méthodes statistiques classiques de traitement du signal non linéaire (sections de Poincaré, espace des phases, mapping d'Arnold, arithmétique des résonances) sur le modèle de l'oscillateur de Van der Pol. Ce modèle (modèle<br />d'Adler ) permet l'étude de la PLL en régime non linéaire sur laquelle nous identifions des comportements multi-échelles de synchronisation et de régime transitoire à grande constantes de temps.<br />L'étude expérimentale est réalisée à partir de l'asservissement non linéaire de deux oscillateurs ultra-stables radiofréquence de 5 MHz en présence de bruit blanc de fréquence et d'une perturbation périodique issue du modulateur. Une transformation du bruit blanc en bruit en l/f (bruit flicker ou de scintillation) a lieu lorsque le système évolue dans un régime très non linéaire; résultats confirmés par intégrations numériques (Runge-Kutta). La vérification expérimentale des propriétés multi-échelles révèle une structure diophantienne du spectre d'intermodulation issue<br />des propriétés arithmétiques des fréquences. Cette approche arithmétique est également validée dans une expérience de résonance porteuse-enveloppe où l'on module une porteuse (97 MHz)<br />à partir de la détection de la réponse acoustique (300 kHz) d'une ligne à ondes de surface à ondes acousiques de surface (SAW). Les mèmes propriétés non linéaires (chaos, synchronisation,<br />escalier du diable, invariance d'échelle) du système sont identifiées.

The rapid progress of complementary-metal-oxide-semiconductor (CMOS) integrated circuit technology became feasible through continuous device scaling. The implementation of high-k/metal gates had a significantcontribution to this progress during the last decade. However, there are still challenges regarding the reliability of these devices. One of the main issues is the escalating 1/fnoise level, which leads to degradation of signal-to-noise ratio (SNR) in electronic circuits. The focus of this thesis is on low-frequency noise characterization and modeling of various novel CMOS devices. The devices include PtSi Schottky-barriers  for source/drain contactsand different high-kgatestacksusingHfO2, LaLuO3 and Tm2O3 with different interlayers. These devices vary in the high-k material, high-k thickness, high-k deposition method and interlayermaterial. Comprehensive electrical characterization and low-frequency noise characterization were performed on various devices at different operating conditions. The noise results were analyzed and models were suggested in order to investigate the origin of 1/f noise in these devices. Moreover, the results were compared to state-of-the-art devices. High constant dielectrics limit the leakage current by offering a higher physical dielectric thickness while keeping the Equivalent Oxide Thickness (EOT) low. Yet, the 1/f noise increases due to higher number of traps in the dielectric and also deterioration of the interface with silicon compared to SiO2. Therefore, in order to improve the interface quality, applying an interfacial layer (IL) between the high-k layer and silicon is inevitable. Very thin, uniform insitu fabricated SiO2 interlayers with HfO2 high-k dielectric have been characterized. The required thickness of SiO2 as IL for further scaling has now reached below 0.5 nm. Thus, one of the main challenges at the current technology node is engineering the interfacial layer in order to achieve both high quality interface and low EOT. High-k ILs are therefore proposed to substitute SiOx dielectrics to fulfill this need. In this work, we have made the first experiments on low-frequency noise studies on TmSiO as a high-k interlayer with Tm2O3 or HfO2 on top as high-k dielectric. The TmSiO/Tm2O3 shows a lower level of noise which is suggested to be related to smoother interface between the TmSiO and Tm2O3. We have achieved excellentnoise performancefor TmSiO/Tm2O3 and TmSiO/HfO2 gate stacks which are comparableto state-of-the-art SiO2/HfO2 gate stacks. / <p>QC 20151130</p>