Bibliography: leaves 233-234 / xii, 236 leaves : ill ; 30 cm. / Title page, contents and abstract only. The complete thesis in print form is available from the University Library. / Thesis (Ph.D.)--University of Adelaide, Dept. of Computer Science, 1987

- / -

Στόχος της παρούσας διπλωματικής εργασίας, η οποία εκπονήθηκε στο Εργαστήριο Ηλεκτρομηχανικής Μετατροπής Ενέργειας του τμήματος Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών της Πολυτεχνικής Σχολής του Πανεπιστημίου Πατρών, είναι η μελέτη και κατασκευή διάταξης για την παλμοδότηση και τον έλεγχο ενός κινητήρα τύπου ultrasonic, χρησιμοποιώντας ψηφιακό μικροελεγκτή ή FPGA. Αρχικά γίνεται μια παρουσίαση των χαρακτηριστικών των πιεζοηλεκτρικών κινητήρων, γίνεται αναφορά στην αρχή λειτουργίας τους και στα ισοδύναμα κυκλώματα που χρησιμοποιούνται για την ανάλυση της λειτουργίας τους. Στη συνέχεια παρουσιάζονται οι ηλεκτρονικοί μετατροπείς ισχύος που χρησιμοποιούνται για τον έλεγχο των κινητήρων αυτού του τύπου και γίνεται θεωρητική ανάλυση του τρόπου λειτουργίας τους και των μεθόδων παλμοδότησής τους και προσομοιώνεται ένας μονοφασικός αντιστροφέας παλμοδοτούμενος με τη μέθοδο ημιτονοειδούς διαμόρφωσης εύρους παλμών. Ακολουθεί μία περιγραφή των χαρακτηριστικών του μικροελεγκτή που χρησιμοποιήθηκε και του κώδικα του προγράμματός του. Στο επόμενο βήμα πραγματοποιείται η μελέτη και η κατασκευή ενός μετατροπέα συντονισμού για τον έλεγχο του κινητήρα, λόγω περιορισμών που τέθηκαν από το κύκλωμα παλμοδότησης και τέλος παρατίθενται παλμογραφήματα και μετρήσεις που προέκυψαν από τα πειράματα που διενεργήθηκαν. / The goal of this diploma thesis is the study and the construction of a converter in order to drive and control an ultrasonic motor, using digital microcontroller or FPGA.

In this thesis, a variety of algorithms for synthesis and optimisation of combinational and sequential logic circuits are developed. These algorithms could be part of new commercial EGAD package for future VLSI digital designs. The results show that considerable saving in components can be achieved resulting in simpler designs that are smaller, cheaper, consume less power and easier to test. The purpose of generating different sets of coefficients related to Reed Muller (RM) is that they contain different number of terms; therefore the minimum one can be selected to design the circuits with reduced gate count. To widen the search space and achieve better synthesis tools, representations of Mixed Polarity Reed Muller (MPRM), Mixed Polarity Dual Reed Muller (MPDRM), and Pseduo Kronecker Reed Muller (PKRO RM) expansions are investigated. Efficient and fast combinatorial techniques and algorithms are developed for the following: â Bidirectional conversion between MPRM/ MPDRM form and Fixed Polarity Reed Muller forms (FPRM)/Fixed Polarity Dual Reed Muller forms (FPDRM) form respectively. The main advantages for these techniques are their simplicity and suitability for single and multi output Boolean functions. â Computing the coefficients of any polarity related to PKRO_RM class starting from FPRM coefficients or Canonical Sum of Products (CSOP). â Computing the coefficients of any polarity related to MPRM/or MPDRM directly from standard form of CSOP/Canonical Product of sums (CPOS) Boolean functions, respectively. The proposed algorithms are efficient in terms of CPU time and can be used for large functions. For optimisation of combinational circuits, new techniques and algorithms based on algebraic techniques are developed which can be used to generate reduced RM expressions to design circuits in RM/DRM domain starting from FPRM/FPDRM, respectively. The outcome for these techniques is expansion in Reed Muller domain with minimal terms. The search space is 3`" Exclusive OR Sum of Product (ESOP)/or Exclusive NOR Product of Sums (ENPOS) expansions. Genetic Algorithms (GAs) are also developed to optimise combinational circuits to find optimal MPRM/MPDRM among 3° different polarities without the need to do exhaustive search. These algorithms are developed for completely and incompletely specified Boolean functions. The experimental results show that GA can find optimum solutions in a short time compared with long time required running exhaustive search in all the benchmarks tested. Multi Objective Genetic Algorithm (MOGA) is developed and implemented to determine the optimal state assignment which results in less area and power dissipation for completely and incompletely specified sequential circuits. The goal is to find the best assignments which reduce the component count and switching activity simultaneously. The experimental results show that saving in components and switching activity are achieved in most of the benchmarks tested compared with recently published research. All algorithms are implemented in C++.

Η παρούσα διπλωματική εργασία αποσκοπεί στην δημιουργία ενός σύγχρονου και ευέλικτου προγράμματος σε περιβάλλον Matlab, το οποίο θα επιτυγχάνει την ορθή και λεπτομερή προσομοίωση της λειτουργίας των συστοιχιών ηχείων, μέσω της αναπαράστασης της στάθμης ηχητικής πίεσης (SPL) και των διαγραμμάτων κατευθυντικότητας, και το οποίο θα είναι εύκολο στη χρήση και φιλικό προς τον χρήστη μέσω ενός γραφικού περιβάλλοντος το οποίο θα δημιουργηθεί επίσης στο Matlab. Στην εργασία παρούσιαζονται τόσο τα στοιχεία που αποτελούν και συνθέτουν μια συστοιχία ηχείων όσο και οι μετάβλητές που επηρεάζουν την απόδοση λειτουργίας της. Παρουσιάζεται βήμα βήμα η δημιουργία και η εξέλιξη του απαιτούμενου κώδικα καθώς και επεξηγήσεις για την λειτουργία και τον τρόπο χρήσης του. Μέσω πολύπλοκων εξισώσεων γίνεται δυνατή η πλήρης και ακριβής προσομοίωση των συστοιχιών και επακόλουθα η εξαγωγή χρήσιμων συμπερασμάτων όσον αφορά τον τρόπο λειτουργίας τους, τις μεταβλήτές αλλά και τον τρόπο που αυτές επηρεάζουν την στάθμη ηχητικής πίεσης (SPL) των συστοιχιών καθώς και για τον τρόπο βελτιστοποίησης της απόδοσης μιας συστοιχίας. Η ενσωμάτωση του εν λόγω κώδικα σε ένα χρήσιμο και εύχρηστο γραφικό περιβάλλον, κάνει το εν λόγω πρόγραμμα ιδανικό για την μελέτη της συμπεριφοράς των συστοιχιών ηχείων κάτω απο οποιεσδήποτε συνθήκες. / This project presents a modern and flexible program which was created in a Matlab environment and which simulates in great detail the function of loudspeaker arrays through the representation of the Sound Pressure Level (SPL) and the Directivity Functions of all kind of loudspeaker arrays. This program is extremely user friendly since it has been embedded in a Graphic User interface, which was also created in a Matlab environment. In the project are presented the elements of which a loudspeaker array is comprised off and the different variables that affect its performance. There is a step by step presentation of the creation process and the evolution process of the Matlab code as well as instructions for the way of use of the final program. Through complex equations, it is possible to fully simulate the function of loudspeaker arrays with great detail and thus to extract very useful conclusions about their function, and the way that various variables affect their Sound Pressure Level in order to optimize their performance. The embendment of this program in an easy to handle graphic user interface, makes it ideal for the study and research of the behavior of loudspeaker arrays under any circumstances.

- / -

- / -

- / -

Στην παρούσα διπλωματική εργασία, γίνεται η περιγραφή των χαρακτηριστικών των VLIW επεξεργαστών, συγκριτικά με άλλους επεξεργαστές, και στη συνέχεια αναλύεται ο τρόπος με τον οποίο υλοποιήθηκε ένα σύστημα, βασισμένο στη VLIW αρχιτεκτονική. Επιπλέον, παρουσιάζονται τα χαρακτηριστικά των Scratch-pad μνημών, συγκρίνοντάς τα με αυτά των Cache, ενώ υλοποιούνται Scratch-pad μνήμες, στις οποίες θα γίνεται η αποθήκευση των εντολών και των δεδομένων προγραμμάτων που θα εκτελεί ο επεξεργαστής VLIW. Τέλος, αναπτύχθηκε μια εφαρμογή επεξεργασίας εικόνας, με σκοπό να γίνει ο έλεγχος της συμπεριφοράς του συστήματος. / This project describes the characteristics of VLIW processors, compared to other types of processors, and analyses the way in which a system, based on the VLIW architecture, was created. In addition, Scratch-pad memories are compared to Cache memories and added to the system, in order to store the instructions and data of programs being executed by the VLIW processor. Finally, an image processing algorithm was developed with a view to simulate the system's behavior.

Η παρούσα διπλωματική εργασία πραγματεύεται σχεδιασμούς και υλοποιήσεις σε υλικό αρχιτεκτονικών για κρυπτογραφικές συναρτήσεις κατακερματισμού. Στόχος ήταν η ανάπτυξη αρχιτεκτονικών πολλαπλών λειτουργιών για συναρτήσεις κατακερματισμού της οικογένειας Secure Hash Algorithms (SHA). Αναλυτικότερα, αρχικά έλαβε χώρα μελέτη τριών συναρτήσεων κατακερματισμού, και συγκεκριμένα των SHA-1, SHA-256 και SHA-512, καθώς και των αντίστοιχων αρχιτεκτονικών τους (τέσσερα στάδια pipeline). Στη μελέτη αυτή έγινε ανάλυση και εντοπισμός ομοιοτήτων και διαφορών των αρχιτεκτονικών αυτών, όσον αφορά τα δομικά τους στοιχεία και τις επιμέρους παραμέτρους τους. Με βάση τα αποτελέσματα αυτά, και αξιοποιώντας τις ομοιότητες των αρχικών αρχιτεκτονικών, σχεδιάστηκαν δύο αρχιτεκτονικές πολλαπλών λειτουργιών με τέσσερα στάδια pipeline: α) η SHA-1/256 που ενσωματώνει τις λειτουργίες των SHA-1 και SHA-256 αλγορίθμων και b) η SHA-1/256/512 που ενσωματώνει τις λειτουργίες και των τριών. Λόγω της παραπάνω αξιοποίησης, οι αρχιτεκτονικές αυτές παρουσιάζουν μικρή απώλεια σε ταχύτητα, ενώ ταυτόχρονα η επιφάνεια ολοκλήρωσης κρατείται σε χαμηλά επίπεδα. Η ορθή λειτουργία των παραπάνω αρχιτεκτονικών επιβεβαιώθηκε, αρχικά, μέσω εξομοίωσης με το ModelSim της Mentor Graphics, Στη συνέχεια, εκτελέστηκε σύνθεση και place-&-route των αρχιτεκτονικών σε FPGAs της Xilinx (οικογένειες Virtex-4, Virtex-5, Virtex-6) με χρήση της σουίτας Xilinx ISE Design Suite v12.1, από όπου προέκυψαν οι μετρικές της απόδοσής τους (συχνότητα, επιφάνεια, ρυθμαδόποση). Τέλος, πραγματοποιήθηκε, ενδεικτικά, υλοποίηση της αρχιτεκτονικής SHA-1/256 στο board Spartan 3E (xc3s500E) και εκ νέου επιβεβαίωση της ορθής λειτουργίας. / This thesis deals with the design and implementation in hardware architectures for cryptographic hash functions. The aim was to develop multi-mode architectures for the Secure Hash Algorithms (SHA) famylies. Specifically, the study initially held three hash functions, namely SHA-1, SHA-256 and SHA-512, as well as their respective architectures (four-stage pipeline). This study has analyzed and identified similarities and differences of these architectures, on their components and sub-parameters. Based on these results, and using the similarities of the original architecture, we designed two multi-mode architectures with four-stage pipeline: a) SHA-1/256 that integrates the functions of the SHA-1 and SHA-256 algorithms and b) the SHA -1/256/512 incorporating the functions of all three. Due to the above use, the architectures have little loss in speed, while the chip area is kept low. The proper functioning of these architectures was, initially, through simulation with ModelSim (Mentor Graphics), then performed synthesis and place-&-route architectures of FPGAs to Xilinx (families of Virtex-4, Virtex-5, Virtex-6) using the Xilinx ISE Design Suite v12.1, from which emerged the metrics of performance (frequency, area, throughput). Finally, for demonstration reasons, an implementation of the architecture SHA-1/256 board Spartan 3E (xc3s500E) and re-confirmation of its correct operation took place.