Orientadores: Jacobus W. Swart, Edgar Charry Rodriguez / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T13:54:41Z (GMT). No. of bitstreams: 1 ChavezPorras_Fernando_M.pdf: 7348729 bytes, checksum: 99e9c30ec2191af662ee58af3b56feb0 (MD5) Previous issue date: 1996 / Resumo: Neste trabalho é primeiro apresentada uma nova classificação dos sensores eletroquímicos, objetivando fazer um paralelo entre os sensores eletroquímicos convencionais e a crescente geração de sensores eletroquímicos microeletrônicos, ou aqueles fabricados com técnicas de fabricação de circuitos integrados. Em seguida, são apresentados alguns resultados práticos relacionados com o desenvolvimento de um sensor coulométrico baseado em ISFETs. Assim, é proposto um esquema de medida conformado por: dois sensores coulométricos conectados em forma diferencial, e por um circuito eletrônico simples que realiza o cálculo do tempo de titulação a partir da segunda derivada da sua respectiva curva de titulação. O desenvolvimento do sistema inclui: a) o projeto e fabricação dos sensores coulométricos, b) o projeto e implementação com circuitos discretos de : um circuito eletrônico para o processamento do sinal de saída dos ISFETs e uma fonte de corrente simples e sua lógica de controle necessária para gerar pulsos de corrente entre 0-15 JlA. O sistema proposto é testado realizando titulações coulométricas de ácido acético, e serve para determinar concentrações de até 0.007 moles/litro usando pulsos de corrente entre 0-15 JlA. Também é apresentado um modelo simples que nos permite comprovar os resultados das medidas. Após é feita uma discussão relacionada com o mecanismo de operação do dispositivo. Finalmente é apresentado o processo de fabricação dos sensores coulométricos, o qual é baseado em um processo de fabricação de ISFETs padrão / Abstract: Firstly, in this work, is showed a new classification of the electrochemical sensors intending to make a paralell between conventional electrochemical sensors and the new generation of electrochemical microelectronic sensors, or that, fabricated with integrated circuits technology. Next, it is showed some practical results related with developing a based on ISFET coulometric sensor. Therefore, it is proposed a measurement set-up conformed by: two coulometric sensors connected in a diferencial way, and an electronic circuit able to compute the titration time from its second derivative of the respective titulation curve. This work involves: a) the design and fabrication of the coulometric sensors, b) the design and implementation with discret circuits of: an electronic circuit for processing the ISFETs output signal and a simple current source and its necessary controllogic able to supply current pulses of 0-15 J.1A. The proposed system is tested doing coulometric titrationof acetic acid, and is able to determine concentrations until 0.007moles/literusing coulometricpulses of 0-15 J.1A. It is also showna simpie model, which corroborate the measurements, and then is given a discussion related with the mechanism of operation of this device. Finally, it is also shown the fabrication process of the coulometric sensors, which is based on a standãrd ISFET fabrication process / Mestrado / Mestre em Engenharia Elétrica

Orientador: Mario Lucio Cortes / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-07-22T02:12:05Z (GMT). No. of bitstreams: 1 Adario_AlexandroMagnodosSantos_M.pdf: 12173429 bytes, checksum: 7ec475633b793722074b6ede4d259d0c (MD5) Previous issue date: 1997 / Resumo: Este trabalho propõe uma metodologia de projeto de circuitos digitais envolvendo o uso do modelamento comportamental e síntese de alto nível visando o mapeamento tecnológico em componentes reprogramáveis do tipo FPGA. Apresenta uma arquitetura de processador de vizinhança aplicada a imagens digitais e os resultados de sua simulação e da implementação utilizando a metodologia apresentada. Os objetivos principais do trabalho são a validação da metodologia, fazendo um estudo das limitações das ferramentas envolvidas no ciclo de projeto e o impacto na concepção e implementação dos modelos. Também são apresentadas novas contribuições ao modelo da arquitetura proposta. / Abstract: This work proposes a digital circuit design methodology using behavioral modelling and high-level synthesis for technological mapping in FPGA devices. Also, this work introduces an archictecture for neighboorhood processors for digital image applications and the results of its simulation and implementation using the proposed methodology. The main goals of the work are validation of the methodology, including a study on the limitations of the tools used in the design cycle and its impact on model design and implementation. New enhancements to the proposed architecture are also presented. / Mestrado / Mestre em Ciência da Computação

Orientadores: Wilmar Bueno de Moraes, Frank Herman Behrens, Maria Ines Silva de Castro Simas / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-26T23:23:00Z (GMT). No. of bitstreams: 1 Finco_Saulo_D.pdf: 12407690 bytes, checksum: e3deff1e33f83f618f702ad2070474b0 (MD5) Previous issue date: 2000 / Resumo: Este trabalho está relacionado com importantes progressos no projeto de Circuitos Integrados Inteligentes de Potência usando agregados, fundamentados em uma única célula básica contendo transistores NMOS. Tais agregados estão associados de forma matricial adequada para implementar funções genéricas requeri das pelos circuitos de controle de potência. Esta técnica permite o projeto de novos CIs semidedicados de baixo custo, proporcionando uma nova estratégia de configuração de ICs que permite uma fácil implementação industrial em direção à integração Inteligente de Potência utilizando tecnologias CMOS convencionais digita1/analógica, sem nenhuma etapa adicional de processo. A mesma técnica pode também ser aplicada a tecnologias complexas e sofisticadas dedicadas à integração de Circuitos Inteligentes de Potência (Smart Power Technologies), para a prototipagem rápida ou produção em escala industrial destes circuitos. No cenário mundial, um grande esforço têm sido realizados para compatibilizar a integração inteligente de potência com processos CMOS convencionais de baixo custo. Os resultados apresentados comprovam a potencialidade da técnica desenvolvida neste trabalho em muitos nichos de aplicação / Abstract: This work is related to important improvements in Smart Power design using arrays based on a unique NMOS cell type. These arrays are arranged in matrices that can implement generic functions required by power control blocks, thus enabling low cost semicustom designs. This new IC configuration strategy has an easy industrial implementation towards Smart Power using standard digita1/analog CMOS technologies, without any additional processing steps. The same method can also be applied to sophisticated Smart Power technologies, for fast prototyping or even for industrial production. A huge worldwide effort is being carried out to find solutions that may render Smart Power circuits compatible with low cost CMOS technologies. The results show potentialities of these techniques for many niche of applications / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Orientador: Fabiano Fruett / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-15T11:04:01Z (GMT). No. of bitstreams: 1 Oliveira_RafaelVitorDeganide_M.pdf: 11881279 bytes, checksum: d04a6f0af109fc3fea7e375f9c70e4a6 (MD5) Previous issue date: 2009 / Resumo: Sensores e Sistemas Microeletromecânicos (MEMS), integrados em silício, evoluem e se desenvolvem impulsionados principalmente pelo amadurecimento e vigor da indústria micro e nano eletrônica. MEMS estão se disseminando rapidamente em produtos comerciais, tendo, como exemplo, espaço garantido em automóveis onde sensores de pressão e acelerômetros se tornam cada vez mais necessários. Neste trabalho, desenvolvemos e caracterizamos um sistema reator para corrosão úmida anisotrópica em silício capaz de realizar corrosões profundas (>200µm). Este reator possibilita a microfabricação de membranas (sensores de pressão) e cantilevers (acelerômetros) em circuitos integrados e wafers com eletrônica pré-existente. Fatores como qualidade e repetibilidade da corrosão e compatibilidade com o processo de microeletrônica foram estudados. Algumas microestruturas de interesse foram fabricadas e comparadas com resultados obtidos através de um simulador de corrosão anisotrópico em 2D. Concluímos que, devido à boa repetibilidade na taxa de corrosão, um bom controle das estruturas pode ser obtido simplesmente pelo método de parada por tempo. Por fim, o reator foi utilizado para a microfabricação de uma membrana na parte de traz de um wafer com eletrônica ativa, resultando em sensores de pressão microeletrônicos projetados, fabricados e caracterizados com tecnologia nacional / Abstract: Integrated Silicon Sensors and Microelectromechanical Systems (MEMSs) have been developing drived mainly by the micro and nanoelectronic industry's continuous growth. As a result, MEMSs have been spreading out very quickly into commercial products. In fact, MEMSs have undertaken room in automotive market where pressure sensors as well as accelerometers have more and more become essential devices. In this work we developed and characterized a Silicon Anisotropic Wet Etching Reactor, which is capable to realize deep etchings (>200um). This reactor makes possible the microfabrication of membranes (for pressure sensors mainly) and cantilevers (for accelerometers mainly) in integrated circuits and in wafers with a predefined active electronic. We investigated factors such as quality and repeatability of the etching as well as its compatibility with the microelectronic process. To support our study, microstructres were fabricated and compared with the results acquired from a 2D Anisotropic Etching Simulation software. We concluded that due to the good repeatability of the etching rate a precise control of the microstructures can be realized by just using the time-stop method. To close our study, the reactor was used to microfabricate a membrane in the back-side of a wafer with active electronic in the front-side using KOH as etchant in order to realize a pressure sensor. As a result, a microelectronic pressure sensor was entirely designed, fabricated and characterized using national technology / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T08:00:22Z (GMT). No. of bitstreams: 1 Silva_PauloGustavoRaymundo_M.pdf: 1527556 bytes, checksum: 336c660e7ea40af13d4dbbcdddd5bcc3 (MD5) Previous issue date: 2001 / Mestrado

Orientador : Guido Costa Souza de Araujo / Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-01T12:52:13Z (GMT). No. of bitstreams: 1 Azevedo_RodolfoJardimde_D.pdf: 18616768 bytes, checksum: 99d078e8664f7791ae046a28a3108976 (MD5) Previous issue date: 2002 / Resumo: Projetos de sistemas dedicados modernos têm exigido cada vez mais memória de programa para incluir novas funcionalidades como interface com o usuário, suporte a novos componentes, etc. O aumento no tamanho dos programas tem feito com que a área ocupada pela memória em um circuito integrado moderno seja um dos fatores determinantes no seu custo final bem como um dos maiores responsáveis pelo consumo de potência nestes dispositivos. A compressão de código de programa vem sendo considerada como uma estratégia importante na minimização deste problema. Esta tese trata da compressão de programas para execução em sistemas dedicados baseados em arquiteturas RISC. Um amplo estudo demonstra que a utilização do método proposto neste trabalho, Instruction Based Compression (IBC), resulta em boas razões de compressão e implementações eficientes de descompressores. Para a arquitetura MIPS foi obtida a melhor razão de compressão (tamanho final do programa comprimido e do descompressor em relação ao programa original) conhecida (53,6%) utilizando como benchmark programas do SPEC CINT'95. Uma arquitetura pipelined para o descompressor é proposta e um protótipo foi implementado para o processador Leon (SPARC V8). Esta é a primeira implementação em hardware de um descompressor para a arquitetura SPARC, tendo produzido uma razão de compressão de 61,8% para o mesmo benchmark e uma queda de apenas 5,89% no desempenho médio do sistema / Abstract: The demand for program memory in embedded systems has grown considerably in recent years, as a result of the need to accommodate new system functionalities such as novel user interfaces, additional hardware devices, etc. The increase in program size has turned memory into the largest single factor in the total area and power dissipation of a modern System-on-a-Chíp (SoC). Program code compression has been considered recently a central technique in reducing the cost of memory in such systems. This thesis studies the code compression problem for RISC architectures. A thorough experimental study shows that the Instructíon Based Compressíon (IBC) technique proposed herein results in very good compression ratios and efficient decompressor engine implementations. For the MIPS architecture this approach results in the best compression ratio (size of the compressed program divided by the size of the original program) known in the literature (53.6%), when it is evaluated using the SPEC CINT'95 benchmark programs. A decompressor pipelined architecture was developed and prototyped for the Leon (SPARC V8) processor. This is the first implementation of a hardware decompressor on the SPARC architecture, having resulted in a 61.8% compression ratio for the same benchmark, at the expense of a fairly small performance overhead (5.89% on average) / Doutorado / Doutor em Ciência da Computação

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T16:10:50Z (GMT). No. of bitstreams: 1 Cajueiro_JoaoPauloCerquinho_M.pdf: 1255899 bytes, checksum: 31076053bbb9e1463648623b581dcde6 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Jose Raimundo de Oliveira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T00:50:06Z (GMT). No. of bitstreams: 1 Dias_MauricioAraujo_M.pdf: 5205799 bytes, checksum: 983ca32a97e31a92d42806addbfdc977 (MD5) Previous issue date: 2002 / Resumo: Este trabalho tem como objetivo o desenvolvimento de um co-processador para algoritmos de criptografia assimétrica. Trata-se de um co-processador que pode servir de base para a implementação de algoritmos de criptografia assimétrica, não apenas de um dispositivo dedicado a um único algoritmo criptográfico. Para tanto, ele dispõe de uma biblioteca de módulos de circuitos que implem~ntamrotinas básicas úteis a vários desses algoritmos. A implementação é feita em um dispositivo do tipo FPGA. Para testar o funcionamento do co-processador foi escolhido o algoritmo de criptografia assimétrica, baseado no problema do logaritmo discreto sobre curvas elípticas. Os testes práticos do coprocessador apóiam-se no uso de curvas elípticas distintas e de diferentes pontos pertencentes a cada uma dessas mesmas curvas / Abstract: This work has as main objective the development of a co-processor for asymmetric cryptography algorithms. It is a co-processor that can serve for the implementation of asymmetríc cryptography algorithms. It isn't a devíce dedicated to only a cryptographic algorithm. So, it uses a library of hardware modules that implement basic routines useful to several of these algorithms. The implementation is made in a FPGA device. In order to test the operation of this co-processor, we choose the asymmetric cryptography algorithm based on tbe elliptic curve discrete logarithm problem. The practical tests of the co-processor are based on the use of distinct elliptical curves and different points over tbese same curves / Mestrado / Engenharia de Computação / Mestre em Engenharia Elétrica

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:58:22Z (GMT). No. of bitstreams: 1 DalFabbro_PauloAugusto_M.pdf: 2340341 bytes, checksum: 51a8e44036af7334cbe842b7ce88edc3 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T03:56:55Z (GMT). No. of bitstreams: 1 Pessatti_MuriloPilon_M.pdf: 2003159 bytes, checksum: 6593b1ca543f93febd43ee73a1048879 (MD5) Previous issue date: 2002 / Mestrado