Made available in DSpace on 2014-06-11T19:22:36Z (GMT). No. of bitstreams: 0 Previous issue date: 2002-09-19Bitstream added on 2014-06-13T19:28:11Z : No. of bitstreams: 1 tancredo_lo_me_ilha.pdf: 1818873 bytes, checksum: ed384d89dcc56a20c364164f7beef4f2 (MD5) / Este trabalho apresenta uma nova ferramenta de síntese para projetos de sistemas digitais denominada TAB2VHDL. A partir da descrição em diagrama de transição de estados de uma máquina finita, representada no modelo de Mealy, é gerada uma descrição otimizada do sistema na linguagem de VHDL. Elimina-se dessa forma a tarefa árdua com detalhes de projeto. A TAB2VHDL foi comparada com duas outras ferramentas disponíveis comercialmente. Foram projetados diversos chip-set de códigos de transmissão digital utilizados no setor de telecomunicações. Os resultados comprovaram o desempenho satisfatório com relação ao custo de implementação, ao tempo de execução e uso de memória. / This paper presents a new synthesis tool for digital system projects called TAB2VHDL. From the description in states transition diagram of a finite machine, represented in Mealy's model, an optimized system description in VHDL language is generated. Therefore, it is eliminated an arduous task with project details. The TAB2VHDL was compared with two other available commercial tools. It was projected a sort of chip-set digital transmission codes, used in telecommunication sector. The results proved the satisfactory performance related to the implementation cost, to the time of execution and memory use.

Esta dissertação introduz o conceito de cortes KL, o que permite controlar tanto o número K de entradas como o número L de saídas em uma região de um circuito. O projeto de um circuito digital pode ser dividido em duas fases: síntese lógica e síntese física. Dentro de síntese lógica, um dos principais passos é o mapeamento tecnológico. Tradicionalmente, o processo de mapeamento tecnológico somente lida com funções de saída única, para a construção de circuitos. O objetivo deste método é explorar o uso de blocos de múltiplas saídas no mapeamento tecnológico. Para prover escalabilidade, o conceito de fatoração de cortes é estendido para os cortes KL. Algoritmos para enumerar esses cortes e também para enumerar alguns subconjuntos de cortes com características específicas são apresentados e os resultados são mostrados. Como exemplos de aplicações práticas, diferentes algoritmos de cobertura são propostos. O algoritmo guloso é uma alternativa simples e produz bons resultados em área, mas é muito restritivo, pois não é factível em mapeamento orientado à atraso. Outro algoritmo de cobertura apresentado é uma extensão do algoritmo de fluxo de área e permite a utilização de cortes com várias saídas, mantendo possível a consideração de outros custos. Um algoritmo de correspondência Booleana que é capaz de lidar com blocos com múltiplas saídas também é descrito. Isso permite a utilização de uma biblioteca padrão com células com mais de uma saída no mapeamento tecnológico. Os resultados mostram a viabilidade e utilidade do método. / This thesis introduces the concept of KL-feasible cuts, which allows controlling both the number K of inputs and the number L of outputs in a circuit region. The design of a digital circuit can roughly be divided in two phases: logic synthesis and physical synthesis. Within logic synthesis, one of the main steps is the technology mapping. Traditionally, the technology mapping process only handles single output functions, in order to construct circuits. The objective of this method is to explore the use of multiple output blocks on technology mapping. To provide scalability, the concept of factor cuts is extended to KL-cuts. Algorithms for enumerating these cuts and also for enumerating some subsets of cuts with some special characteristics are presented and results are shown. As examples of practical applications, different covering algorithms are proposed. The greedy algorithm is a simple alternative and produces good results in area, but it is too restrictive, as it is not practical in timing oriented mapping. The other covering algorithm presented is an extension to the area flow algorithm and allows cuts with multiple outputs to be used while making possible the control of some other costs. A Boolean matching algorithm that is able to handle multiple output blocks is also described, which permits the use of a standard cell library with more than one output on technology mapping. The results show the viability and usefulness of the method.

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-14T00:43:32Z (GMT). No. of bitstreams: 1 Coimbra_RicardoPureza_M.pdf: 4991793 bytes, checksum: 2b5fb9293ae9abe4c248964485ff74e3 (MD5) Previous issue date: 2009 / Resumo: Fontes de referência de tensão e sensores de temperatura são blocos extensivamente utilizados em sistemas microeletrônicos. Como alternativa à aplicação de estruturas consolidadas, mas protegidas por acordos de propriedade intelectual, é permanente a demanda pelo desenvolvimento de novas técnicas e estruturas originais destes circuitos. Também se destaca o crescente interesse por soluções de baixa tensão, baixo consumo e compatíveis com processos convencionais de fabricação. Este trabalho descreve o desenvolvimento de um circuito que atende a estas exigências, fornecendo uma tensão de referência e um sinal de sensoriamento térmico, obtidos a partir de um arranjo adequado de transistores MOS, que operam em regime de forte inversão. O princípio de operação do circuito desenvolvido foi inspirado no conceito de que é possível empilhar n transistores MOS, polarizados com corrente adequada, de tal forma que a queda de tensão sobre a pilha de transistores, com amplitude nVGS, apresente a mesma taxa de variação térmica que a tensão VGS produzida por um único transistor. Nesta condição, a diferença entre as duas tensões é constante em temperatura, constituindo-se em uma referência de tensão. No entanto, o empilhamento de dois ou mais transistores impossibilita a operação do circuito sob baixa tensão. Isto motivou a adaptação da técnica, obtendo a tensão nVGS com o auxílio de um arranjo de resistores, sem o empilhamento de transistores. Desta forma, o potencial limitante da tensão mínima de alimentação tornou-se a própria tensão de referência, cuja amplitude é próxima de um único VGS. A estrutura desenvolvida fornece também um sinal de tensão com dependência aproximadamente linear com a temperatura absoluta, que pode ser aplicado para sensoriamento térmico. Foram fabricados protótipos correspondentes a diversas versões de dimensionamento do circuito para comprovação experimental de seu princípio de operação. O melhor desempenho verificado corresponde à geração de uma tensão de referência com coeficiente térmico de 8,7ppm/ºC, no intervalo de -40ºC a 120ºC, operando com tensão de 1V. Embora o estado da arte seja representado por índices tão baixos quanto 1ppm/ºC, para a mesma faixa de temperatura, a característica compacta do circuito e seu potencial de aplicação sob as condições de baixa tensão e baixo consumo lhe conferem valor como contribuição para este campo de pesquisa e desenvolvimento. / Abstract: Voltage references and temperature sensors are blocks extensively used in microelectronic systems. As an alternative to the use of consolidated structures that are protected by intellectual property agreements, there is a permanent demand for the development of new techniques and structures for these circuits. It can be also highlighted the growing interest for low-voltage and low-power solutions, implemented in conventional IC technologies. This work describes the development of a circuit that meets these requirements by providing a voltage reference and temperature sensing signal obtained from a suitable arrangement of MOS transistors biased in strong inversion. The operation principle of the circuit developed is based on the concept that it is possible for a stack of n MOS transistors, biased by an appropriate current, to show a voltage drop, equal to nVGS, with the same thermal variation rate as a VGS voltage produced by a single transistor. Hence, the difference between the two voltage signals is temperature independent, characterizing a voltage reference. However, the stacking of two or more transistors prevents the operation of the circuit under low voltage. This fact motivated to adapt the technique by obtaining the voltage nVGS with the aid of an array of resistors and no stacked transistors. The minimum supply voltage becomes limited only by the reference voltage itself, whose amplitude is close to a single VGS. The circuit developed also provides a voltage signal almost linearly dependent with the absolute temperature, which can be applied for thermal sensing. Prototypes corresponding to various dimensional versions of the circuit were produced to experimentally verify the principle of operation. The best performance corresponds to the generation of a voltage reference signal with 8.7ppm/ºC thermal coefficient, from -40ºC to 120ºC, under a 1V supply voltage. Although the state of the art is represented by values as low as 1ppm/ºC, at the same temperature range, the circuit's compact aspect together with the possibility to attend low-voltage and low-power requirements grants it value as contribution to this field of research and development / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Norian Marranghello / Banca: Maria Eliza Brefere Arnoni / Banca: Luiz Carlos Begosso / Resumo: O ensino é de vital importância para a evolução de uma sociedade. Metodologias e ferramentas de ensino visam otimizar e facilitar o aprendizado de forma que o processo de aprendizagem seja eficiente. Descreve-se nesta dissertação um ambiente de apoio ao ensino - chamado Classroom - com ênfase na Teoria das Inteligências Múltiplas cujo objetivo é fornecer ferramentas e guias para a criação de aulas virtuais, facilitando a composição e exposição de complementos para aulas presenciais. Além do ambiente e suas ferramentas, descreve-se também os raciocínios que nortearam a criação de um curso complementar de Sistemas Digitais para demonstração do uso do ambiente, tanto pelo professor que o criou quanto pelos alunos que o estudaram e avaliaram. Em seguida, são relatadas as formas de avaliação do ambiente, bem como os resultados obtidos. Por fim, conclui-se a dissertação com indicações dos pontos positivos que foram identificados com os resultados das avaliações e de melhorias que podem ser realizadas em extensões do ambiente Classroom. / Abstract: Teaching has a vital importance to the evolution of a society. Teaching methodologies and tools aim to optimize and facilitate the learning process so that it becomes more efficient. This dissertation describes a teaching support environment - named Classroom - based on the Theory of Multiple Intelligences whose goal is to provide tools and guides to the creation of virtual classes, facilitating the composition of and exposure to material complimentary to that presented in attendance classes. Besides the environment and its tools, it is also described the reasoning behind the creation of a complementary Digital Systems course to demonstrate the use of the environment by the professor and the students that tested it. Afterwards, the process to evaluate the environment is presented, as well as the obtained results. In the end, the dissertation is concluded with indication of the positive and negative points that were identified by analyses of the evaluations results. Improvements are also proposed so that the Classroom environment may be extended. / Mestre

Nesta tese desenvolveram-se projetos e modelos de indutores planares para circuitos integrados de radiofrequência nas arquiteturas espiral e cross para as tecnologias CMOS AMS 0,35 ?m e IBM 0,13 ?m, visando representar o desempenho destes na faixa de frequências de corrente contínua até 90% da frequência de ressonância. A modelagem empregada utiliza um circuito elétrico equivalente com nove elementos para representar indutores, para o qual é apresentado um processo para extração dos valores dos seus componentes a partir de dados simulados ou medidos. Foi apresentada uma versão estendida da arquitetura cross original, mais flexível e tratável por algoritmos, com uma indutância 25% maior que a arquitetura espiral de mesma área. Utilizou-se planejamento de experimentos para elaborar conjuntos de amostras de indutores com dimensões geométricas variadas nas arquiteturas e tecnologias estudadas, para os quais desenvolveu-se um conjunto de algoritmos específicos para o projeto dos indutores a partir de suas dimensões. A simulação eletromagnética do layout de cada amostra gerou os resultados empregados no desenvolvimento do processo de extração dos valores dos componentes do circuito equivalente, os quais foram relacionados às dimensões geométricas dos indutores através de equações de projeto elaboradas por meio de análise de regressão multivariada e modelos lineares generalizados. Tanto o processo de extração dos valores dos componentes, como as equações de projeto foram validados estatisticamente pela comparação dos resultados das simulações dos respectivos circuitos equivalentes com os resultados das simulações eletromagnéticas dos layouts dos indutores em cada arquitetura e tecnologia, demonstrando a correspondência entre estes. Discrepâncias observadas em alta frequência entre os resultados de simulação eletromagnética dos indutores e seus respectivos circuitos equivalentes são associados a limitações do modelo de circuito usado, que não considera os fenômenos de correntes de Foucault (correntes de turbilhonamento) e efeito pelicular. O processo de modelagem desenvolvido, devido a sua generalidade, pode ser aplicado ao desenvolvimento de outros modelos de circuito elétrico para indutores, ou mesmo para modelagem de outros componentes passivos para circuitos integrados, como capacitores, resistores e transformadores. / In this thesis were developed designs and models for planar inductors for radiofrequency integrated circuits in the spiral and cross architectures for AMS 0.35 ?m and IBM 0.13 ?m CMOS technologies, aiming to represent the inductors performance in the frequency range of direct current up to 90% of resonant frequency. The employed modeling used an equivalent circuit for inductors with nine elements, for which a process for extracting the values of its components from simulated or measured data is presented. An extended version of the original cross architecture was presented, more flexible and treatable by algorithms, with an inductance 25% larger than the spiral architecture of the same area. Design of experiments was used to elaborate sets of inductor samples with different geometric dimensions in the studied architectures and technologies. Algorithms were developed to design the layout of each inductor considering its architecture and specific dimensions. The layout electromagnetic simulation of each sample generated the results used in the process developed for extracting the values of the components of the equivalent circuit model, which were related to the geometric dimensions of the inductors through design equations elaborated by multivariate regression analysis and generalized linear models. Both the component extraction process and the design equations were statistically validated by comparing the simulation results of the respective equivalent circuit models with the results of the electromagnetic simulations of the inductor layouts in each architecture and technology, demonstrating matching between them. Observed discrepancies at high frequency between the electromagnetic simulation results for the inductors and their respective equivalent circuits are associated with limitations of the circuit model used, which does not consider eddy currents and skin effect phenomena. The modeling process developed, due to its generality, can be applied to the development of other electric circuit models for inductors, or even to model other passive components for integrated circuits, such as capacitors, resistors and transformers.

Frente à crescente necessidade de que novas tecnologias sejam capazes de operar com confiabilidade em ambientes hostis, a análise dos efeitos da radiação ionizante em dispositivos semicondutores se tornou um ramo de pesquisa em contínua ascensão, contribuindo para o desenvolvimento de tecnologias estratégicas e promovendo o aprimoramento científico e o desenvolvimento tecnológico da humanidade. Por outro lado, a atual tecnologia CMOS de fabricação de circuitos integrados apresenta sinais de limitação, em grande parte, devido às características físicas inerentes ao seu princípio de funcionamento, sendo necessário, portanto, que dispositivos com novos mecanismos de operação e geometrias sejam desenvolvidos. Dentre eles, transistores de tunelamento induzido por efeito de campo (TFET) se destacam por apresentarem menor corrente de dreno quando desligados e a possibilidade de se atingir inclinações de sublimiar abaixo do limite teórico estabelecido por dispositivos MOSFET de 60 mV/déc à temperatura ambiente, permitindo-se a redução da tensão de alimentação dos transistores para cerca de 0,5 V. Buscando contribuir com as necessidades destas duas áreas de pesquisa, neste projeto de mestrado, foi analisado o comportamento de TFETs de silício com porta tripla, fabricados sobre lâmina SOI (silício sobre isolante), submetidos a até 10 Mrad(Si) de dose acumulada total enquanto não polarizados, gerada por uma fonte de prótons de 600 keV de energia. Em uma análise inicial, após exposição de dispositivos de 1 µm de largura de aleta a uma dose de 1 Mrad(Si), foi possível observar uma redução no nível corrente de dreno de estado ligado do dispositivo (ION ? 300 pA) de até 10%, não associada à uma alteração da corrente de porta. Além disso, o efeito da radiação nesses transistores reduz de 10% para 2% quando se aumenta o comprimento do canal de 150 nm para 1 µm. As razões para ambos os fenômenos foram discutidas com base na competição entre os efeitos de divisão da corrente de dreno na primeira e segunda interfaces e do aumento da resistência de canal em dispositivos mais longos. Para uma análise em função da dose acumulada total, dispositivos SOI TFET e SOI MOSFET, ambos de porta tripla, foram caracterizados eletricamente 14 dias após cada etapa de irradiação. De maneira geral, dispositivos de ambas as tecnologias, com largura de aleta igual a 40 nm, apresentaram baixa susceptibilidade aos efeitos cumulativos da radiação ionizante. No entanto, quando considerados dispositivos com largura de aleta muito maior que a altura da aleta (WFIN = 1 µm), nos quais a influência das portas laterais sobre o acoplamento eletrostático do canal é praticamente inexistente, transistores túnel-FET se destacaram positivamente. Esses dispositivos se mostraram resistentes aos efeitos de dose ionizante total (TID) mesmo para doses de 5 Mrad(Si), enquanto os transistores SOI MOSFET apresentaram uma variação gradual de seus parâmetros a cada dose acumulada. Um exemplo disso é a variação observada na inclinação de sublimiar, de 32,5% nos transistores SOI MOSFET e 5,6% nos transistores SOI TFET. Somente após 10 Mrad(Si) de irradiação por prótons é que os TFETs de aleta larga apresentaram variações mais significativas em sua curva de transferência (ID x VG). Tanto para a configuração como tipo P quanto para a configuração como tipo N, notou-se um deslocamento de até 80 mV da curva de transferência do dispositivo para a esquerda, provocado, segundo análise via simulações, pelas cargas fixas positivas geradas pela irradiação no óxido enterrado do dispositivo. Adicionalmente, foi possível observar um aumento da corrente de tunelamento assistido por armadilhas (TAT) nesses dispositivos, provocada pelo aumento da densidade de estados de interface causada também pelos efeitos de TID. O aumento de TAT foi reconhecido como o principal responsável pela degradação de 23,3% da inclinação de sublimiar dos TFETs, com WFIN igual 1 µm, após 10 Mrad(Si). Apesar das mudanças observadas, foi possível se sugerir, através da comparação com transistores SOI MOSFET de dimensões equivalentes, que transistores de tunelamento induzido por efeito de campo podem, futuramente, se tornar referência no quesito imunidade aos efeitos de dose ionizante total. / In light of the increasing need for new technologies to be able to operate reliably in harsh environments, the analysis of the effects of ionizing radiation on semiconductor devices has become a continually rising field of research, contributing to the development of strategic technologies and promoting scientific improvement and technological development of humankind. On the other hand, the current CMOS technology for the manufacture of integrated circuits shows signs of limitation, mostly, due to the physical characteristics inherent to its operating principle, thus, it is necessary that devices with new operating mechanisms and geometries be developed. Among them, tunnel field-effect transistors (TFET) stand out because of its lower OFF state current and the possibility of reaching subthreshold swing below the theoretical limit established by MOSFET devices of 60 mV/dec at room temperature, allowing to reduce transistors supply voltage to about 0.5 V. In order to contribute with both areas, the behavior of silicon based triple gate TFETs fabricated on a SOI (silicon-on-insulator) substrate and exposed to a total cumulative dose of 10 Mrad (Si) (while not biased) generated by a 600 keV proton beam was analyzed. In an initial analysis after exposure of 1 µm width devices to 1 Mrad(Si), it was possible to observe an ON state current reduction (ION ? 300 pA) up to 10%, not associated to a gate current change. Beyond that, irradiation effects on these devices reduce from 10% to 2% with the channel length increasing from 150 nm to 1 µm. The reasons behind these phenomena were discussed based on the competition between a high channel resistance present in longer devices and the TFET drain current reduction due to the irradiation. For a total cumulative dose analysis, triple gate SOI TFET and triple gate SOI MOSFET devices were characterized 14 days after each irradiation phase. In general, devices of both technologies, with 40 nm fin width, presented low susceptibility to the cumulative effects of ionizing radiation. However, for devices with fin width larger than fin height (WFIN = 1 µm) in which the influence of side gates on the electrostatic coupling of the channel is weak, tunnel-FET transistors have stood out. These devices were resistant to the effects of total ionizing dose (TID) even for doses as high as 5 Mrad(Si), while SOI MOSFET transistors showed a gradual variation of their parameters at each accumulated dose. The variation observed for the subthreshold swing, for example, was about 32.5% for SOI MOSFET devices and 5.6% for SOI TFET devices. TFETs with wider fin have shown significant variations on its transfer characteristic (ID x VG) only after 10 Mrad(Si) of proton irradiation. For both P-type and N-type configurations, it was observed a shift of the transfer curve to the left up to 80 mV caused by, according to simulations, the positive fixed charges generated in the buried oxide by irradiation. In addition, it was possible to observe a trap assisted tunneling (TAT) current increase caused by interface states promoted by TID effects. The increase of TAT was recognized as the main responsible for the degradation of 23.3% of the subthreshold swing of the TFETs after 10 Mrad(Si). In spite of the observed changes, it was possible to suggest, through comparison with SOI MOSFET devices of equivalent dimensions, which tunnel field-effect transistors may become a reference when considering immunity against total ionizing dose effects.

Neste trabalho é apresentado o estudo teórico-experimental a respeito das propriedades piezoresistivas de dois tipos de materiais com estrutura amorfa. O primeiro material estudado é o carbono semelhante ao diamante e o segundo é o óxido de estanho dopado com índio. O estudo compreende o levantamento bibliográfico sobre os materiais, projeto teórico e prático de estruturas individuais de testes e piezoresistores configurados em ponte completa, além da realização das caracterizações elétricas, mecânicas e térmicas de acordo com um arranjo experimental proposto. As caracterizações experimentais foram implementadas usando a técnica de flexão de uma viga engastada e a teoria das pequenas deflexões. Os diferentes materiais caracterizados e analisados apresentaram o efeito piezoresistivo e um sinal de sensibilidade mecânica condizente com as características esperadas para estes filmes. Ambos os filmes respondem as variações da temperatura de forma linear e apresentam uma direção de dependência com a temperatura. Os filmes de carbono amorfo hidrogenado livre de dopantes apresentam curvas de corrente e tensão características indicando um mecânismo de condução elétrica complexo devido a sua diversidade de microestruturas e relacionado aos parâmetros de processos de deposição. Os filmes com nitrogênio são mais estáveis termicamente com coeficientes da ordem de - 4900 ppm/ºC. Os resultados encontrados indicam a existência de dois tipos de portadores de cargas responsáveis pela mobilidade média, resistividade e efeito piezoresistivo. Os filmes de óxido de estanho dopado com índio livre e com 5 % e 10 % de oxigênio no plasma apresentam características de diminuição da resistência elétrica com o esforço mecânico e exibem efeitos de piezoresistividade na faixa de - 12 a - 23. Amostras destes filmes com oxigênio apresentaram um fator de sensibilidade mecânica muito baixa e são menos estáveis termicamente que as amostras livres de oxigênio. Os filmes estudados podem ser usados em aplicações envolvendo extensiometria ou mesmo em sensores de pressão piezoresistivos após adequação do processo de deposição e de recozimentos térmicos. / This tesis presents the piezoresistivity theoretical and experimental study for two materials with amorphous structure. The first material is the Diamond Like Carbon and the other is the Indium Tin Oxide. The work includes the bibliographic study, theoretical and practical design of structures for testing individual and piezoresistors configured in bridge, in addition to the completion of the characterizations electrical, mechanical and thermal according to a proposed experimental arrangement. The experimental characterizations have been implemented using the technique of cantilever and the theory of small deflections. The different materials analyzed showed the piezoresistive effect with some order of magnitude and a sign of sensitivity to mechanical stress of tension consistent with the characteristics expected for these types of films. Both films respond to changes in temperature in a very linear and have a direction of dependency with the temperature according to the literature. The films of free doping have curves of current and voltage characteristics for this type of material indicating a mechanism of electric conduction very complex because of its diversity of microstructures and processes related to the parameters of the deposition and films with nitrogen are more thermally stable with coefficients of order of - 4900 ppm/ºC. The results indicate the existence of two types of charge carriers responsible for the average mobility and hence the resistivity and the piezoresistive effect. The films of indium tin oxide free and with some oxygen content in plasma presents characteristics of decreased electrical resistance to mechanical stress and exhibit effects of piezoresistive in the range of - 12 to - 23. Samples of these films with oxygen showed a factor of very low mechanical sensitivity and are less stables to thermal effect the samples free of oxygen. The films studied can be used in certain applications such strain gauges or even in piezoresistive pressure sensors, after adequate process of deposition and thermal annealing.

Os antigos e já bem desenvolvidos dispositivos para tratamentos e/ou análise de amostras têm sido grandemente estudados para novas adaptações, devido à importância de se construir sistemas miniaturizados. A obtenção destes sistemas miniaturizados baseia-se não apenas na construção ou metodologia, mas pode depender de modificação superficial para melhoria de desempenho ou diferenciação de aplicações. A modificação de superfície com filmes finos obtidos por plasma é bem conhecida na Microeletrônica. Assim, este trabalho teve como objetivo avaliar a possibilidade do uso da modificação superficial pela produção de filmes finos a partir da polimerização por plasma de Tetraetilortossilicato, TEOS - para fabricação de estruturas miniaturizadas, principalmente para retenção e/ou pré-concentração, em pré-tratamento de amostras ou mesmo para proteção de sistemas de detecção. A metodologia utilizada correspondeu a testes destes filmes em canais ou membranas seletivas. Quanto aos canais utilizou-se geometria planar e/ou tridimensional; as membranas foram testadas em geometria planar. Microcanais tridimensionais, usados tanto em fase gasosa como líquida, foram testados para determinação de retenção/pré-concentração de compostos orgânicos voláteis. Para testes de retenção de compostos inorgânicos em fase líquida (água como solvente) utilizaram-se não só microcanais, tridimensionais ou planares, como também membranas. Proteção de sistemas de detecção exigiu o uso de geometria plana. Quanto ao filme a base de TEOS, este foi testado imediatamente após a deposição, após envelhecimento por no mínimo seis meses ou após exposição a condições adversas como a que levam à hidrólise de radicais orgânicos presentes no filme, ou mesmo após hidrofobização da superfície, por exposição à Hexametildissilazana, HMDS. A construção de dispositivos, com canal planar ou tridimensional, permitiu o desenvolvimento de diferentes sistemas de tratamento, e respectivos métodos de análise, para separação, retenção e pré-concentração de amostras. Os resultados obtidos demonstraram que um dispositivo com canal tridimensional, tratado pela deposição a base de TEOS e posterior hidrólise do filme, permite a retenção de íons e formação de clusters de cobre, em fase líquida. Do mesmo modo, permite a separação de compostos orgânicos em pequena concentração e retenção de compostos polares, em fase gasosa. Para dispositivo planar foi observada a separação de íons através de estrutura plana, similar às utilizadas em eletrocromatografia. Os estudos processados permitiram propor pequenos dispositivos, de baixo custo e fabricação simples, que podem ser facilmente implantados na área de análises. Assim, o canal tridimensional testado tem comportamento semelhante ao de uma pré-coluna. Como é de simples construção e sua entrada e saída possui similaridades com uma pré-coluna comercial, a instalação desta pré-coluna em um cromatógrafo miniaturizado requererá poucas etapas. Essa nova pré-coluna também apresentaria grandes vantagens se fosse adicionada imediatamente antes de detectores não específicos, tais como os usados no nariz eletrônico. Pela diminuição de compostos presentes na mistura, as dificuldades de análise dos resultados igualmente decresce, pela maior facilidade de criação de padrões. / The long-established and well-known devices for sample pretreatment and/or analysis have been widely studied to new adaptations due to the miniaturization trend. The production of these miniaturized systems requires not only new approach on manufacturing and methodology but also depends on surface modification for performance improvement or new applications development. Surface modification using plasma-produced thin films is well established in Microelectronics. Therefore, the aim was to evaluate the use of Plasma polymerized Tetraethylorthosilicate surface modification on manufacturing of miniaturized structures. The main use of such a modification is on devices for sample pretreatment - retention, pre-concentration, or even for protecting detection system surface. The methodology carried out tested these thin films in channels and selective membranes. Whereas channels used three-dimensional and planar geometries, membranes were tested only with planar geometries. Three-dimensional microchannels, used in gaseous or liquid phase, were tested for retention/preconcentration of volatile organic compounds (VOCs). Retention of inorganic compounds in aqueous liquid phase was tested using not only three-dimensional and planar microchannels but also membranes. Protection of detection systems required planar geometry. TEOS thin film was tested after: deposition, ageing for several months; exposition to severe environmental conditions that leads to hydrolysis of organic radicals present in the film; surface hydrophobization due to hexamethyldisilazane, HMDS, exposure. Manufacturing of miniaturized three-dimensional and planar devices leads to some solutions on sample pretreatment and respective analysis methodology. These devices can be used for separation, retention and pre-concentration. The results pointed out that a threedimensional microchannel with plasma deposited TEOS film previously hydrolyzed allows ion retention and clusters formation in a copper aqueous solution. Furthermore, in gaseous phase, VOCs in small concentration can be separated whereas polar compounds can be retained. Planar device allows separation of inorganic ions in a structure similar to the ones used in electrochromatography. Small and low-cost devices are thus here provided, which can easily be machined and are very useful in the chemical analysis field. The three-dimensional microchannel presented behavior similar to the one of a chromatographic pre-column. This microchannel can also be easily adapted to a miniaturized chromatograph. Other possible use is in sample pretreatment, coupled ahead of non-specific detectors, such as electronic noise arrays, since it can decrease the numbers of compounds to be detected and, consequently, reduce drawbacks concerning results analysis.

No intervalo de valores de frequência de poucos kHz até 1 MHz, nomeado às vezes como região de dispersão ?, as estruturas das células são o principal determinante da impedância do tecido. Esse é o fundamento básico da Espectroscopia da Bioimpedância Elétrica - EBE, a qual tem importância significativa como ferramenta de diagnóstico do câncer de colo no útero - CCU. A EBE consiste na medição de impedância elétrica do tecido cervical para diferentes valores de frequência. A diferença do comportamento no valor da impedância na frequência entre o tecido normal e o cancerígeno é usada para detectar o nível de neoplasia. Um bloco importante do Sistema EBE é o bloco gerador de sinal, o qual está composto principalmente de: a) Oscilador Controlado Numericamente - NCO, b) Conversor Digital - Analógico - DAC e c) Fonte de Corrente Controlada por Tensão - VCCS. O Objetivo do presente trabalho foi o projeto dos blocos principais do Gerador de Sinal para aplicação da Espectroscopia da Bioimpedância Elétrica na Detecção do Câncer no colo do Útero. O Gerador de Sinal é composto de: Oscilador Controlado Numericamente baseado no algoritmo de CORDIC, Conversor Digital - Analógico de 10 bits e Fonte de Corrente Controlada por Tensão. É apresentado o projeto do Oscilador Controlado Numericamente (NCO) de 10 bits baseado na arquitetura iterativa do CORDIC e otimizado em termos da área. O NCO foi implementado na Tecnologia CMOS do Processo da TSMC 180 nm por meio do FREE MINI@SIC IMEC-TSMC 2015. As especificações do projeto foram obtidas dos requerimentos da aplicação da Espectroscopia da Bioimpedância Elétrica - EBE na detecção do Câncer no Colo do Útero - CCU. A arquitetura proposta é composta fundamentalmente de: seletor de frequência de 5 bits, gerador do valor angular, bloco de pré-rotação, unidade aritmética do CORDIC, Unidade de Controle e tabela de busca da referência para arco-tangente. A área do núcleo para este componente foi de 133µmx133µm, ou seja, 0,017689 mm². Foi configurado para gerar 32 valores de frequência de sinais sinusoidais no intervalo de valores de frequência de 100 Hz até 1 MHz com um erro máximo de 0,00623% entre os valores de frequência obtidos da simulação e os resultados experimentais. O Conversor Digital - Analógico foi projetado no nível do esquemático numa arquitetura Current-Steering Segmentada 6-4 com valores de DNL<0,1 LSB e INL<0,2 LSB obtidos na análise de corners. O circuito VCCS foi projetado, simulado e fabricado em Tecnologia CMOS da TSMC 130 nm com polarização de 1,3 V. A Fonte de Corrente de Howland proposta foi baseada no amplificador operacional auto polarizado complementar de cascode dobrado (SB-CFC). De acordo com os requerimentos do padrão internacional IEC:60601-1 o valor pico da corrente sinusoidal foi ajustado em 10 µA. De acordo com aplicação da EBE para a CCD, as especificações do SB-CFC-AO foram calculadas para obter uma corrente sinusoidal na faixa de frequência de 100 Hz até 1 MHz com impedância de saída maior do que 1 MOhm a 1 MHz de frequência. Foram executadas simulações post-layout e os principais resultados foram: 10±0,0035 µA para a amplitude na corrente de saída na faixa de frequência especificada com 5 kOhm de resistência de carga, valores de impedância de saída maiores do 1,6 MOhm a 1 MHz; variações na amplitude da corrente de saída menores do que 0,4% para impedância de carga de 10 Ohm até 5 kOhm. O resultado experimental em termos de não-linearidade apresentou o máximo de 2% da plena escala. De acordo com os resultados obtidos, o desempenho do VCCS é adequado para aplicações da EBE na CCD. / In the frequency range of a few kHz to 1 MHz, sometimes referred to as the ? dispersion region, cell structures are the main determinant of tissue impedance. That is a basic fundamental of Electrical Bio-Impedance Spectroscopy - EBS, which has a significant importance as a diagnostic tool for Cervical Cancer Detection - CCD. EBS consists in the measurements of Electrical Impedance of cervical tissue at different values of frequency. The difference of behavior of impedance value in the frequency of normal tissue and cancerous tissue is used to detect the level of neoplasia. An important block of EBS System is the block signal generator, which is mainly composed of: a) Numerically Controlled Oscillator - NCO, b) Digital to Analog Converter - DAC and c) Voltage Controlled Current Source - VCCS. The aims of this work was to design the main blocks of a Signal Generator for Electrical Bio-Impedance Spectroscopy applied to Cervical Cancer Detection. The signal generator is composed by: CORDIC-Based Numerically Controlled Oscillator, 10-bits Digital-to-Analog Converter and Voltage Controlled Current Source - VCCS. A 10-bit Numerically Controlled Oscillator (NCO) based on the iterative architecture of COordinate Rotation DIgital Computer (CORDIC) optimized in terms of area is presented. The NCO was implemented in a TSMC CMOS 180 nm technology process on the FREE MINI@SIC IMEC-TSMC. The design specifications were obtained from the requirements for application of Electrical Bio-Impedance Spectroscopy (EBS) to Cervical Cancer Detection (CCD). The proposed architecture is basically composed by: 5-bit frequency selector, angle generator, pre-rotator block, CORDIC Arithmetic Unit, Control Unit and lookup table for arctangent reference. The area of this IC for the CORE circuit was 133µm X 133µm, i.e. 0,017689 mm². It was configured in order to generate 32 different frequencies for output sinusoidal signals in the frequency range of 100Hz up to 1MHz with maximum error of 0,00623% in frequency values obtained of comparison of theoretical and experimental results. The 10 bits DAC was implemented in a 6-to-4 Current Steering Segmented architecture with DNL<0,1 LSB and INL<0,2LSB obtained from corners analysis. The circuit VCCS was designed, simulated and fabricated in TSMC 130 nm CMOS technology at 1.3V power supply. The proposed Howland Current Source is based on Self-Biased Complementary Folded Cascode (SB-CFC) Operational Amplifier (OA). Complying with the requirements for medical electrical equipment of international standard ABNT-NBR-IEC-60601-1 the sinusoidal current peak amplitude was settled at 10 µA. In accordance with the requirements of the EBS for CCD, the specifications for the SB-CFC-OA were calculated to meet the 100 Hz to 1 MHz frequency range for the sinusoidal output current and the output impedance higher than 1 MOhm at 1 MHz frequency. Post-layout simulations were run and the main results were: 10 ± 0.0335 µA for the output current peak amplitude over the specified frequency range and with 5 kOhm load impedance; values above 1.6 MOhm output impedance @ 1 MHz; nominal current amplitude variations lower than 0.4% for load impedances in the range of 10 Ohm up to 5 kOhm. And the experimental result for maximum non-linearity was 2% of full scale. From these results, the performance of the VCCS is adequate for EBS-CCD applications.

A redução no consumo de potência em circuitos eletrônicos tem se tornado um dos requisitos mais importantes em projetos, especialmente com o recente aumento no número e na variedade de dispositivos móveis ou operados à bateria. Em tais dispositivos, o gerenciamento eficiente de energia é, muitas vezes, considerado mais importante que sua capacidade de processamento. Unidades lógico-aritméticas (ULAs) são componentes fundamentais em processadores, sendo responsáveis por executar as instruções que envolvem processamento numérico ou lógico. Normalmente, a ULA é o componente de maior consumo em um processador, o que a torna alvo de diversos estudos sobre técnicas para redução de consumo. Este trabalho apresenta um resumo sobre consumo de potência em circuitos digitais CMOS e as principais técnicas para sua redução, assim como os fundamentos para o projeto de ULAs, incluindo um estudo sobre algumas topologias para construção de somadores, deslocadores e multiplicadores e uma visão geral sobre a implementação de operações com números de ponto-flutuante e sobre a organização interna da ULA. É realizado o projeto de uma ULA de números inteiros de 16 bits em uma tecnologia CMOS de 0,35 \'mü\'m com aplicação de algumas das técnicas de redução de consumo apresentadas, que opera a uma frequência máxima de 212 MHz em tensão de alimentação de 3,3 V, consumindo, em média, 57 \'mü\'W e ocupando uma área de 0,121 \'MM POT.2\'. Este projeto é, ainda, comparado a uma ULA de referência, projetada na mesma tecnologia e com mesmas características funcionais, mas sem a utilização de quaisquer técnicas de redução de consumo. / The power consumption reduction in electronic circuits has turned one of the most important design requirements, especially with the recent increase of the number and variety of mobile or battery operated devices. In such devices, the efficient energy management is, many times, considered more important than its processing capability. Logic and arithmetic units (ALUs) are fundamental components in processors, being responsible for executing the instructions involving logic and numeric processing. Usually, the ALU is the most power consuming component in a processor, which makes it the target of several studies about power reduction techniques. This work presents a brief about power consumption in CMOS digital circuits and the major techniques for its reduction as well the fundamentals of ALU design, including a study about some topologies for adders, shifters and multipliers and a general view about floating-point number operations and about ALUs internal organization. It is realized the design of a 16-bit integer ALU in a 0,35 \'mü\'m CMOS technology with the application of some presented power reduction techniques that operates on a maximum frequency of 212 MHz on 3,3 V supply voltage, consuming, on average, 57 \'mü\'W and occupying an area of 0,121 \'MM POT.2\'. This design is also compared to a reference ALU, designed on the same technology and with same functional characteristics, but without using any power reduction techniques.