L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de contraintes économiques, une unique mémoire externe partagée (SDRAM). Par conséquent, la conception du système de mémoire principale, et plus particulièrement l'architecture du contrôleur de mémoire, est devenu un facteur très important dans la détermination de la performance globale du système. Le choix d'un contrôleur de mémoire qui répond aux besoins de l'ensemble du système est une question complexe. Cela nécessite l'exploration de l'architecture du contrôleur de mémoire, puis la validation de chaque configuration par simulation. Bien que l'exploration de l'architecture du contrôleur de mémoire soit un facteur clé pour une conception réussite d'un système, l'état de l'art sur les contrôleurs de mémoire ne présente pas des architectures aussi flexibles que nécessaire pour cette tâche. Même si certaines d'entre elles sont configurables, l'exploration est restreinte à des ensembles limités de paramètres tels que la profondeur des tampons, la taille du bus de données, le niveau de la qualité de service et la distribution de la bande passante. Plusieurs classes de trafic coexistent dans les applications réelles, comme le trafic de service au mieux et le trafic de service garanti qui accèdent à la mémoire partagée d'une manière concurrente. En conséquence, la considération de l'interaction entre le système de mémoire et la structure d'interconnexion est devenue vitale dans les SoCs actuels. Beaucoup de réseaux sur puce (NoCs) fournissent des services aux classes de trafic pour répondre aux exigences des applications. Cependant, très peu d'études considèrent l'accès à la SDRAM avec une approche système, et prennent en compte la spécificité de l'accès à la SDRAM dans les systèmes sur puce à base de réseaux intégrés. Cette thèse aborde le sujet de l'accès à la mémoire dynamique SDRAM dans les systèmes sur puce à base de réseaux intégrés. Nous introduisons une architecture de contrôleur de mémoire totalement configurable basée sur des blocs fonctionnels configurables, et proposons un modèle de simulation associé relativement précis temporellement et à haut niveau d'abstraction. Ceci permet l'exploration du sous-système de mémoire grâce à la facilité de configuration de l'architecture du contrôleur de mémoire. En raison de la discontinuité de services entre le réseau sur puce et le contrôleur de mémoire, nous proposons également dans le cadre de cette thèse un protocole de contrôle de flux de bout en bout pour accéder à la mémoire à travers un contrôleur de mémoire multiports. L'idée, simple sur le principe mais novatrice car jamais proposée à notre connaissance, se base sur l'exploitation des informations sur l'état du contrôleur de mémoire dans le réseau intégré. Les résultats expérimentaux montrent qu'en contrôlant l'injection du trafic de service au mieux dans le réseau intégré, notre protocole augmente les performances du trafic de service garanti en termes de bande passante et de latence, tout en préservant la bande passante moyenne du trafic de service au mieux.

Cette thèse examine comment se construit et évolue la légitimité individuelle du contrôleur de gestion en situation dans l'organisation. Dans un premier temps, un cadre conceptuel est élaboré pour permettre l'étude de la légitimité professionnelle individuelle d'un contrôleur de gestion. Est en particulier mise en évidence la présence de natures et de sources de légitimité distinctes, sur lesquelles se fondent les stratégies de légitimation des contrôleurs. La recherche se fonde sur des études de cas multiples réalisées sur trois terrains distincts. Elle permet de dégager des trajectoires individuelles de construction de légitimité. L'analyse transversale des cas révèle les mécanismes collectifs qui peuvent orienter les trajectoires. Elle détaille les mécanismes d'évaluation qui conduisent les trajectoires à être fructueuses, mais aussi infructueuses. Elle démontre également " l'attraction " que les pressions institutionnelles exercent sur ces trajectoires individuelles de construction de légitimité.

Cette thèse examine comment se construit et évolue la légitimité individuelle du contrôleur de gestion en situation dans l’organisation. Dans un premier temps, un cadre conceptuel est élaboré pour permettre l’étude de la légitimité professionnelle individuelle d’un contrôleur de gestion. Est en particulier mise en évidence la présence de natures et de sources de légitimité distinctes, sur lesquelles se fondent les stratégies de légitimation des contrôleurs. La recherche se fonde sur des études de cas multiples réalisées sur trois terrains distincts. Elle permet de dégager des trajectoires individuelles de construction de légitimité. L’analyse transversale des cas révèle les mécanismes collectifs qui peuvent orienter les trajectoires. Elle détaille les mécanismes d’évaluation qui conduisent les trajectoires à être fructueuses, mais aussi infructueuses. Elle démontre également « l’attraction » que les pressions institutionnelles exercent sur ces trajectoires individuelles de construction de légitimité. / This PhD dissertation examines how the professional legitimacy of management accountants is individually built and evolves over time in organizations. First, a conceptual framework is set to study the individual professional legitimacy of management accountants. It particularly clarifies how legitimation strategies are based on different natures and sources of legitimacy. This research is based on multiple in-depth case studies led in three different organizations. In-depth analysis for each case and inter-case comparison provide a framework for drafting trajectories. Our findings reveal that controllers’ individual legitimacy trajectories end up at a common legitimacy referential (functional legitimacy and cognitive legitimacy), in accordance with management accountant profession archetypes. Our results show institutional pressures placed on the management accountant legitimacy construction process.

L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de contraintes économiques, une unique mémoire externe partagée (SDRAM). Par conséquent, la conception du système de mémoire principale, et plus particulièrement l'architecture du contrôleur de mémoire, est devenu un facteur très important dans la détermination de la performance globale du système. Le choix d'un contrôleur de mémoire qui répond aux besoins de l'ensemble du système est une question complexe. Cela nécessite l'exploration de l'architecture du contrôleur de mémoire, puis la validation de chaque configuration par simulation. Bien que l'exploration de l'architecture du contrôleur de mémoire soit un facteur clé pour une conception réussite d'un système, l'état de l'art sur les contrôleurs de mémoire ne présente pas des architectures aussi flexibles que nécessaire pour cette tâche. Même si certaines d'entre elles sont configurables, l'exploration est restreinte à des ensembles limités de paramètres tels que la profondeur des tampons, la taille du bus de données, le niveau de la qualité de service et la distribution de la bande passante. Plusieurs classes de trafic coexistent dans les applications réelles, comme le trafic de service au mieux et le trafic de service garanti qui accèdent à la mémoire partagée d'une manière concurrente. En conséquence, la considération de l'interaction entre le système de mémoire et la structure d'interconnexion est devenue vitale dans les SoCs actuels. Beaucoup de réseaux sur puce (NoCs) fournissent des services aux classes de trafic pour répondre aux exigences des applications. Cependant, très peu d'études considèrent l'accès à la SDRAM avec une approche système, et prennent en compte la spécificité de l'accès à la SDRAM dans les systèmes sur puce à base de réseaux intégrés. Cette thèse aborde le sujet de l'accès à la mémoire dynamique SDRAM dans les systèmes sur puce à base de réseaux intégrés. Nous introduisons une architecture de contrôleur de mémoire totalement configurable basée sur des blocs fonctionnels configurables, et proposons un modèle de simulation associé relativement précis temporellement et à haut niveau d'abstraction. Ceci permet l'exploration du sous-système de mémoire grâce à la facilité de configuration de l'architecture du contrôleur de mémoire. En raison de la discontinuité de services entre le réseau sur puce et le contrôleur de mémoire, nous proposons également dans le cadre de cette thèse un protocole de contrôle de flux de bout en bout pour accéder à la mémoire à travers un contrôleur de mémoire multiports. L'idée, simple sur le principe mais novatrice car jamais proposée à notre connaissance, se base sur l'exploitation des informations sur l'état du contrôleur de mémoire dans le réseau intégré. Les résultats expérimentaux montrent qu'en contrôlant l'injection du trafic de service au mieux dans le réseau intégré, notre protocole augmente les performances du trafic de service garanti en termes de bande passante et de latence, tout en préservant la bande passante moyenne du trafic de service au mieux. / The ongoing advancements in VLSI technology allow System-on-Chip (SoC) to integrate many heterogeneous functions into a single chip, but still demand, because of economical constraints, a single and shared main off-chip SDRAM. Consequently, main memory system design, and more specifically the architecture of the memory controller, has become an increasingly important factor in determining the overall system performance. Choosing a memory controller design that meets the needs of the whole system is a complex issue. This requires the exploration of the memory controller architecture, and then the validation of each configuration by simulation. Although the architecture exploration of the memory controller is a key to successful system design, state of the art memory controllers are not as flexible as necessary for this task. Even if some of them present a configurable architecture, the exploration is restricted to limited sets of parameters such as queue depth, data bus size, quality-of-service level, and bandwidth distribution. Several classes of traffic co-exist in real applications, e.g. best effort traffic and guaranteed service traffic, and access the main memory. Therefore, considering the interaction between the memory subsystem and the interconnection system has become vital in today's SoCs. Many on chip networks provide guaranteed services to traffic classes to satisfy the applications requirements. However, very few studies consider the SDRAM access within a system approach, and take into account the specificity of the SDRAM access as a target in NoC-based SoCs. This thesis addresses the topic of dynamic access to SDRAM in NoC-based SoCs. We introduce a totally customizable memory controller architecture based on fully configurable building components and design a high level cycle approximate model for it. This enables the exploration of the memory subsystem thanks to the ease of configuration of the memory controller architecture. Because of the discontinuity of services between the network and the memory controller, we also propose within the framework of this thesis an Extreme End to End flow control protocol to access the memory device through a multi-port memory controller. The simple yet novel idea is to exploit information about the memory controller status in the NoC. Experimental results show that by controlling the best effort traffic injection in the NoC, our protocol increases the performance of the guaranteed service traffic in terms of bandwidth and latency, while maintaining the average bandwidth of the best effort traffic.

Souvent, dû à l'aspect cyclique des programmes embarqués, les traces de microcontrôleurs contiennent beaucoup de données. De plus, dans notre contexte de travail, pour l'analyse du comportement, une seule trace se terminant sur une défaillance est disponible. L'objectif du travail présenté dans cette thèse est d'aider à l'analyse de trace de microcontrôleurs. La première contribution de cette thèse concerne l'identification de cycles, ainsi que la génération d'une description pertinente de la trace. La détection de cycles repose sur l'identification du loop-header. La description proposée à l'ingénieur est produite en utilisant la compression basée sur la génération d'une grammaire. Cette dernière permet la détection de répétitions dans la trace. La seconde contribution concerne la localisation de faute(s). Elle est basée sur l'analogie entre les exécutions du programme et les cycles. Ainsi, pour aider dans l'analyse de la trace, nous avons adapté des techniques de localisation de faute(s) basée sur l'utilisation de spectres. Nous avons aussi défini un processus de filtrage permettant de réduire le nombre de cycles à utiliser pour la localisation de faute(s). Notre troisième contribution concerne l'aide à l'analyse des cas où les multiples cycles d'une même exécution interagissent entre eux. Ainsi, pour faire de la localisation de faute(s) pour ce type de cas, nous nous intéressons à la recherche de règles d'association. Le groupement des cycles en deux ensembles (cycles suspects et cycles corrects) pour la recherche de règles d'association, permet de définir les comportements jugés correctes et ceux jugés comme suspects. Ainsi, pour la localisation de faute(s), nous proposons à l'ingénieur un diagnostic basé sur l'analyse des règles d'association selon leurs degrés de suspicion. Cette thèse présente également les évaluations menées, permettant de mesurer l'efficacité de chacune des contributions discutées, et notre outil CoMET. Les résultats de ces évaluations montrent l'efficacité de notre travail d'aide à l'analyse de traces de microcontrôleurs. / The microcontroller traces contain a huge amount of information. This is mainly due to the cyclic aspect of embedded programs. In addition, in our context, a single trace that ends at the failure is used to analyze the behavior of the microcontroller . The work presented in this thesis aims to assit in analysis of microcontroller traces. The first contribution of this thesis concerns the identification of cycles and the generation of a relevant description of the trace. The detection of cycles is based on the identification of the loop-header. The description of the trace is generated using Grammar-Based Compression, which allows the detection of repetitions in the trace. The second contribution concerns the fault localization. Our approach is based on the analogy between executions and cycles. Thus, this contribution is an adaptation of some spectrum-based fault localization techniques. This second contribution also defines a filtering process, which aims to reduce the number of cycles used by the fault localization. The third contribution considers that the multiple cycles of a same execution can interact together. Our fault localization for this type of cases is based on the use of association rules. Grouping cycles in two sets (suspect cycles and correct cycles), and searching for association rules using those two sets, helps to define the behaviors considered as corrects and those considered as suspects. This thesis presents the experimental evaluations concerning our contributions, and our tool CoMET.

Le contrôle de la température d'un milieu thermique reste d'une grande importance en raison du coût économique qu'il peut engendrer. Ainsi, un moyen efficace de réduire les coûts de chauffage/refroidissement est de fournir un bon système de contrôle qui limite l'énergie nécessaire pour exécuter ces tâches. À cette fin, nous étudierons le contrôle d'une interface diffusive homogène finie utilisant le contrôleur CRONE de trois générations et contrôlons leurs comportements. La nouveauté de ce travail existe dans l'utilisation d'un contrôleur de commande fractionnaire (le contrôleur CRONE) appliqué à une unité d'ordre fractionnaire et l'utilisation d'un contrôleur complexe (la troisième génération) qui n'est pas si familier dans le domaine des contrôleurs. Les résultats montrent le comportement et la robustesse des contrôleurs CRONE de trois générations. / Controlling thermal medium’s temperature remains of a great importance, because of the economic cost that it may engender. Thus, one effective way to reduce heating/cooling cost is by providing a good control system that limits power needed to run these tasks. For this purpose, we will study the control of a finite homogeneous diffusive interface using the three generations CRONE controller and control their behaviors. The novelty of this work exists in the use of a fractional order controller (the CRONE controller) applied to a fractional order plant and the use of a complex controller (the third generation) which is not so familiar in the controllers domain. The results show the behavior and the robustness of the three generations CRONE controllers.

Cette thèse est consacrée à l'évaluation de la fiabilité d’une caravane de véhicules intelligents avec les principaux objectifs de fournir une méthode pour évaluer et améliorer la sécurité des ITS. Après examen de l'évolution des ITS et DSRC, la fiabilité/qualité de service (QoS) de transmission de bout-en-bout des communications courtes est analysée. Ensuite, les effets de la transmission et QoS sur le système de commande PID et flou sont étudiés respectivement.D'abord, Les méthodes de protection des données utilisées dans le protocole Bluetooth sont analysées en termes de fiabilité. Un modèle de performance du nœud est construit pour les différentes distributions de temps de service du nœud. Ainsi, chaque nœud dans le réseau peut surveiller directement la qualité de service du nœud à tout moment. Basé sur ce modèle, un protocole de routage ad hoc (NPDSR) est proposé. Ce protocole présente les avantages de maintenir la qualité de service requise de la communication, et des économies de routage.Deuxièmement, les effets sur les systèmes de contrôle, en termes de retards et de pertes, sont analysés en utilisant la méthode mathématique et statistique. Des fonctions descriptives pour les contrôleurs flous de types Mamdani et T-S sont fournies, et la stabilité du contrôleur multi-flou avec un retard de communication est analysée à l'aide des lieux de Nyquist.Enfin, en perspective, l’utilisation possible de NS-2 sur le modèle de simulation et de vérification est discutée, ce qui s’avère intéressant pour simuler des protocoles différents. En outre, il peut être connecté avec Simulink permettant une meilleure analyse de performances des systèmes de contrôle en réseau / This PhD thesis is dedicated to the reliability assessment for intelligent vehicles platoon with the main aim of providing an approach to evaluate and enhance the safety of ITS. After a review of developments of ITS and DSRC, the reliability/QoS of end-to-end transmission of short range communication is analyzed. Then, the effects of transmission QoS on PID sampling control system and fuzzy control system are studied respectively.At first, The data protection methods used in Bluetooth communication protocol are analyzed for the data reliability. A node performance model is built, suitable for different distributions of service time of the node. Hence, a node in the network can monitor the QoS of the node by itself at any time. Based on this model, a QoS-aware ad hoc routing protocol (NPDSR) is proposed. This protocol has the advantages in maintaining requested QoS of communication, and it has less routing overhead.Secondly, for the effects on the control systems, time delay and loss are both discussed using mathematical and statistical simulation methods. Describing functions for both Mamdani and T-S type fuzzy controllers are provided. The stability of multi-fuzzy controller with communication delay is analyzed using Nyquist stability plots.Finally, in the perspective, the possible use of NS-2 on the model simulation and verification has been discussed, which is powerful in simulating different behavior of protocols, routing protocol comparisons. Also, it can be connected with Simulink to enhance performance the simulation of network control systems

Le mélange de poudres est une opération essentielle dans divers domaines industriels, tels que les produits pharmaceutiques, agro-alimentaires, ciments, etc. Le mélange de poudres en continu, comme alternative intéressante au mélange conventionnel en batch, suscite beaucoup d'intérêt surtout en raison de sa capacité à gérer de grands volumes de production. Ce travail vise à contribuer à l'implémentation des applications de contrôle-commande. Avant de développer des stratégies de contrôle-commande, de nouveaux développements ont été présentés pour mieux comprendre le mélange continu de deux composants. La masse retenue et la répartition relative de la masse retenue de chaque composant dans le mélangeur ont été étudiées et prédites sous les différentes conditions opératoires. L'amélioration d'un modèle basé sur les chaînes de Markov a été finalement présentée pour prédire la concentration moyenne des mélanges obtenus à la sortie du mélangeur. L'implémentation d'un contrôleur PID a été expérimentalement réalisée comme une première tentative pour contrôler en temps réel l'homogénéité du mélange produit. La vitesse de rotation du mobile d'agitation, identifiée comme un facteur important influençant l'efficacité du mixer, a été considérée comme la variable manipulée. La commande en boucle fermée est basée, soit sur la concentration moyenne, soit sur le coefficient de variation. Les performances des boucles fermées proposées ont été évaluées pour le mélange continu subi à des changements d'échelon dans les débits d'alimentation du mélangeur. Quatre études de cas ont été définies et présentées. Le défi principal dans le système de contrôle-commande est le réglage des paramètres PID. La performance de commande en boucle fermée soit de la concentration moyenne, soit du coefficient de variation a été comparée à l'opération en boucle ouverte. / Powder mixing is an essential operation in various industrial fields, such as pharmaceuticals, agro-food, cements, etc. Continuous powder mixing, as an alternative to conventional batch mixing, has attracted a lot of interest mainly due to its capacity in handling high volume manufacturing. This work aims at the contribution to the implementation of process control applications for powder mixing in a pilot-scale continuous mixer. Prior to developing process control strategies, new developments have been presented for better understanding continuous mixing of two components. Hold-up weight and relative hold-up weight distribution of each component in the whole mixer have been experimentally investigated under different operating conditions. An improved Markov chain model has been finally presented to predict the mean concentration of the mixtures obtained at the mixer's outlet. The implementation of a proportional-integral-derivative (PID) controller has been experimentally performed as an initial attempt to real-time control the homogeneity of the mixture produced. The rotational speed of the stirrer, identified as an important deciding factor towards the mixer's efficiency, has been considered as the manipulated variable. The closed-loop control is based on either the mean concentration or the relative standard deviation. The performances of the proposed closed-loops have been evaluated for continuous mixing subjected to step changes in feed rates of the mixer. Four case studies have been defined and presented. The main challenge in the process control system is the tuning of PID parameters. The performance of closed-loop control of either the mean concentration or the relative standard deviation has been compared to open-loop operation.

Cette thèse aborde trois problèmes liés à l’ABS dans le cadre de la dynamique de la roue : l’estimation de la rigidité de freinage étendue (XBS) des pneus lors du freinage d’urgence, la commande de l’ABS basée sur l’estimation de l’XBS, et l’estimation de la vitesse et de l’accélération angulaires de la roue à partir des mesures provenant d’un codeur avec des imperfections. L’objectif général de ce travail est de développer des outils visant à améliorer la performance des systèmes de freinage, en utilisant des techniques adaptées de l'automatique non linéaire. La première partie de la thèse est consacrée à la construction d’un observateur adaptatif commuté pour l’XBS, c’est-à-dire un observateur adaptatif dont les gains d’estimation commutent entre deux valeurs possibles en fonction du signe de la sortie mesurée du système. La stabilité de l’observateur est analysée en utilisant des outils pour des systèmes commutés et en cascade, ainsi que des concepts tels qu’excitation permanente et transformations singulières d’échelle de temps. La deuxième partie de la thèse est dédiée à la conception d’une loi de commande pour l’ABS. L’objectif de contrôle est formulé en termes de l’XBS et une loi de commande hybride est conçue afin de faire en sorte que les trajectoires du système satisfassent les conditions requises pour l’estimation de l’XBS. La stabilité du contrôleur est analysée en utilisant l'application de Poincaré. La troisième partie de la thèse aborde la construction d’un algorithme pour estimer la vitesse et l’accélération angulaires de la roue et éliminer des perturbations qui sont introduites par les imperfections du codeur, et dont l’amplitude et la fréquence sont une fonction de la position, la vitesse, et l’accélération angulaires (réelles) de la roue. L’algorithme est basé sur la méthode connue comme « time-stamping algorithm », ainsi que sur des techniques de filtrage est d’estimation de paramètres. Des essais expérimentaux et des simulations numériques illustrent la performance des algorithmes d’estimation et de contrôle présentés dans cette thèse. Dans tous les cas nos résultats sont comparés par rapport à l’état de l’art. / This thesis addresses three problems related to the antilock braking system (ABS) in the context of the wheel dynamics: the estimation of the tyre extended braking stiffness (XBS) during an emergency braking situation, the control of the ABS based on the estimation of the XBS, and the estimation of the angular velocity and acceleration of the wheel from the measurements of an incremental encoder with imperfections. The general objective of this work is to develop tools aimed at improving the performance of braking systems by using techniques adapted from nonlinear control theory. The first part of the manuscript is devoted to the construction of a switched adaptive observer for the XBS, that is, an adaptive observer whose estimation gains switch between two possible values based on the sign of the system’s measured output. The stability of the observer is analyzed using tools for switched and cascaded systems, as well as concepts such as persistency of excitation and singular time-scale transformations. The second part of the manuscript is dedicated to the design of a control algorithm for the ABS. The control objective is formulated in terms of the XBS and a hybrid controller is designed so that the trajectories of the system satisfy the conditions required for the estimation of the XBS. The stability of the controller is analyzed using the Poincaré map. The third part of the manuscript focuses on the construction of an algorithm to estimate angular velocity and acceleration of the wheel and remove perturbations which are introduced by the encoder imperfections and whose amplitude and frequency are a function of the wheel's (real) position, velocity, and acceleration. The algorithm is based on the method known as time-stamping algorithm, as well as filtering and parameter estimation techniques. Experimental tests and numerical simulations illustrate the performance of the estimation and control algorithms presented in this thesis. In all cases our results are compared with respect to the state of the art.

FIP=Factory Instrumentation Protocol. On réalise un circuit intégré de communication pour le réseau FIP, projet national de communication entre automates réflexes, capteurs et actionneurs. Le circuit intégré est spécifié pour permettre soit la connexion de capteurs simples, soit la connexion de capteurs intelligents ou des automates de réseau. La conception de ce circuit intégré «à la demande» résulte d'une méthodologie originale. Cette méthodologie est orientée vers la conception de circuits VLSI de communication à partir d'une bibliothèque d'opérateurs flexibles, d'une part pour réduire le temps de conception, d'autre part pour donner la possibilité aux ingénieurs non spécialistes en conception de concevoir eux-mêmes leur circuit