L'utilisation de systèmes de stockage de l'énergie électrique tels que les batteries nécessite l'assemblage de plusieurs cellules. Comme chacune de ces dernières peut avoir des caractéristiques légèrement différentes ainsi que des conditions d'environnement thermique ou de vieillissement distinctes, l'utilisation d'un système d'équilibrage permettant une bonne gestion de la répartition de l'énergie au sein des éléments qui composent le pack est nécessaire. Les travaux de recherche présentés se rapportent à l'étude et à la conception d'un tel circuit d'équilibrage à base de convertisseurs d'énergie intégrables ainsi qu'aux sollicitations électriques engendrées dans les cellules lors de son utilisation. / To store electrical energy in batteries, the use of multiple cells is needed. Since each of these cells can have slightly different characteristics and also different thermal or aging environmental conditions, a balancing system is required to manage the energy inside the battery pack. The researches described in this document show the study and the design of such a balancing system based on power electronics converters and also the impact of these systems on the electrochemical cells.

Ce travail de thèse présente la conception d’un convertisseur Buck 3 états pour améliorer le comportement dynamique des tensions d’alimentations des microprocesseurs. La topologie du convertisseur est dans un premier temps, implémentée en technologie IBM CMOS 180 nm pour la validation de la structure 3 états. Le prototype réalisé utilise une tension d’entrée de 3.6V et génère une tension de sortie de 0.8V à 2V. Sa réponse aux transitoires de charge ne montre que 1 à 2% de surtension prouvant ainsi l’avantage du régulateur en dynamique. Le convertisseur 3 états est dans un deuxième temps intégré en technologie 28 nm CMOS HPM (cette technologie est essentiellement utilisée pour les microprocesseurs). Les résultats des tests effectués sur le prototype réalisé confirment les performances en économie d’énergie, de surface et de réponse dynamique. Ce prototype délivre en effet 0.5 à 1.2V en sortie pour 1.8V en entrée et présente un rendement maximal de 90%. Les mesures de régulation dynamique montrent qu’il permet d’obtenir moins de 5% de bruit sur le processeur et 10 mV/ns de commutation de tensio / This thesis work consists into the design of a 3 states buck converter targeting the improvement of dynamic regulation of microprocessors supplies. The topology of the converter is, at first, implemented in IBMCMOS 180 nm technology to validate the transient performances of the3 states regulator. The prototype in 180 nm, uses an input voltage of 3.6V and outputs a voltage in the range of 0.8V to 2V. Its response to load transients shows about 1% of undershoot and 2 % of overshoot, proving a good dynamic behavior for a simple structure compared to state of the art.The 3 states converter is then integrated in 28 nm CMOS HPM (technologymostly used for microprocessors desgn). The experimental results on the prototype confirm the performances in terms of energy and area savings, aswell as dynamic response. The chip delivers 0.5V to 1.2V from a 1.8V supply,and shows a 90% peak efficiency. The measurements of dynamic regulation show less than 5% of noise on the processor supply and 10 mV/ns outputvoltage switching for DVFS purpose.

L'hybridation des sources de puissance dans le domaine des applications embarquées s'est imposée comme une solution adéquate pour répondre aux législations environnementales et atteindre une meilleure efficacité énergétique. Toutefois, le choix dans le dimensionnement des composants et la stratégie de commande doivent répondre à un cahier des charges, souvent complexe et hétérogène, tout en limitant les coûts du système. La résolution de ce problème d'optimisation incluant de nombreuses variables peut s'avérer complexe à cause des non-linéarités présentes dans le problème formulé. Il faut donc disposer d'outils de résolution efficaces et capables de fournir une solution fiable. Dans cette thèse, nous proposons une méthode d'optimisation globale pour le dimensionnement et la commande optimale de véhicules hybrides basée sur l'optimisation combinatoire, et en particulier sur la programmation linéaire en nombres entiers (PLNE). A partir d'un problème d'optimisation non linéaire, le problème initial est reformulé en une multitude de sous-problèmes linéaires en nombres entiers sur lesquels un algorithme de Branch & Bound parallèle est exécuté. Afin de résoudre des problèmes de grande taille, un second algorithme basé sur le Branch & Cut est développé. Cette méthode est déployée pour l'étude d'un système d'alimentation hybride d'une mini-excavatrice électrique. Le problème d'optimisation, dans lequel des contraintes énergétiques et des contraintes de vieillissement sont implantées, est évalué suivant différents paramètres du cahier des charges. Enfin, cette approche est également appliquée pour l'optimisation de trajectoires d'un système multi-actionneur synchronisés. / Hybridization of power sources for embedded applications becomes an interesting solution to respect environmental legislation and achieve a higher energy efficiency. However, the choice for components sizing and the energy management strategy need to meet specifications while reducing costs. To solve this optimization problems including several types of variables can be complex because of non linearities included in the formulated problem. Therefore the use of effective solving tools, able to provide a reliable solution, is required. In this thesis, a global optimization method is proposed for the design and the optimal control of hybrid vehicles based on combinatorial optimization, particularly on integer linear programming. From a non-linear optimization problem, the initial problem is reformulated into a multitude of integer linear sub-problems for which a parallel Branch & Bound algorithm is executed. In order to solve large-scale problems, a second algorithm based on the Branch & Cut is developed. This method is used for the study of a hybrid power supply system of a mini-excavator electric. The optimization problem, where energy constraints and aging constraints are implemented, is evaluated according to several parameters and specifications. Finally, this approach is also applied for the optimization of trajectories for a synchronized multi-actuators system.

L’intégration ultime de convertisseurs à découpage repose sur deux axes de recherche. Le premier axe est de développer les convertisseurs à capacités commutées. Cette approche est compatible avec une intégration totale sur silicium, mais limitée en terme de densité de puissance. Le second axe est l’utilisation de convertisseurs à inductances, qui pâtissent d’imposants composants passifs. Une augmentation de la fréquence permet de réduire les valeurs des composants passifs. Cependant une augmentation de la fréquence implique une augmentation des pertes par commutation, ce qui est contrebalancé par l’utilisation d’une technologie de fabrication plus avancée. Ces technologies plus avancées souffrent quant à elles de limitations au niveau de leur tension d’utilisation. Convertir une tension de 3,3V vers une tension de 1,2V apparait donc comme un objectif ambitieux, particulièrement dans le cas où les objectifs de taille minimale et de rendement supérieur à 90 % sont visés. Un assemblage 3D des composants actifs et passifs permet de minimiser la surface du système. Un fonctionnement à haute fréquence est aussi considéré, ce qui permet de réduire les valeurs requises pour les composants passifs. Dans le contexte de l’alimentation « on-chip », la technologie silicium est contrainte par les fonctions numériques. Une technologie 40 nm CMOS de type « bulk » est choisie comme cas d’étude pour une tension d’entrée de 3,3 V. Les transistors 3,3 V présentent une figure de mérite médiocre, les transistors 1,2 V sont donc choisis. Ce choix permet en outre de présenter une meilleure compatibilité avec une future intégration sur puce. Une structure cascode utilisant trois transistors en série est étudiée est confrontée à une structure standard à travers des simulations et mesures. Une fréquence de +100MHz est choisie. Une technologie de capacités en tranchées est sélectionnée, et fabriquée sur une puce séparée qui servira d’interposeur et recevra la puce active et les inductances. Les inductances doivent être aussi fabriquées de manière intégrée afin de limiter leur impact sur la surface du convertisseur. Ce travail fournit un objet contenant un convertisseur de type Buck à une phase, avec la puce active retournée (« flip-chip ») sur l’interposeur capacitif, sur lequel une inductance est rapportée. Le démonstrateur une phase est compatible pour une démonstration à phases couplées. Les configurations standard et cascode sont comparées expérimentalement aux fréquences de 100 MHz et 200 MHz. La conception de la puce active est l’élément central de ce travail, l’interposeur capacitif étant fabriqué par IPDiA et les inductances par Tyndall National Institute. L’assemblage des différents sous-éléments est réalisé via des procédés industriels. Un important ensemble de mesures ont été réalisées, montrant les performances du convertisseur DC-DC délivré, ainsi que ses limitations. Un rendement pic de 91,5 % à la fréquence de 100 MHz a été démontré. / Ultimate integration of power switch-mode converter relies on two research paths. One path experiments the development of switched-capacitor converters. This approach fits silicon integration but is still limited in term of power density. Inductive DC-DC architectures of converters suffer by the values and size of passive components. This limitation is addressed with an increase in frequency. Increase in switching losses in switches leads to consider advanced technological nodes. Consequently, the capability with respect to input voltage is then limited. Handling 3.3 V input voltage to deliver an output voltage in the range 0.6 V to 1.2 V appears a challenging specification for an inductive buck converter if the smallest footprint is targeted at +90 % efficiency. Smallest footprint is approached through a 3D assembly of passive components to the active silicon die. High switching frequency is also considered to shrink the values of passive components as much as possible. In the context of on-chip power supply, the silicon technology is dictated by the digital functions. Complementary Metal-Oxide- Semiconductor (CMOS) bulk C40 is selected as a study case for 3.3 V input voltage. 3.3 V Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) features poor figure of merits and 1.2 V standard core, regular devices are preferred. Moreover future integration as an on-chip power supply is more compatible. A three-MOSFET cascode arrangement is experimented and confronted experimentally to a standard buck arrangement in the same technology. The coupled-phase architecture enables to reduce the switching frequency to half the operating frequency of the passive devices. +100MHz is selected for operation of passive devices. CMOS bulk C40 offers Metal-Oxide-Metal (MOM) and MOS capacitors, in density too low to address the decoupling requirements. Capacitors have to be added externally to the silicon die but in a tight combination. Trench-cap technology is selected and capacitors are fabricated on a separate die that will act as an interposer to receive the silicon die as well as the inductors. The work delivers an object containing a one-phase buck converter with the silicon die flip-chipped on a capacitor interposer where a tiny inductor die is reported. The one-phase demonstrator is suitable for coupled-phase demonstration. Standard and cascode configurations are experimentally compared at 100 MHz and 200 MHz switching frequency. A design methodology is presented to cover a system-to-device approach. The active silicon die is the central design part as the capacitive interposer is fabricated by IPDiA and inductors are provided by Tyndall National Institute. The assembly of the converter sub-parts is achieved using an industrial process. The work details a large set of measurements to show the performances of the delivered DC/DC converters as well as its limitations. A 91.5% peak efficiency at 100MHz switching frequency has been demonstrated.

Les systèmes électroniques sont au cœur de notre vie quotidienne, ils sont intégrés dans la plupart des objets que nous utilisons chaque jour, et dans des secteurs clés comme l’aéronautique, l’automobile, le spatial, l’électronique grand public... Les techniques d’alimentation classiques (pile ou batterie) restent difficiles à envisager dans certaines applications car, elles sont limitées en autonomie, elles nécessitent des remplacements périodiques et leur recyclage est coûteux. Afin de détourner ces contraintes, le concept de la transmission d’énergie sans fil se présente comme une alternative aux systèmes d’alimentation classiques. La récupération d'énergie électromagnétique a beaucoup attiré l'attention puisque la puissance RF est largement diffusée à partir de nombreuses ressources électromagnétiques fiables. De plus, les circuits électroniques et notamment microondes deviennent de plus en plus rapides à cause des fréquences de travail de plus en plus élevées. L’analyse fréquentielle seule ne peut répondre à un certain nombre d’interrogations dans ces circuits. Une analyse purement temporelle devient nécessaire pour résoudre et répondre à toutes les problématiques. Parmi les problèmes posés dans les circuits microondes, on s’intéresse à deux approches totalement complémentaires:• L’Intégrité du Signal qui représente le dysfonctionnement des circuits du à la distorsion des signaux. • La Compatibilité ElectroMagnétique qui est le résultat de l’encombrement des composants électroniques dans les circuits. La première approche se base sur les modèles de composants et peut prédire parfaitement la qualité des signaux pendant le placement et le routage des cartes électroniques. En revanche, il sera très difficile de mettre en évidence les causes du comportement anormal du circuit en question. La deuxième approche complémentaire de la première, et qui est l’analyse par la compatibilité électromagnétique permettra de couvrir les causes du problème tels que diaphonie (Cross Talk), rayonnement et susceptibilité des systèmes dans le but de corriger le circuit pour qu’il fonctionne correctement.La méthode de travail adoptée dans cette thèse consiste dans un premier temps à identifier les différents problèmes. Ensuite proposer des solutions via des codes de calcul existants (FDTD, FEM, MoM…) et qu’on pourra développer (2D) ou bien via des logiciels adaptés tels que Spice, Matlab, EMPro, ADS…..etc. / Electronic systems are integrated into most objects that we use every day, also in different key sectors such as, automotive, railway, spacial, defense and consumer electronics... Conventional feeding techniques remain difficult to envisage in certain applications because they are limited in their autonomy energy, and they require periodic replacements and their recycling is expensive. In this mind, the wireless power transfer is a very interesting solution, less expensive and aesthetic. This solution needs to pick up the RF power transmitted through the free space by a Rectenna and convert it to a DC voltage, to feed one or several wireless devices or to increase the operating life of batteries.The high operating frequencies makes the microwave circuits faster. Frequency analysis can’t answer a number of questions in these circuits. The introduction of the temporal analysis becomes necessary to solve and answer all the problems encountered. In fact, we are interested in two complementary approaches:• Signal integrity, which represents the malfunction of the circuits due to the distortion of the signals• ElectroMagnetic Compatibility, which is the result of the congestion of the electronic components in the circuits.• The first approach is based on component models and can perfectly predict signal quality during placement and routing of electronic boards. On the other hand, it will be difficult to highlight the causes of the abnormal behavior of the circuit. The second approach, is complementary of the first one, which is the analysis by the electromagnetic compatibility, who will allow to cover the causes of the problems such as cross talk, radiation and defined the susceptibility of this systems to work correctly.The working method adopted in this thesis consists in first identifying the various problems. Then propose solutions via existing calculation codes (FDTD, FEM, MoM ...) who can be developed or via the software such as Spice, Matlab, EMPro, ADS …Key words: Wireless power transfer, UWB systems, numerical methods, Rectenna systems, RF/DC converter, EMC analysis.

L’objectif de ce travail de Thèse est d’évaluer les capacités de composants numérique de type Système-sur-Puce (SoC en anglais) pour l’implantation de Simulateurs Temps Réel Embarqués (ERTS en anglais) de systèmes électromécaniques et d’électronique de puissance. En effet, l’utilisation de ces simulateurs n’est pas seulement limitée aux validations matériel dans la boucle (en anglais Hardware-in-the-Loop ou HIL) du système mais doivent également être embarqués avec le contrôleur afin d’assurer plusieurs fonctionnalités additionnelles comme l'observation, l'estimation, commande sans capteur (ou sensorless), le diagnostic ou la surveillance de la santé, commande tolérante aux défauts, etc.La réalisation de ces simulateurs doit néanmoins considérer plusieurs contraintes à plusieurs niveaux de développement : durant la modélisation de la partie du système à simuler en temps-réel, durant la réalisation numérique et enfin durant l’implantation sur le composant numérique utilisé. Ainsi, le travail réalisé durant cette Thèse s’est focalisé sur ce dernier niveau et l’objectif était d’évaluer les capacités temps/ressources des composants de type SoC pour l’implantation de modules ERTS. Ce type de plateformes intègrent dans un même composant de puissants processeurs, un circuit logique programmable (de type Field-Programmable Gate Array ou FPGA), et d’autres périphériques, ce qui offre plusieurs opportunités d’implantation.Afin de pallier les limitations liées au codage VHDL de la partie FPGA, il existe des outils High-Level Synthesis (HLS) qui permettent de programmer ces dispositifs en utilisant des langages à haut niveau d'abstraction comme C, C++ ou SystemC. De plus, en incluant des directives et contraintes au code source, ces outils peuvent produire des implémentations matérielles différentes (architecture totalement combinatoire, « pipeline », architecture parallélisées ou factorisées, arranger les données et leurs formats pour une meilleure utilisation des ressources de mémoire, etc.).Dans le but d’évaluer ces différentes implantations, deux cas d’études ont été choisis : le premier se compose d’un Générateur Asynchrone à Double Alimentation (GADA) et le second d’un Convertisseur Modulaire Multiniveau (ou Modular Multi-level Converter - MMC). Vu que la GADA a une dynamique basse/moyenne (dynamiques électriques et mécaniques), deux versions d’implantations ont été évaluées : (i) une implantation full-software en utilisant seulement les processeurs ARM; et (ii) une implantation full-hardware en utilisant l’outil HLS pour programmer la partie FPGA. Ces deux versions ont été évaluées avec différentes optimisations du compilateur et trois formats de données: 64/32-bit en virgule flottante, et 32-bit en virgule flottante. L’approche mixe software/hardware a également été évaluée à travers la caractérisation des transferts de données entre le processeur et l’IP ERTS implantée dans la partie FPGA. Quant au convertisseur MMC, sa complexité et sa forte dynamique (dynamique de commutation) impose une implantation exclusivement full-hardware. Celle-ci a également été réalisée à base d’outils HLS.Enfin pour la validation expérimentale de ce travail de Thèse, une maquette à base de convertisseur MMC a été construite dans le but de comparer des mesures du système réel avec les résultats fournis par l’IP ERTS. / This Doctoral Thesis is a detailed study of how suitable System-on-Chip (SoC) devices are for implementing Embedded Real-Time Simulators (ERTS) of electromechanical and power electronic systems. This emerging class of Real-Time Simulators (RTS) are not only expected for Hardware-in-the-Loop (HIL) validations of systems; but they also have to be embedded within the controller to play several roles like observers, parameter estimation, diagnostic, health monitoring, fault-tolerant and sensorless control, etc.The design of these Intellectual Properties (IP) must rigorously consider a set of constraints at different development stages: (i) during the modeling of the system to be real-time simulated; (ii) during the digital realization of the IP; and also (iii) during its final implementation in the digital platform. Thus, the conducted work of this Thesis focuses specially on this last stage and its aim is to evaluate the time/resource performances of recent SoC devices and study how suitable they are for implementing ERTSs. These kind of digital platforms combine powerful general purpose processors, a Field-Programmable Gate Array (FPGA) and other peripherals which make them very convenient for controlling and monitoring a complete system.One of the limitations of these devices is that control engineers are not particularly familiarized with FPGA programming, which needs extensive expertise in order to code these highly sophisticated algorithms using Hardware Description Languages (HDL). Notwithstanding, there exist High-Level Synthesis (HLS) tools which allow to program these devices using more generic programming languages such as C, C++ or SystemC. Moreover, by inserting directives and constraints to the source code, these tools can produce different hardware implementations (e.g. full-combinatorial design, pipelined design, parallel or factorized design, partition or arrange data for a better utilisation of memory resources, etc.).This dissertation is based on the implementation of two representative applications that are well known in our laboratory: a Doubly-fed Induction Generator (DFIG) commonly used as wind turbines; and a Modular Multi-level Converter (MMC) that can be arranged in different configurations and utilized for many different energy conversion purposes. Since the DFIG has low/medium system dynamics (electrical and mechanical ones), both a full-software implementation using solely the ARM processor and a full-hardware implementation using HLS to program the FPGA will be evaluated with different design optimizations and data formats (64/32-bit floating-point and 32-bit fixed-point). Moreover, it will also be investigated whether a system of these characteristics is interesting to be run as a hardware accelerator. Different data transfer options between the Processor System (PS) and the Programmable Logic (PL) have been studied as well for this matter. Conversely, because of its harsh dynamics (switching dynamics), the MMC will be implemented only with a full-hardware approach using HLS tools, as well.For the experimental validation of this Thesis work, a complete MMC test bench has been built from scratch in order to compare the real-world results with its SoC ERTS implementation.

Ces dernières années, un intérêt croissant pour les systèmes électroniques de puissance a été motivé par l'émergence de sources d'énergie distribuées et renouvelables raccordées aux réseaux électriques. Dans ce contexte, la nécessité de topologies de faibles puissances alimentées par quelques modules photovoltaïques, en évitant l'utilisation de transformateurs, a ouvert l'étude de convertisseurs spéciaux et l’étude des stratégies de commande associées afin d’assurer la stabilité, la fiabilité et un rendement élevé du dispositif. Une possible solution est d’utiliser un dispositif générique connu dans la littérature scientifique et commerciale comme « micro-onduleur » ou «convertisseur intégré au module » qui avec le module photovoltaïque définit un produit « plug and play » appelé "module AC".Ce travail est consacré à l'étude d'un micro-onduleur monophasé avec deux étapes sans transformateur raccordée au réseau. La topologie proposée est composé d’un convertisseur DC-DC non isolé élévateur avec un gain quadratique et un onduleur réducteur lié au réseau connectés en cascade. Le convertisseur DC-DC extrait en permanence la puissance maximale du module photovoltaïque malgré les changements dans les conditions environnementales. L'étape DC-AC injecte la puissance extraite par l'étape DC-DC dans le réseau et assure un niveau élevé de qualité de l’énergie. Les efforts de recherche de ce travail sont concentrés sur la mise au point de commandes utilisant comment base, la théorie de contrôle par mode de glissement, qui conduit à une mise en œuvre simple avec une description théorique complète validée á partir de simulations et expérimentations.Après avoir décrit l'état de l’art dans le premier chapitre, le manuscrit est divisé en quatre chapitres, qui sont dédiés respectivement à l’algorithme de recherche du point de puissance maximale (MPPT), á l’étape de conversion DC-DC, á l'étape de conversion DC-AC et finalement au micro-onduleur complet. Un nouvel algorithme de recherche extrémal du point de puissance maximale est développé (SM-ESC). Pour la étape DC-DC, le convertisseur élévateur quadratique avec seulement un interrupteur contrôlé est étudié utilisant le concept de résistance sans perte par mode de glissement (de l’acronyme anglais : Sliding-Mode Loss-Free-Resistor – SM-LFR) afin d’obtenir un gain de tension élevé avec un fonctionnement sûr et compatible avec l’algorithme MPPT. Pour la étape DC-AC, le convertisseur de pont complet est contrôlé comme un onduleur de source de puissance (de l’acronyme anglais : Power Source Inverter - PSI) en utilisant une commande par mode de glissement qui poursuit une référence sinusoïdale de courant de sortie. Cette commande est complétée par une boucle de régulation de la tension du bus DC qui assure une haute qualité d’énergie injectée dans le réseau. Enfin, les trois étapes constitutives sont fusionnées pour obtenir un micro-onduleur complètement contrôlé par la technique de mode de glissement, ce qui constitue le principal résultat et contribution de cette thèse. / These last years, a growing interest in power electronic systems has been motivated by the emergence of distributed renewable energy resources and their interconnection with the grid. In this context, the need of low power topologies fed by a few photovoltaic modules avoiding the use of transformers opens the study of special converters and the associated control strategies ensuring stability, reliability and high efficiency. A resulted generic device known in the commercial and scientific literature as “microinverter” or “module integrated converter” performs a plug and play product together with the PV module called an “AC module”.This work is devoted to the study of a transformer-less single-phase double-stage grid-connected microinverter. The proposed topology has a non-isolated high-gain boost type DC-DC converter and a non-isolated buck type DC-AC converter connected in cascade through a DC bus. The DC-DC converter permanently extracts the maximum power of the PV module ensuring at the same time a good performance coping with power changes introduced by the change in the environmental conditions. The DC-AC stage injects the power extracted by the DC-DC stage into the grid ensuring a high level of power quality. The research efforts focus on the involved control functions based on the sliding mode control theory, which leads to a simple implementation with a comprehensive theoretical description validated through simulation and experimental results.After giving the state-of-the-art in the first chapter, the manuscript is divided into four chapters, which are dedicated to the Maximum Power Point Tracking (MPPT), the DC-DC stage and its control, the DC-AC stage and its control and the complete microinverter. A new Extremum Seeking Control (ESC) MPPT algorithm is proposed. The single-switch quadratic boost converter is studied operating as a Loss-Free-Resistor (LFR) obtaining a high DC output voltage level with a safe operation. The full-bridge converter is controlled as a Power Source Inverter (PSI) using a simple sliding-mode based tracking law, regulating the voltage of the DC bus and then ensuring a high power quality level in the grid connection. Finally, the three building blocks are merged to obtain a sliding mode controlled microinverter constituting the main result and contribution of the work

Nous présentons dans ce document, notre étude de la conception et la réalisation de VMOS et de diodes Schottky et JBS en carbure de silicium. Ce travail nous a permis d'optimiser et de fabriquer des diodes utilisant une barrière Schottky en Tungsten de différentes tenues en tension entre 1,2kV et 9kV. De plus, notre étude du VMOS nous a permis d'identifier la totalité des problèmes auxquels nous faisons face. Ainsi, nous avons pu améliorer ces composants tout en essayant de nouveaux designs tels que le VIEMOS et l'intégration monolithique de capteurs de temperature et de courant. / In this document, we present ou study about the conception and realization of VMOS and Schottky and JBS Diodes on Silicon Carbide. This work allowed us optimize and fabricate diodes using Tungsten as Schottky barrier on both Schottky and JBS diodes of different blocking capability between 1.2kV and 9kV. Moreover, our study of the VMOS, by considering the overall fabrication process, has permitted to identify the totality of the problems we are facing. Thusly we could ameliorate the devices and try new designs as the VIEMOS or the monolithic integration of temperature and current sensors.

Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement. En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d'impulsion permettant de contrôler de façon simultanée le courant dans l'inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu'à la fréquence de découpage de 4MHz. Un contrôleur numérique nécessite une modulation numérique de largeur d'impulsion (DPWM). L'approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d'étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu'en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire. Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d'évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l'état de l'art, les prototypes ASICs illustrent la possibilité d'atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l'avantage d'une meilleure précision et une meilleure flexibilité. / Owing to the development of modern semiconductor technology, it is possible to implement a digital controller for low-power high switching frequency DC-DC power converter in FPGA and ASIC. This thesis is intended to propose digital controllers with high performance, low power consumption and simple implementation architecture. Besides existing digital control-laws, such as PID, RST, tri-mode and sliding-mode (SM), a novel digital control-law, direct control with dual-state-variable prediction (DDP control), for the buck converter is proposed based on the principle of predictive control. Compared to traditional current-mode predictive control, the predictions of the inductor current and the output voltage are performed at the same time by adding a control variable to the DPWM signal. DDP control exhibits very high dynamic transient performances under both load variations and reference changes. Experimental results in FPGA verify the performances at switching frequency up to 4MHz. For the boost converter exhibiting more serious nonlinearity, linear PID and nonlinear SM controllers are designed and implemented in FPGA to verify the performances. A digital control requires a DPWM. Sigma-Delta DPWM is therefore a good candidate regarding the implementation complexity and performances. An idle-tone free condition for Sigma-Delta DPWM is considered to reduce the inherent tone-noise under DC-excitation compared to the classic approach. A guideline for Sigma-Delta DPWM helps to satisfy proposed condition. In addition, an 1-1 MASH Sigma-Delta DPWM with a feasible dither generation module is proposed to further restrain the idle-tone effect without deteriorating the closed-loop stability as well as to preserve a reasonable cost in hardware resources. The FPGA-based experimental results verify the performances of proposed DPWM in steady-state and transient-state. Two ASICs in 0.35µm CMOS process are implemented including the tri-mode controller for buck converter and the PID and SM controllers for the buck and boost converters respectively. The lab-scale tests are designed to lead to a power assessment model suggesting feasible applications. For the tri-mode controller, the measured power consumption is only 24.56mW/MHz when the time ratio of stand-by operation mode is 0.7. As specific power optimization strategies in RTL and system-level are applied to the latter chip, the measured power consumptions of the SM controllers for buck converter and boost converter are 4.46mW/MHz and 4.79mW/MHz respectively. The power consumption is foreseen as less than 1mW/MHz when the process scales down to nanometer technologies based on the power-scaling model. Compared to the state-of-the-art analog counterpart, the prototype ICs are proven to achieve comparable or even higher power efficiency for low-to-medium power applications with the benefit of better accuracy and better flexibility.

La révolution technologique majeure des nouveaux aéronefs repose sur une électrification intensive de nombreux constituants de l'appareil et le fait que la vitesse des génératrices électriques n'est plus fixe mais variable. Cette nouvelle manière de générer la puissance électrique engendre des variations de tension sur les réseaux DC. De plus, pour accroître la compacité des Machines Synchrones à Aimants Permanents (MSAP) à puissance donnée, on augmente autant que possible leur vitesse d'entrainement, en les associant pour certaines applications à des réducteurs mécaniques. La variation du niveau de tension du bus DC alimentant une MSAP haute vitesse implique son dimensionnement afin d'assurer sa contrôlabilité sur toute la plage de vitesse reportant d'importantes contraintes sur l'onduleur de tension. Pour pallier ce problème, une solution consiste à intercaler un convertisseur DC/DC entre le filtre d'entrée et l'onduleur de tension pour maintenir la tension DC d'entrée de l'onduleur à une valeur adaptée au fonctionnement de la MSAP et optimiser son dimensionnement. Cependant, cette solution augmente l'ordre du système, ce qui accroît la complexité de son contrôle, accentuée par les contraintes liées à la nature haute-fréquence des MSAP considérées.Les travaux menés dans cette thèse concernent l'étude, l'optimisation et le contrôle des structures d'alimentation des actionneurs haute vitesse connectés aux réseaux DC avioniques à tension variable. Il en résulte que pour les applications avioniques considérées, ces architectures d'alimentation intégrant un convertisseur DC/DC supplémentaire permettent de réduire sa masse et son volume sans dégrader le rendement global de la chaîne de conversion notamment avec les convertisseurs à source impédante qui permettent de supprimer structurellement les ondulations de courant en entrée du convertisseur. De plus, des stratégies de commande Pulse Amplitude Modulation employées avec des architectures de contrôle non-linéaires (platitude, passivité) permettent d'assurer le contrôle de ces MSAP haute-vitesse tout en assurant leur stabilité sur toute la plage de fonctionnement / The main technological revolution of the new aircrafts is based on intensive electrification of many components of the aircraft. Moreover, the speed of electrical generators is no longer fixed but variable. This new way of generating electrical power generates voltage variations on DC networks. Besides, to increase the compactness of the Permanent Magnet Synchronous Machines (PMSM) at a given power, their mechanical speed is increased as much as possible by combining them with mechanical reducers for certain applications. The variation of the voltage level of the DC bus supplying a high-speed PMSM implies its sizing in order to ensure its controllability over the entire speed range which carries significant stresses on the Voltage Source Inverter (VSI). To solve this problem, one solution consists in adding an extra DC / DC converter between the input filter and the VSI to maintain the inverter input voltage at a value adapted to the operating point of the PMSM and to optimize its dimensioning. However, this solution increases the order of the system, which increases the complexity of its control, accentuated by the constraints related to the high-frequency nature of the PMSMs considered. The work carried out in this thesis concerns the study, the optimization and the control of the power supply architecture of the high-speed actuators connected to variable-voltage avionic DC networks. As a result, for the avionics applications considered, these power supply architectures integrating an additional DC / DC converter make it possible to reduce the mass and the volume of the power supply structure without degrading the overall efficiency of the conversion chain, in particular by using the impedance-source converters which allow to cancel the DC input current ripples. In addition, Pulse Amplitude Modulation (PAM) control strategies used with non-linear control architectures (flatness, passivity) make it possible to control these high-speed PMSMs while ensuring their stability over the entire operating range