Le transport d’énergie par des lignes HVDC constitue le principal réseau de transmission d’énergie électrique du futur. Les convertisseurs de puissance (par exemple de type MMC) qui constitueront ce réseau devront être capables de gérer des tensions de l’ordre de centaines de kilovolts ce qui rend critique l’alimentation des dispositifs de contrôle (gate-drive) de ces convertisseurs. Il est nécessaire de concevoir des solutions qui garantissent l’alimentation de ces gate-drives avec une isolation.Pour ce faire, un circuit basé sur le principe du flyback et utilisant un JFET normalement passant a été développé. Il est placé en parallèle d’un condensateur typiquement connecté aux bornes d’un bras d’onduleur. Il permet d’alimenter le dispositif de puissance dès qu’une faible tension est appliquée à son entrée. Cette fonction est assurée grâce au caractère normalement passant du JFET. Pour le prototype développé, la tension du bras est de 2 kV. La tension de sortie est régulée à 24 V. De nos jours, des JFET normalement passants avec une tenue en tension supérieure à 2 kV n’existent pas sur le marché. Donc, pour supporter les tensions mises en jeu dans le circuit, une mise en série de JFET SiC normalement passants commandés par un MOSFET Si a été réalisée (montage « super-cascode »). Le circuit développé est capable de fournir 20 W pour alimenter des gate-drives à des potentiels flottants. Le rendement obtenu est proche de 60 %. Aussi, le problème d’isolation est résolu par cette solution d’auto-alimentation. / HVDC power transmission is the future of the electrical energy transmission network. The power converters (e.g. MMC) used in this network will be able to cope with voltages of hundreds of kV, making the power supply of the gate-drive devices in these converters challenging. It is then necessary to design solutions that guarantee the power supply of these gate-drives, while providing high voltage isolation. To do this, a circuit, based on the flyback principle, was developed. It is placed in parallel with a capacitor typically connected to a half-bridge circuit. It has an auto-start feature. This allows to supply the gate-drive as soon as a low voltage is applied to the input of the self-supply system. This is obtained by taking advantage of the normally-ON character of the JFET. In our prototype, the input voltage is 2 kV. High voltage JFETs of 2 kV and higher breakdown voltages are not yet available on the market. So, to achieve this high voltage capacity, a series of Normally-ON SiC JFETs controlled by a low voltage Si MOSFET (Super-cascode circuit) is used in the circuit. The developed circuit is able to supply 20 W at different floating potentials with output voltage regulated at 24 V and an efficiency close to 60%. The isolation problem is then solved using this solution.

Le convertisseur analogique-numérique (ADC), fait fonction d’interface entre les domaines de représentation analogique et numérique des systèmes mixtes de traitement du signal.Il est un élément central en cela que ses performances circonscrivent celles des traitements numériques qui lui succèdent et a fortiori celles de son dispositif hôte. C’est notamment le casdes récepteurs radioélectriques numériques à large bande instantanée. De fait, ces systèmes voient leurs performances de dynamiques instantanées monotonale (DTDR) et bitonale (STDR)– i.e. leur capacité à traiter simultanément des composantes de faible puissance en présence d’une ou plusieurs autres composantes de plus forte puissance – limitées par la linéarité de leur ADC.Ce dernier caractère est quantifié par les performances de dynamique sans raies parasites (SFDR)et distorsion d’intermodulation (IMD) d’un ADC.Les critères de DTDR et de STDR sont essentiels pour les récepteurs radios numériques de guerre électronique conçus pour le traitement des signaux de radiocommunications. En effet, ces dispositifs sont employés à l’établissement de la situation tactique de l’environnement électromagnétique à des fins de support de manoeuvres militaires. La fidélité de la représentation numérique du signal analogique reçu est donc critique. Ainsi, cette thèse vise à étudier la linéarisation des ADC, i.e. l’augmentation des SFDR et IMD, en vue de l’amélioration des dynamiques instantanées de ces récepteurs.Dans ce manuscrit, nous traitons cette problématique selon deux axes différents. Le premier consiste à corriger les distorsions introduites par un ADC au moyen de tables de correspondances(LUT) pré-remplies. À cette fin, nous proposons un algorithme de remplissage de LUT procédant d’une méthode de la littérature par la réduction de moitié du nombre de coefficients à déterminer pour estimer la non-linéarité intégrale (INL) d’un ADC. Sur la base de cette nouvelle méthode,nous développons une approche de correction des non-linéarités dynamiques introduites par un ADC reposant sur une paire de LUT statiques et présentons un exemple d’algorithme permettant de l’opérer. Le second axe du manuscrit repose sur la modélisation comportementale de l’ADC par les séries de Volterra à temps discrets et leurs dérivés. En premier lieu, nous considérons les trois problématiques fondamentales de cette approche de linéarisation : la modélisation ;l’identification de modèle ; et l’inversion de modèle. Puis, nous définissons trois solutions de linéarisation d’ADC aveugles. Enfin, nous analysons l’implémentation sur circuits à réseaux logiques programmables (FPGA) de l’un de ces algorithmes afin d’évaluer la pertinence d’uneopération en temps-réel des échantillons de sortie d’un ADC échantillonnant à une fréquence d’environ 400 MHz. / The analog-to-digital converter (ADC) is a central component of mixed signal systems as the interface between the analog and digital representation spaces. Its performance bounds that of the device it is integrated in. Indeed, ADC linearity is essential for maintaining in the digital space the reliability of its input signal and then that of the information it carries.Wideband digital radio receivers are particularly sensitive to ADC non-linearities. Single-tone and dual-tone dynamic range (respectively STDR and DTDR) of such systems – i.e. the abilityto process simultaneously signal components with high power ratio – are limited by the spurious free dynamic range (SFDR) and intermodulation distortion (IMD) of their internal ADC.DTDR et de STDR are key metrics for electronic warfare wideband digital radio receivers developed for radiocommunication signal processing. As a matter of fact, these equipments are employed for analyzing the tactical situation of the radiofrequency spectrum in order to support military maneuvers. Hence, signal integrity is critical. This thesis deals with the ADC linearization issue in this context. Thus, it aims to study techniques for increasing ADC SFDRand IMD for the purpose of improving dynamic ranges of electronic warfare wideband digitalr eceivers.In this dissertation, the problematic of ADC linearization is approached in two different ways.On the one hand, we consider distortion compensation using pre-filled look-up tables (LUT). Wepropose an algorithm for filling LUTs that stems from an existing method by halving the numberof coefficients required for the integral non-linearity (INL) estimation. Then, based on this new method, we develop an approach for correcting ADC dynamic non-linearities using a couple ofstatic LUTs and we present an example of algorithm for operating this method. On the other hand,we study linearization solutions that rely on behavioural modelling of ADCs using discrete-time Volterra series and its derivatives. First, we address the three fundamental issues of this approach:modelling ; model identification ; and model inversion. Then, we propose three blind linearization algorithms. Finally, we consider the implementation on field programmable gate array (FPGA) of one of them for the purpose of evaluating the relevance of real-time linearization of an ADC sampling at about 400 MHz.

L’ évolution des systèmes radar et de guerre électronique tend à concevoir desrécepteurs numériques possédant des bandes instantanées de plus en plus larges. Cette contraintese reporte sur les Convertisseurs Analogique-Numérique (CAN) qui doivent fournir une fréquenced’échantillonnage de plus en plus élevée tout en conservant une puissance dissipée réduite. Unesolution pour répondre à cette demande est le CAN à Temps Entrelacés (ET-CAN) qui paralléliseM CANs pour augmenter la fréquence d’échantillonnage d’un facteur M tout en restant dansun rapport proportionné avec la puissance dissipée. Cependant, les performances dynamiquesdes ET-CANs sont réduites par des défauts d’entrelacements liés à des différences de processusde fabrication, de leur tension d’alimentation et des variations de température. Ces défautspeuvent être modélisés comme issus des disparités d’offsets, de gains ou décalages temporels etglobalement comme issus des disparités de réponses fréquentielles. Ce sont sur ces dernièresdisparités, moins traitées dans la littérature, que portent nos travaux. L’objectif est d’étudierces disparités pour en déduire un modèle et une méthode d’estimation puis, de proposer desméthodes de compensation numérique qui peuvent être implémentées sur une cible FPGA.Pour cela, nous proposons un modèle général des disparités de réponses fréquentielles desET-CANs pour un nombre de voies M quelconques. Celui-ci mélange une description continuedes disparités et une description discrète de l’entrelacement, résultant sur une expression desdéfauts des ET-CANs comme un filtrage à temps variant périodique (LPTV) du signal analogiqueéchantillonné uniformément. Puis, nous proposons une méthode d’estimation des disparitésdes ET-CANs basée sur les propriétés de corrélation du signal en sortie du modèle, pour Mvoies quelconques. Ensuite, nous définissions une architecture de compensation des disparitésde réponses fréquentielles des ET-CANs et nous étudions ses performances en fonction de sesconfigurations et du signal en entrée. Nous décrivons une implémentation de cette architecturepour M=4 voies entrelacées sur cible FPGA et nous étudions les ressources consommées afin deproposer des pistes d’optimisation. Enfin, nous proposons une seconde méthode de compensationspécifique au cas M=2 voies entrelacées, dérivée de la première mais travaillant sur le signalanalytique en sortie d’un ET-CAN et nous la comparons à une méthode similaire de l’état del’art. / The evolution of radar and electronic warfare systems tends to develop digitalreceivers with wider bandwidths. This constraint reaches the Analog to Digital Converters(ADC) which must provide a sample rate higher and higher while maintaining a reducedpower dissipation. A solution to meet this demand is the Time-Interleaved ADC (TIADC)which parallelizes M ADCs, increasing the sampling frequency of an M factor while still ina proportionate relation to the power loss. However, the dynamic performance of TIADCsare reduced by errors related to the mismatches between the sampling channels, due to themanufacturing processes, the supply voltage and the temperature variations. These errors canbe modeled as the result of offset, gain and clock-skew mismatches and globally as from thefrequency response mismatches. It is these last mismatches, unless addressed in the literaturethat carry our work. The objective is to study these errors to derive a model and an estimationmethod then, to propose digital compensation methods that can be implemented on a FPGAtarget.First, we propose a general TIADC model using frequency response mismatches for any Mchannel number. Our model merge a continuous-time description of mismatches and a discretetimeone of the interleaving process, resulting in an expression of the TIADC errors as a linearperiodic time-varying (LPTV) system applied to the uniformly sampled analog signal. Then,we propose a method to estimate TIADC errors based on the correlation properties of theoutput signal for any M channel. Next, we define a frequency response mismatch compensationarchitecture for TIADC errors and we study its performance related to its configuration and theinput signal. We describe an FPGA implementation of this architecture for M=4 interleavedchannels and we study the resources consumption to propose optimisations. Finally, we proposea second compensation method, specific to M=2 interleaved channels and derived from the firstone, but working on the analytical signal from the TIADC output and we compare it to a similarstate-of-the-art method.

Ces travaux de thèse consistent en la conception et la réalisation d’une chaîne de tractionintégrée pour véhicule hybride plug-in. L’étude s’oriente vers une solution de convertisseur mutualisé,dans l’objectif de partager la traction et les modes chargeurs de batteries, la structure en NPC à 3niveaux est retenue. Le chargeur monophasé se base une topologie de redresseur à MLI monophaséavec trois bras entrelacés, avec l’utilisation des enroulements du moteur pour le filtrage. En chargeurtriphasé nous adaptons la topologie pour réaliser un montage en double boost triphasé. Pour chaqueconfiguration, les passifs sont dimensionnés pour répondre aux contraintes en courant BF et HF. Lecontrôle adopté se base sur les correcteurs résonants. Enfin, un prototype de 5 kW a été réalisé pourvalider les différents modes de l’application.Dans une seconde partie, nous proposons une solution de chargeur isolé sans étage continu auprimaire à double ponts actifs (DAB). La topologie est modélisée au premier harmonique et unecommande assurant l’absorption sinusoïdale est étudiée. Une configuration isolée triphasée permetl’accès aux puissances plus élevées ainsi que la réduction des ondulations de courant BF en sortie. / This thesis consists on the design and realization of a plug-in hybrid vehicle integrated tractiondrive supply. The work turns to a solution of a mutualized converter, in the objective to imagine asolution which shared drive and battery chargers modes, the three-level NPC topology has beenretained. The single phase charger is based on an interleaved PWM rectifier, and motor windings areused as smoothing inductors. A double-boost PFC configuration is introduced to ensure the threephasecharger. Passives are sized in each configuration in order to take in account the whole currentconstraints (LF and HF). The PFC behavior is based on the resonant controllers. Then, a 5 kWprototype has been realized to validate the different application modes.In a second part, a single-stage isolated charger based on a Dual-Active-Bridge (DAB) isproposed. The topology is modeled to the fundamental and the PFC control law is studied. A threephaseconfiguration is simulated in order to achieve higher charging powers and to reduce batterycurrent low-frequency ripple.

Les composants de puissance grand gap présentent d'ores et déjà des caractéristiques statiques et dynamiques supérieures à leurs homologues en silicium. Mais ces composants d'un nouvel ordre s'accompagnent de différences susceptibles de modifier le fonctionnement de la cellule de commutation. Les travaux qui furent menés au cours de cette thèse se sont intéressés aux composants grand gap et à leur commande au sein d'un convertisseur de puissance synchrone robuste, haut rendement et haute densité de puissance. En particulier deux points critiques ont été identifiés et étudiés. Le premier est la grande sensibilité des composants grand gap aux composants parasites. Le second est l'absence de diode parasite interne entre le drain et la source de nombreux transistors grand gap. Pour répondre aux exigences de ces nouveaux composants et en tirer le meilleur profit, nous proposons des solutions innovantes, robustes, efficaces et directement intégrables aux circuits de commande. Des circuits de commande entièrement intégrés ont ainsi été conçus spécifiquement pour les composants grand gap. Ceux-ci permettent entre autres le contrôle précis des formes de commutation par l'adaptation de l'impédance de grille, et l'amélioration de l'efficacité énergétique et de la robustesse d'un convertisseur de puissance à base de composants grand sans diodes par une gestion dynamique et locale de temps morts très courts. / Wide band gap devices already demonstrate static and dynamic performances better than silicon transistors. Compared to conventional silicon devices these new wide band gap transistors have some different characteristics that may affect power converter operations. The work presented in this PhD manuscript deals with a specific gate drive circuit for a robust, high power density and high efficiency wide band gap devices-based power converter. Two critical points have been especially studied. The first point is the higher sensitivity of wide band gap transistors to parasitic components. The second point is the lack of parasitic body diode between drain and source of HEMT GaN and JFET SiC. In order to drive these new power devices in the best way we propose innovative, robust and efficient solutions. Fully integrated gate drive circuits have been specifically developed for wide band gap devices. An adaptive output impedance gate driver provides an accurate control of wide band gap device switching waveforms directly on its gate side. Another gate drive circuit improves efficiency and reliability of diode-less wide band gap devices-based power converters thanks to an auto-adaptive and local dead-time management.

Face aux enjeux énergétiques d’aujourd’hui et de demain, le développement des énergies renouvelables semble inéluctable. Cependant, la production électrique de sources renouvelables prometteuses comme le photovoltaïque ou l’éolien est intermittente et difficilement prévisible du fait de la dépendance de ces sources aux conditions météorologiques. Afin de s’affranchir du caractère discontinu de la production d’électricité et de l’inadéquation de la production avec la consommation, un moyen de stockage de l’énergie électrique est nécessaire. Dans ce contexte, la batterie hydrogène est une des solutions envisagées. Lors de périodes de surproduction d’énergie renouvelable, un électrolyseur produit de l’hydrogène par électrolyse de l’eau. Lorsque cela est nécessaire, une pile à combustible fournit de l’électricité à partir du gaz stocké. Couplé avec des sources d’énergie renouvelable, la batterie hydrogène produit de l’énergie électrique non carbonée, c’est-à-dire non émettrice de gaz à effet de serre. L’intérêt majeur de cette technologie est le découplage entre l’énergie et la puissance du système. Tant que la pile à combustible est alimentée en gaz, elle fournit de l’électricité, l’énergie dépend des réservoirs de gaz. La puissance, quant à elle, dépend des caractéristiques des composants électrochimiques et du dimensionnement des chaînes de conversions de puissance. Les chaînes de conversion de puissance relient les composants électrochimiques au réseau électrique. Dans le cas de la chaîne de conversion sans transformateur qui est ici envisagée, la présence d’un convertisseur DC-DC à haut rendement à fort ratio de conversion est rendue nécessaire de par la caractéristique basse tension fort courant des composants électrochimiques. Avec pour but principal l’optimisation du rendement, deux axes de recherche sont développés. Le premier axe développe un convertisseur multicellulaire innovant à haut rendement à fort ratio de conversion. Les résultats expérimentaux du convertisseur appelé « miroir » obtenus dans deux expérimentations ont démontré la supériorité de cette topologie en terme d’efficacité énergétique par rapport aux convertisseurs conventionnels. Le deuxième axe porte sur de nouveaux composants de puissance en nitrure de gallium (GaN) annoncés comme une rupture technologique. Un convertisseur buck multi-phases illustre les défis technologiques et scientifiques de cette technologie et montre le fort potentiel de ces composants. / Development of renewable energy seems inevitable to face the energy challenge of today and tomorrow. However, the power generation of promising renewable sources such as solar or wind power is intermittent and unpredictable due to the dependence of the these sources to the weather. In order to overcome the discontinuous nature of the electricity production and the mismatch between production and consumption, electrical energy storage is needed. In this context, hydrogen battery is one of the solutions. During periods of overproduction of renewable energy, an electrolyzer produces hydrogen gas by the electrolysis of water. When necessary, a fuel cell provides electricity from the stored gas. Coupled with renewable energy sources, the hydrogen battery produces carbon-free electricity, i.e. without any greenhouse gas emission. The major advantage of this technology is the decoupling between energy and power system. As long as the fuel cell is supplied with gas, it supplies electricity. Like so, the energy depends on the gas tanks and the system power depends on the characteristics of electrochemical components and the design of the power conversion chain. Power converters connect electrochemical components to the grid. In the case of the transformerless conversion system introduce here, a high efficiency high voltage gain DC-DC converter is required given the high-current low-voltage characteristic of electrochemical components. Since the main goal is to optimize the efficiency, two research approaches are developed. The first develops an innovating multicell converter with high efficiency at high voltage conversion ratio. The experimental results of the “mirror” converter obtained in two experiments have demonstrated the superiority of this topology in terms of energy efficiency compared to conventional converters. The second line of research focuses on new gallium nitride (GaN) transistors heralded as a disruptive technology. A multiphase buck converter illustrates the technological and scientific challenges of this technology and shows the potential of these transistors.

Cette thèse porte sur la commande de réseaux multi-terminaux à courant continu (MTDC) basés sur des convertisseurs multiniveaux modulaires (MMCs).Tout d’abord, notre attention se focalise sur l'énergie stockée en interne dans le MMC qui constitue un degré de liberté additionnel apporté par sa topologie complexe. Afin d’en tirer le meilleur parti, les limites de l’énergie interne sont formulées mathématiquement.Afin de maîtriser la dynamique de la tension DC, l’utilisation de ce nouveau degré de liberté s’avère d’une grande importance. Par conséquent, une nouvelle de stratégie de commande, nommée «Virtual Capacitor Control», est proposée. Cette nouvelle méthode de contrôle permet au MMC de se comporter comme s’il possédait un condensateur de taille réglable aux bornes, contribuant ainsi à l’atténuation des fluctuations de la tension DC.Enfin, la portée de l’étude est étendue au réseau MTDC. L'un des défis majeurs pour un tel système est de faire face à une perte soudaine d'une station de convertisseur qui peut entraîner une grande variation de la tension du système. A cet effet, la méthode de statisme de tension est la plus couramment utilisée. Cependant, l'analyse montre que l'action de contrôle souhaitée risque de ne pas être réalisée lorsque la marge disponible de réserve de puissance du convertisseur est insuffisante. Nous proposons donc une nouvelle structure de contrôle de la tension qui permet de fournir différentes actions en fonction du signe de l'écart de la tension suite à une perturbation, associée à un algorithme qui détermine les paramètres de statisme en tenant compte du point de fonctionnement et de la réserve disponible à chaque station. / The scope of this thesis includes control and management of the Modular Multilevel Converter (MMC)-based Multi-Terminal Direct Current (MTDC).At first, our focus is paid on the internally stored energy, which is the important additional degree of freedom brought by the complex topology of MMC. In order to draw out the utmost of this additional degree of freedom, an in-depth analysis of the limits of this internally stored energy is carried out, and they are mathematically formulated.Then, this degree of freedom of the MMC is used to provide a completely new solution to improve the DC voltage dynamics. A novel control strategy, named Virtual Capacitor Control, is proposed. Under this control, the MMC behaves as if there were a physical capacitor whose size is adjustable. Thus, it is possible to virtually increase the equivalent capacitance of the DC grid to mitigate the DC voltage fluctuations in MTDC systems.Finally, the scope is extended to MMC-based MTDC grid. One of the crucial challenges for such system is to cope with a sudden loss of a converter station which may lead to a great variation of the system voltage. The voltage droop method is commonly used for this purpose. The analysis shows that the desired control action may not be exerted when the available headroom of the converter stations are insufficient. We thus propose a novel voltage droop control structure which permits to provide different actions depending on the sign of DC voltage deviation caused by the disturbance of system voltage as well as an algorithm that determines the droop parameters taking into account the operating point and the available headroom of each station.

Le mélange à quatre ondes est un effet non linéaire sensible à la phase qui suscite de nombreux intérêts dans le domaine de la génération de peignes de fréquences et du traitement tout optique du signal par exemple. Un peigne de fréquences peut en effet s'obtenir par effet de mélange à quatre ondes 1en cascade. Dans ce cas, un nombre N d'ondes interagissent entre elles via l'effet Kerr et la modélisation d'un tel processus doit tenir compte de tous les couplages possibles entre les ondes. Au cours de mes travaux de thèse, je me suis intéressé, dans un premier temps, à la modélisation du mélange à quatre ondes dit multiple pour lequel un nombre quelconque N d'ondes interagissent entre elles. J'ai proposé une formulation générale permettant d'identifier simplement tous les termes de mélange à quatre ondes issus de toutes les combinaisons possibles de couplage entre les ondes et leur désaccord de phase associé. J'ai validé cette approche en proposant une étude théorique et expérimentale d'un processus de mélange à quatre ondes multiple dans une fibre optique non linéaire. Dans une deuxième partie, j'ai proposé, grâce au modèle élaboré précédemment, une étude théorique du phénomène de conversion de fréquence sensible à la phase, permettant la décomposition des composantes en quadrature d'un signal optique. Dans la littérature, cette expérience fut démontrée initialement avec quatre ondes pompes et dans plusieurs types de composants non linéaires. J'ai pu démontrer, au cours de mes travaux, que trois pompes étaient suffisantes pour réaliser l'expérience et j'ai déterminé des relations analytiques simples permettant de choisir les paramètres expérimentaux (notamment l'amplitude et la phase des pompes) rendant possible la décomposition des composantes en quadrature d'un signal. J'ai validé cette étude par la démonstration expérimentale d'un convertisseur de fréquence sensible à la phase avec uniquement trois pompes et j'ai étudié théoriquement les effets de la dispersion chromatique sur les performances du convertisseur de fréquence. Enfin, dans une dernière partie, j'ai caractérisé des fibres optiques microstructurées en verre de chalcogénure fabriquées dans le cadre d'une collaboration avec Perfos, l'Institut des Sciences Chimiques de Rennes et SelenOptics. Dans ce cadre, j'ai mis en place un banc de mesure de la dispersion chromatique et du coefficient non linéaire des fibres optiques basé sur le mélange à quatre ondes. / Four-wave mixing is a phase-sensitive nonlinear effect that arouses interest, particularly in the fields of frequency comb generation and all-optical signal processing. As an example, frequency combs can be produced thanks to a cascaded four-wave mixing process. In this case, N waves can interact with each other through the optical Kerr effect, and one has to take into account all the possible interactions to be able to adequately model the process. During my PhD thesis, I was interested in modeling the so-called multiple four-wave mixing process, in which any number N of waves can interact with each other. I proposed a general formulation that allows to easily identify all the four-wave mixing terms originating from all the possible combinations of wave coupling and their associated phase-mismatch terms. I validated this approach through the theoretical and experimental study of a multiple four-wave mixing process in a nonlinear optical fiber. Thanks to the developed model, I then proposed a theoretical study of the phase-sensitive frequency conversion process, which permits to demultiplex the quadrature components of an optical signal. In the literature, this process was first experimentally demonstrated in several nonlinear devices using four pump waves. I demonstrated that only three pump waves were required to successfully perform the experiment, and I determined the simple analytical relations from which the adequate experimental parameters (namely, the amplitudes and phases of the pump waves) could be deduced. I finally validated this study by experimentally demonstrating a phase-sensitive frequency conversion process with only three pump waves, and I theoretically studied the influence of chromatic dispersion on the performance of this frequency converter. Finally, I characterized some chalcogenide microstructured optical fibers that were fabricated in the framework of a collaboration with Perfos, the Institut des Sciences Chimiques de Rennes, and SelenOptics. I set up a test bench based on the four-wave mixing process in order to measure the chromatic dispersion and nonlinear coefficient of some optical fibers.

De nos jours, l’exploitation des énergies renouvelables afin de générer de l’électricité est en croissance soutenue puisqu’elles sont à ressource illimitée, gratuites et ne provoquent pas de déchets ou d’émissions polluantes. Dans cette thèse, on se propose d’étudier l’un de ces types d’énergie à savoir l’énergie issue des courants marins. Il s’agit plus particulièrement de s’intéresser à la commande tolérante aux défauts des systèmes de récupération de l’énergie des courants marins. Le potentiel de la production d'électricité à partir des courants marins est estimé à une production de 100 GW dans le monde. Cependant, ces chaînes de conversion d’énergie sont exposées et soumises à des contraintes fonctionnelles et environnementales importantes et sévères. Ces contraintes favorisent inévitablement la dégradation des performances des différents blocs fonctionnels de ces systèmes et l’accélération de leur processus de vieillissement, conduisant ainsi à l’apparition des défauts d’origines mécaniques et/ou électriques. Ainsi, la mise en place des techniques de commande tolérantes aux défauts de ces systèmes permettra d’améliorer la fiabilité, les performances et réduire les coûts relatifs au fonctionnement en mode dégradé et aux opérations de maintenance. Le but des travaux de cette thèse est l’étude, la modélisation et la simulation d’une chaîne de conversion hydrolienne à vitesse variable dans le cas sain et le cas d’un défaut (soit au niveau de la machine synchrone à aimants permanents (défaut de la désaimantation) ou au niveau du convertisseur statique (défaut d’un circuit ouvert d’un interrupteur). Il s’agira donc d’étudier les différentes commandes tolérantes aux défauts utilisées en cas d’un défaut au niveau de la génératrice ou au niveau de l’électronique de puissance associée. / Nowadays, the exploitation of renewable energies in order to generate electricity is growing steadily because they are unlimited resources, free and don’t cause waste or polluting emissions. In this context, it is proposed to study one of these types of energy, which is marine currents energy. In particular, we are interested in fault-tolerant control of tidal turbines. The potential for power generation from marine currents is estimated at 100GW in the world. However, tidal turbines are submitted to severe operational and environmental constraints. These constraints inevitably will lead to these systems performance degradation and the acceleration of their aging process, thus leading to the occurrence of mechanical and/or electrical faults. The implementation of fault-tolerant control techniques will improve the tidal turbines reliability, performance, and reduce costs relating to maintenance operations. The aim of this thesis is to study, model, and simulate a tidal turbine system in healthy and faulty conditions (either in the converter (switch open circuit) or in the permanent magnet synchronous generator (magnet failure). Various fault-tolerant control approaches are therefore evaluated and compared under these specific failure It will therefore be necessary to study the various fault-tolerant controls used in the event of a fault in the generator or in the associated power electronics.

La thèse présente le développement de CPS (CMOS Pixel Sensors) intégré avec CAN au niveau du pixel pour les couches externes du détecteur de vertex de l’ILD (International Large Detector). Motivé par la physique dans l’ILC (International Linear Collider), une précision élevée est nécessaire pour les détecteurs. La priorité des capteurs qui montre sur les couches externes est une faible consommation d’énergie en raison du rapport élevé de couverture de la surface sensible (~90%) dans le détecteur de vertex. Le CPS intégré avec CAN est un choix approprié pour cette application. L’architecture de CAN de niveau colonne ne fournit pas une performance optimisée en termes de bruit et la consommation d’énergie. La conception de CAN au niveau du pixel a été proposée. Bénéficiant des sorties de pixels tout-numérique, CAN au niveau des pixels présentent les mérites évidents sur le bruit, la vitesse, la zone sensible et la consommation d’énergie. Un prototype de capteur, appelé MIMADC, a été implémenté par un processus de 0.18 μm CIS (CMOS Image Sensor). L’objectif de ce capteur est de vérifier la faisabilité du CPS intégré avec les CAN au niveau des pixels. Trois matrices sont incluses dans ce prototype, mais avec deux types différents de CAN au niveau de pixel: une avec des CAN à registre à approximations successives (SAR), et les deux autres avec des CAN à une seule pente (Single-Slope, SS) CAN. Toutes les trois possédant les pixels de la même taille de 35×35 μm2 et une résolution de 3-bit. Dans ce texte, des analyses théoriques et le prototype sont présentés, ainsi que la conception détaille des circuits. / This thesis presents the development of CMOS pixel sensors (CPS) integrated with pixel-level ADCs for the outer layers of the ILD (International Large Detector) vertex detector. Driven by physics in the ILC (International Linear Collider), an unprecedented precision is required for the detectors. The priority of the sensors mounted on the outer layers is low power consumption due to the large coverage ratio of the sensitive area (~90%) in the vertex detector. The CPS integrated with ADCs is a promising candidate for this application. The architecture of column-level ADCs, exists but do not provide an optimized performance in terms of noise and power consumption. The concept of pixel-level ADCs has been proposed. Benefiting from the all-digital pixel outputs, pixel-level ADCs exhibit the obvious merits on noise, speed, insensitive area, and power consumption. In this thesis, a prototype sensor, called MIMADC, has been implemented by a 0.18 μm CIS (CMOS Image Sensor) process. The target of this sensor is to verify the feasibility of the CPS integrated with pixel-level ADCs. Three matrices are included in this prototype but with two different types of pixel-level ADCs: one with successive approximation register (SAR) ADCs, and the other two with single-slope (SS) ADCs. All of them feature a same pixel size of 35×35 μm2 and a resolution of 3-bit. In this thesis, the prototype is presented for both theoretical analyses and circuit designs. The test results of the prototype are also presented.