A phase-locked loop commonly known as PLL is widely used in communication systems. A PLL is used in radio, telecommunications, modulation and demodulation. It can be used for clock generation, clock recovery from data signals, clock distribution and as a frequency synthesizer. Most electronic circuits encounter the problem of the clock skew. The clock Skew for a synchronous circuit is defined as the difference in the time of arrival between two sequentially adjacent registers. The registers and the flip-flops do not receive the clock at the same time. The clock signal in a normal circuit is generated with an oscillator, oscillator produces error, due to which there is a distortion from the expected time interval. The PLLs are used to address the problem. A phase-locked loop works to ensure the time interval seen at the clocks of various registers and the flip-flops match the time intervals generated by the oscillator. PLLs are trivial and an essential part of the micro-processors. Traditional PLLs are designed to work as an analog building block, but it is difficult to integrate them on a digital chip. Analog PLLs are less affected by noise and process variations. Digital PLLs allow faster lock time and are used for clock generation in high performance microprocessors. A digital PLL has more advantages as compared to an analog PLL. Digital PLLs are more flexible in terms of calibration, programability, stability and they are more immune to noise. The cost of a digital PLL is less as compared to its analog counter part. Digital PLLs are analogous to the analog PLLs, but the components used for implementing a digital PLL are digital. A digitally controlled oscillator (DCO) is utilized instead of a voltage controlled oscillator. A time to digital converter(TDC) is used instead of the phase frequency detector. The analog filter is replaced with a digital low pass filter. Phase-locked loop is a very good research topic in electronics. It covers many topics in the electrical systems such as communication theory, control systems and noise characterization. This project work describes the design and simulation of miscellaneous blocks of an all-digital PLL for the 60 GHz band. The reference frequency is 54 MHz and the DCO output frequency is 2 GHz to 3 GHz in a state-of the-art 65 nm process, with 1 V supply voltage. An all-digital PLL is composed of digital components such as a low pass filter, a sigma delta modulator and a fractional N /N +1 divider for low voltage and high speed operation. The all-digital PLL is implemented in MATLAB and then the filter, a sigma delta modulator and a fractional N /N +1 divider are implemented in MATLAB and Verilog-A code. The sub blocks i.e full adder, D flip-flop, a digital to digital converter, a main counter, a prescalar and a swallow counter are implemented in the transistor level using CMOS 65nm technology and functionality of each block is verified.

L'utilisation d'une source d'alcali forte, telle que l'hydroxyde de sodium (NaOH), au cours du blanchiment au peroxyde d'hydrogène (H2O2) des pâtes mécaniques a pour inconvénient majeur de solubiliser certains composés du bois. Or, cette matière organique dissoute (MOD) induit une forte valeur de demande chimique en oxygène (DCO) dans les effluents de blanchiment. De plus, une fraction de cette matière organique, nommée DCO récalcitrante (R-DCO), n'est pas biodégradable dans les stations de traitement des eaux usées industrielles. Cette étude a prouvé qu'il était possible d'atteindre la blancheur cible de 75 % ISO en substituant partiellement le NaOH par l'hydroxyde de magnésium (Mg(OH)2) ou le carbonate de magnésium (MgCO3) lors du blanchiment en un stade au peroxyde d'hydrogène d'une pâte TMP d'épicéa. Parallèlement, la consommation en peroxyde d'hydrogène diminuait fortement lors des blanchiment à base de Mg(OH)2 et MgCO3. La DCO a ainsi été réduite de 26 et 31%, respectivement, pour les blanchiments alternatifs en comparaison du blanchiment conventionnel. En outre, seulement 10 et 8 kg O2.ton-1 de R-DCO ont été générés au cours des procédés de blanchiment à base de Mg(OH)2 et MgCO3 contre 13,3 kg O2.ton-1 lors du procédé conventionnel. L'analyse par chromatographie à exclusion stérique couplée à l'absorbance UV, la fluorescence et au carbone organique dissous (HPSEC/UVA-Fluo-COD) a permis de montrer que la MOD dans les effluents de blanchiments conventionnel et alternatifs était caractérisée par les mêmes masses moléculaires. Ces travaux ont également mis en évidence que les blanchiments alternatifs avec des sources d'alcali à base de magnésium affectaient la résistance de la pâte blanchie. Il a été montré que l'indice de rupture diminuait de 10% par rapport à la pâte blanchie de manière conventionnelle. Par ailleurs, la réversion de blancheur de la pâte blanchie avec une source d'alcali alternative a diminué de 2% ISO durant le photo-vieillissement à la lumière. L'analyse structurelle de la lignine a également permis de comprendre les mécanismes réactionnels mis en jeu en fonction de la source alcaline utilisée au cours du blanchiment. Dans le cas d'une pâte chimicothermomécanique (CTMP d'érable), il est envisageable de remplacer totalement le NaOH avec différentes sources d'alcali alternatives mais au détriment des propriétés physiques de la pâte (-25 et 16% sur l'indice de rupture et déchirement).

L'utilisation d'une source d'alcali forte, telle que l'hydroxyde de sodium (NaOH), au cours du blanchiment au peroxyde d'hydrogène (H2O2) des pâtes mécaniques a pour inconvénient majeur de solubiliser certains composés du bois. Or, cette matière organique dissoute (MOD) induit une forte valeur de demande chimique en oxygène (DCO) dans les effluents de blanchiment. De plus, une fraction de cette matière organique, nommée DCO récalcitrante (R-DCO), n'est pas biodégradable dans les stations de traitement des eaux usées industrielles. Cette étude a prouvé qu'il était possible d'atteindre la blancheur cible de 75 % ISO en substituant partiellement le NaOH par l'hydroxyde de magnésium (Mg(OH)2) ou le carbonate de magnésium (MgCO3) lors du blanchiment en un stade au peroxyde d'hydrogène d'une pâte TMP d'épicéa. Parallèlement, la consommation en peroxyde d'hydrogène diminuait fortement lors des blanchiment à base de Mg(OH)2 et MgCO3. La DCO a ainsi été réduite de 26 et 31%, respectivement, pour les blanchiments alternatifs en comparaison du blanchiment conventionnel. En outre, seulement 10 et 8 kg O2.ton-1 de R-DCO ont été générés au cours des procédés de blanchiment à base de Mg(OH)2 et MgCO3 contre 13,3 kg O2.ton-1 lors du procédé conventionnel. L'analyse par chromatographie à exclusion stérique couplée à l'absorbance UV, la fluorescence et au carbone organique dissous (HPSEC/UVA-Fluo-COD) a permis de montrer que la MOD dans les effluents de blanchiments conventionnel et alternatifs était caractérisée par les mêmes masses moléculaires. Ces travaux ont également mis en évidence que les blanchiments alternatifs avec des sources d'alcali à base de magnésium affectaient la résistance de la pâte blanchie. Il a été montré que l'indice de rupture diminuait de 10% par rapport à la pâte blanchie de manière conventionnelle. Par ailleurs, la réversion de blancheur de la pâte blanchie avec une source d'alcali alternative a diminué de 2% ISO durant le photo-vieillissement à la lumière. L'analyse structurelle de la lignine a également permis de comprendre les mécanismes réactionnels mis en jeu en fonction de la source alcaline utilisée au cours du blanchiment. Dans le cas d'une pâte chimicothermomécanique (CTMP d'érable), il est envisageable de remplacer totalement le NaOH avec différentes sources d'alcali alternatives mais au détriment des propriétés physiques de la pâte (-25 et 16% sur l'indice de rupture et déchirement). / The use of a strong alkali source, such as sodium hydroxide (NaOH), during hydrogen peroxide (H2O2) bleaching of mechanical pulps is responsible for the solubilization of some wood components. Yet, this dissolved organic matter (DOM) induces a high value of chemical oxygen demand (COD) in the bleaching effluents. In addition, a fraction of this organic matter, called recalcitrant COD (R-COD), is not biodegradable in industrial wastewater treatment plants. This study has proven that it was possible to reach the brightness target of 75% ISO during a one stage peroxide bleaching of spruce TMP when NaOH was partially substituted by magnesium hydroxide (Mg(OH)2) or magnesium carbonate (MgCO3). Meanwhile, hydrogen peroxide consumption decreased significantly during Mg(OH)2- and MgCO3-based bleachings. COD has been reduced by 26 and 31%, respectively, during alternative bleachings in comparison with the conventional one. Furthermore, only 10 and 8 kg O2.t-1 R-COD were generated during Mg(OH)2- and MgCO3-based processes respectively against 13.3 kg O2.t-1 during the conventional process. DOM analysis by size exclusion chromatography coupled with UV absorbance, fluorescence and dissolved organic carbon (HPSEC/UVA-Fluo-DOC) has shown that the MOD in conventional and alternative bleaching effluents were characterized by the same molecular weights. This work has also pointed out that alternative bleachings with magnesium-based alkali sources affected bleached pulp strength properties. A reduction up to 10% of the tensile index was measured compared to the conventional bleached pulp. Otherwise, the brightness reversion of alternative bleached pulps decreased by 2% ISO during photo-ageing under UV irradiation. Structural analysis of lignin enabled us to understand reaction mechanisms brought into play during alternative bleaching. In the case of a chemithermomechanical pulp (CTMP maple), it is feasible to completely replace NaOH by different alternative alkali but at the expense of the strength properties of the bleached pulp (-25 and 16 % on tensile and tear indexes).

No description available.

This research encompasses threemajor segments: a search for high-spin triaxial strongly deformed (TSD) bands in 164Hf, spectroscopy of high-spin normal deformed (ND) bands in 164Hf, and a low-spin search in 165Ta. In April 2010, an experiment was carried out using the ATLAS linear accelerator at Argonne National Laboratory (Argonne, IL). A thin (761 microgram/square centimeter) 94Zr target was impacted with a 330MeV 74Ge beam. This produced a 168Hf compound nucleus that decayed via the 4n channel to 164Hf. Offline data analysis was performed using coincidence relationships and gamma-ray intensity analysis to determine the decay pathways and Directional Correlation of Oriented Nuclei (DCO ratios) to determine level spin and parities. The highest extend of the 164Hf level scheme in previous works was near 32 hbar. This research has extended the previously known level scheme to 48 hbar. Seven new normal deformed bands and two triaxial strongly deformed bands have been added. Decay pathways of TSD bands to ND states have been firmly established. Intrinsic configurations of the bands were discussed based on Cranked Shell Model (CSM) calculations. A short discussion of new low-spin structures in 165Ta concludes the research. The experiment was carried out in August 2010 at Yale’s Wright Nuclear Structure Laboratory using their tandem linac. A 228MeV 51V beam was incident upon a 118Sn self-supporting thin target. Data was sorted into gamma-gamma matrices using the WNSL CSCAN code. Three new normal deformed low-spin structures were found, and one previously known but unpublished structure was confirmed, extended, and linked to the Yrast band.

In this work concepts and circuits for local clock generation in low-power heterogeneous multiprocessor systems-on-chip (MPSoCs) are researched and developed. The targeted systems feature a globally asynchronous locally synchronous (GALS) clocking architecture and advanced power management functionality, as for example fine-grained ultra-fast dynamic voltage and frequency scaling (DVFS). To enable this functionality compact clock generators with low chip area, low power consumption, wide output frequency range and the capability for ultra-fast frequency changes are required. They are to be instantiated individually per core. For this purpose compact all digital phase-locked loop (ADPLL) frequency synthesizers are developed. The bang-bang ADPLL architecture is analyzed using a numerical system model and optimized for low jitter accumulation. A 65nm CMOS ADPLL is implemented, featuring a novel active current bias circuit which compensates the supply voltage and temperature sensitivity of the digitally controlled oscillator (DCO) for reduced digital tuning effort. Additionally, a 28nm ADPLL with a new ultra-fast lock-in scheme based on single-shot phase synchronization is proposed. The core clock is generated by an open-loop method using phase-switching between multi-phase DCO clocks at a fixed frequency. This allows instantaneous core frequency changes for ultra-fast DVFS without re-locking the closed loop ADPLL. The sensitivity of the open-loop clock generator with respect to phase mismatch is analyzed analytically and a compensation technique by cross-coupled inverter buffers is proposed. The clock generators show small area (0.0097mm2 (65nm), 0.00234mm2 (28nm)), low power consumption (2.7mW (65nm), 0.64mW (28nm)) and they provide core clock frequencies from 83MHz to 666MHz which can be changed instantaneously. The jitter performance is compliant to DDR2/DDR3 memory interface specifications. Additionally, high-speed clocks for novel serial on-chip data transceivers are generated. The ADPLL circuits have been verified successfully by 3 testchip implementations. They enable efficient realization of future low-power MPSoCs with advanced power management functionality in deep-submicron CMOS technologies. / In dieser Arbeit werden Konzepte und Schaltungen zur lokalen Takterzeugung in heterogenen Multiprozessorsystemen (MPSoCs) mit geringer Verlustleistung erforscht und entwickelt. Diese Systeme besitzen eine global-asynchrone lokal-synchrone Architektur sowie Funktionalität zum Power Management, wie z.B. das feingranulare, schnelle Skalieren von Spannung und Taktfrequenz (DVFS). Um diese Funktionalität zu realisieren werden kompakte Taktgeneratoren benötigt, welche eine kleine Chipfläche einnehmen, wenig Verlustleitung aufnehmen, einen weiten Bereich an Ausgangsfrequenzen erzeugen und diese sehr schnell ändern können. Sie sollen individuell pro Prozessorkern integriert werden. Dazu werden kompakte volldigitale Phasenregelkreise (ADPLLs) entwickelt, wobei eine bang-bang ADPLL Architektur numerisch modelliert und für kleine Jitterakkumulation optimiert wird. Es wird eine 65nm CMOS ADPLL implementiert, welche eine neuartige Kompensationsschlatung für den digital gesteuerten Oszillator (DCO) zur Verringerung der Sensitivität bezüglich Versorgungsspannung und Temperatur beinhaltet. Zusätzlich wird eine 28nm CMOS ADPLL mit einer neuen Technik zum schnellen Einschwingen unter Nutzung eines Phasensynchronisierers realisiert. Der Prozessortakt wird durch ein neuartiges Phasenmultiplex- und Frequenzteilerverfahren erzeugt, welches es ermöglicht die Taktfrequenz sofort zu ändern um schnelles DVFS zu realisieren. Die Sensitivität dieses Frequenzgenerators bezüglich Phasen-Mismatch wird theoretisch analysiert und durch Verwendung von kreuzgekoppelten Taktverstärkern kompensiert. Die hier entwickelten Taktgeneratoren haben eine kleine Chipfläche (0.0097mm2 (65nm), 0.00234mm2 (28nm)) und Leistungsaufnahme (2.7mW (65nm), 0.64mW (28nm)). Sie stellen Frequenzen von 83MHz bis 666MHz bereit, welche sofort geändert werden können. Die Schaltungen erfüllen die Jitterspezifikationen von DDR2/DDR3 Speicherinterfaces. Zusätzliche können schnelle Takte für neuartige serielle on-Chip Verbindungen erzeugt werden. Die ADPLL Schaltungen wurden erfolgreich in 3 Testchips erprobt. Sie ermöglichen die effiziente Realisierung von zukünftigen MPSoCs mit Power Management in modernsten CMOS Technologien.

In this work concepts and circuits for local clock generation in low-power heterogeneous multiprocessor systems-on-chip (MPSoCs) are researched and developed. The targeted systems feature a globally asynchronous locally synchronous (GALS) clocking architecture and advanced power management functionality, as for example fine-grained ultra-fast dynamic voltage and frequency scaling (DVFS). To enable this functionality compact clock generators with low chip area, low power consumption, wide output frequency range and the capability for ultra-fast frequency changes are required. They are to be instantiated individually per core. For this purpose compact all digital phase-locked loop (ADPLL) frequency synthesizers are developed. The bang-bang ADPLL architecture is analyzed using a numerical system model and optimized for low jitter accumulation. A 65nm CMOS ADPLL is implemented, featuring a novel active current bias circuit which compensates the supply voltage and temperature sensitivity of the digitally controlled oscillator (DCO) for reduced digital tuning effort. Additionally, a 28nm ADPLL with a new ultra-fast lock-in scheme based on single-shot phase synchronization is proposed. The core clock is generated by an open-loop method using phase-switching between multi-phase DCO clocks at a fixed frequency. This allows instantaneous core frequency changes for ultra-fast DVFS without re-locking the closed loop ADPLL. The sensitivity of the open-loop clock generator with respect to phase mismatch is analyzed analytically and a compensation technique by cross-coupled inverter buffers is proposed. The clock generators show small area (0.0097mm2 (65nm), 0.00234mm2 (28nm)), low power consumption (2.7mW (65nm), 0.64mW (28nm)) and they provide core clock frequencies from 83MHz to 666MHz which can be changed instantaneously. The jitter performance is compliant to DDR2/DDR3 memory interface specifications. Additionally, high-speed clocks for novel serial on-chip data transceivers are generated. The ADPLL circuits have been verified successfully by 3 testchip implementations. They enable efficient realization of future low-power MPSoCs with advanced power management functionality in deep-submicron CMOS technologies. / In dieser Arbeit werden Konzepte und Schaltungen zur lokalen Takterzeugung in heterogenen Multiprozessorsystemen (MPSoCs) mit geringer Verlustleistung erforscht und entwickelt. Diese Systeme besitzen eine global-asynchrone lokal-synchrone Architektur sowie Funktionalität zum Power Management, wie z.B. das feingranulare, schnelle Skalieren von Spannung und Taktfrequenz (DVFS). Um diese Funktionalität zu realisieren werden kompakte Taktgeneratoren benötigt, welche eine kleine Chipfläche einnehmen, wenig Verlustleitung aufnehmen, einen weiten Bereich an Ausgangsfrequenzen erzeugen und diese sehr schnell ändern können. Sie sollen individuell pro Prozessorkern integriert werden. Dazu werden kompakte volldigitale Phasenregelkreise (ADPLLs) entwickelt, wobei eine bang-bang ADPLL Architektur numerisch modelliert und für kleine Jitterakkumulation optimiert wird. Es wird eine 65nm CMOS ADPLL implementiert, welche eine neuartige Kompensationsschlatung für den digital gesteuerten Oszillator (DCO) zur Verringerung der Sensitivität bezüglich Versorgungsspannung und Temperatur beinhaltet. Zusätzlich wird eine 28nm CMOS ADPLL mit einer neuen Technik zum schnellen Einschwingen unter Nutzung eines Phasensynchronisierers realisiert. Der Prozessortakt wird durch ein neuartiges Phasenmultiplex- und Frequenzteilerverfahren erzeugt, welches es ermöglicht die Taktfrequenz sofort zu ändern um schnelles DVFS zu realisieren. Die Sensitivität dieses Frequenzgenerators bezüglich Phasen-Mismatch wird theoretisch analysiert und durch Verwendung von kreuzgekoppelten Taktverstärkern kompensiert. Die hier entwickelten Taktgeneratoren haben eine kleine Chipfläche (0.0097mm2 (65nm), 0.00234mm2 (28nm)) und Leistungsaufnahme (2.7mW (65nm), 0.64mW (28nm)). Sie stellen Frequenzen von 83MHz bis 666MHz bereit, welche sofort geändert werden können. Die Schaltungen erfüllen die Jitterspezifikationen von DDR2/DDR3 Speicherinterfaces. Zusätzliche können schnelle Takte für neuartige serielle on-Chip Verbindungen erzeugt werden. Die ADPLL Schaltungen wurden erfolgreich in 3 Testchips erprobt. Sie ermöglichen die effiziente Realisierung von zukünftigen MPSoCs mit Power Management in modernsten CMOS Technologien.

The work was based on digitally controlled oscillator for an all-digital PLL in 65nm process. Phase locked loop’s were used in most of the application for clock generation and recovery as well. As the technology grows faster in the existinggeneration, there has to be quick development with the technique. In such case ananalog PLL which was used earlier gradually getting converted to digital circuit.All-digital PLL blocks does the same work as an analog PLL blocks, but thecircuits and other control circuitry designed were completely in digital form, becausedigital circuit has many advantages over analog counterpart when they arecompared with each other. Digital circuit could be scaled down or scaled up evenafter the circuits were designed. It could be designed for low power supply voltageand easy to construct in a 65 nm process. The digital circuit was widely chosento make life easier. In most of the application PLL’s were used for clock and data recovery purpose,from that perspective jitter will stand as a huge problem for the designers. Themain aim of this thesis was to design a DCO that should bring down the jitter asdown as possible which was designed as standalone, the designed DCO would belater placed in an all-digital PLL. To understand the concept and problem aboutjitter at the early stage of the project, an analog PLL was designed in block leveland tested for different types of jitter and then design of a DCO was started. This document was about the design of a digitally controlled oscillator whichoperates with the center frequency of 2.145 GHz. In the first stage of the projectthe LC tank with NMOS structure was built and tested. In the latter stage the LCtank was optimized by using PMOS structure as negative resistance and eventuallyended up with NMOS and PMOS cross coupled structure. Tuning banks were oneof the main design in this project which plays a key role in locking the system ifthe DCO is placed in an all-digital PLL system. So, three types of tuning bankswere introduced to make the system lock more precisely. The control circuits andthe varactors built were all digital and hence it is called as digitally controlledoscillator. Digital control circuits, other sub-blocks like differential to single endedand simple buffers were also designed to optimize the signal and the results wereshown.DCO and tuning banks were tested using different types of simulation and were tested for different jitter qualities and analysis. The simulation results are shownin the final chapter simulation and results.

Philosophiae Doctor - PhD / Lying in a rapidly-changing transitional region between nuclei that may behave as spherical vibrators (N ≤ 88) or good rotors (N ≥ 92), the N = 90 isotones present a unique testing ground where new nuclear collective phenomena may be uncovered. As part of a general investigation of collective structures and the coupling of single-particle states to these structures, the 150Sm(12C,4nγγ) and 150Sm(13C,4nγγ) reactions at a beam energy of Elab = 65 MeV were used to study the low and medium spin structure of 158,159Er nuclei below spin 20~. The γ-γ coincidence events were detected in the nine escape-suppressed HPGe Clover detectors using the AFRODITE γ-ray spectrometer at the iThemba Laboratory for Accelerator Based Sciences. DCO ratios and γ-ray polarization measurements were used to establish the spins and parities of newly observed and confirm previously established rotational bands. The observed bands will be discussed in terms of both traditional quadrupole rotational-vibration models and recent predictions of octupole correlations in the N = 90 isotones and neighbouring nuclei. The data obtained will be compared with the spectroscopic systematics of neighbouring nuclei.

L’industrie de traitement de surfaces (TS) utilise de nombreux produits chimiques, en particulier des métaux toxiques et des substances organiques, qui sont connus pour être nocifs vis-à-vis des humains et de l’environnement. En raison d’une réglementation de plus en plus stricte, les effluents contenant des métaux lourds (Zn, Cu, Ni, Fe, Al, Cr, etc.) et de la charge organique caractérisée par le paramètre DCO (demande chimique en oxygène) doivent être traités. Il existe une grande variété de procédés de traitement des eaux usées provenant de la filière traitement de surface. En général, les systèmes conventionnels dedétoxification se composent principalement d’un ajustement de pH, d’une oxydation des cyanures et d’une réduction des chromes, suivi d’une précipitation sous forme d’hydroxydes et d’une clarification, et parfois d’une étape d’adsorption sur charbonpour enlever la DCO résiduelle. Cependant, la technologie sur charbon actif présente plusieurs problèmes tels que la saturation rapide et des problèmes de colmatage et de régénération des réacteurs. Comme les résines d’échange d’ions, leur utilisation est restreinte due au coût élevé. Pour ces raisons, la plupart des petites et moyennes entreprises ne peuvent pas utiliser de tels traitements. Ainsi, afin de répondre à ces problématiques, de nombreuses études sont menées pour trouver des alternatives peu coûteuses, qui soient efficaces et acceptables pour un usage industriel. Dans cette étude, la bio-adsorption sur un bio-adsorbant d’amidon réticulé a été utilisée pour retenir les métaux et la DCO contenus dans différents effluents industriels. L’adsorption a été étudiée en fonction du temps de contact, de la masse d’adsorbant et de la charge polluante (concentration, nature). L’influence de ces paramètres sur l’efficacité d’adsorption a été évaluée en utilisant une méthode conventionnelle en mode cuvéedite méthode en batch. Les résultats ont montré que le matériau présente des capacités d’adsorption élevées vis-à-vis des ions métalliques, ce qui permet de diminuer les concentrations métalliques en dessous des valeurs réglementaires. Des résultats similaires ont été obtenus vis-à-vis de la charge organique, et ceci quelque soit le type d’effluent. Afin d’évaluer l’impact des rejets industriels provenant de quatre entreprises différentes de TS, nous avons effectué des tests écotoxicologiques normalisés basés sur l’utilisation de graines de laitue Lactuca sativa. Nous avons mesuré le taux de germination, la longueur et la masse deslaitues. Les résultats ont permis de comparer la toxicité des quatre rejets: les rejets contenant du cuivre et du nickel ont un impactbeaucoup plus élevé que ceux contenant du zinc ou de l’aluminium. De plus, les tests de germination effectués à l’aide de solutions synthétiques ont confirmé que les mélanges de métaux présentent une toxicité plus élevéeque celle de leurs constituants considérés isolément. Les testsde phytotoxicitéont été également réalisés sur les rejets industriels avant et après adsorption. Ces tests biologiques ont confirmé l’efficacité du procédépour diminuer fortement la toxicité du rejet. L’abattement chimique et la réduction de la toxicité ont démontré que la bio-adsorption sur un matériau non-conventionnel peut être une étape de finition intéressante pour la détoxification des rejets industriels.Enfin, les tests biologiques normalisés sont rapides, faciles à mettre en œuvre et parfaitement reproductibles. Ils pourraient être utilisés en routine pour évaluer les impacts d’un rejet industriel, même lorsque celui-ci satisfait aux exigences réglementaires / The surface-treatment industry consumes an important range of chemicals, in particular toxic metals and organics that are known to be harmful to humans and environnment. Because of more and more stringer regulations, effluents polluted with heavy metals and organics characterized by chemical oxigen demand must be treated.[...]