Les jonctions tunnel magnétiques épitaxiées Fe/MgO/Fe(001) présentent des comportements remarquables dans la limite des faibles ou des fortes épaisseurs de MgO. Ainsi, dans le premier cas, une interaction antiferromagnétique entre les deux couches de fer est observée ; dans le second, des effets de filtrage en symétrie conduisent à l?obtention de fortes valeurs de magnétorésistance. Les expériences réalisées au cours de cette thèse visent à étudier et mettre en relation ces deux régimes de propriétés extrêmes. Des analyses en tension et en température nous permettent d?étudier les conséquences d?une modulation de la structure cristalline des électrodes et/ou de l?interface sur le transport polarisé en spin. Dans ce cadre, nous nous intéressons à trois systèmes : des jonctions hybrides Fe/MgO(001)/CoFeB, où l?électrode de CoFeB est déposée par pulvérisation cathodique puis cristallisée in situ, des jonctions Fe/MgO/Fe à texture (001), ainsi que des jonctions Fe/MgO/Fe monocristallines présentant une rugosité artificielle à l?interface barrière/électrode. Le couplage antiferromagnétique dans des systèmes Fe/MgO/Fe(001) à barrière fine est étudié grâce à des mesures de magnétométrie sur la gamme de température [5 K ; 500 K]. Nous considérons aussi l?effet de modifications structurales et/ou chimiques de l?interface par le biais de l?introduction d?une rugosité contrôlée ou d?un contaminant. Les résultats les plus originaux de cette thèse sont obtenus grâce à l?introduction d?une rugosité artificielle à l?interface Fe/MgO ; contre toute attente, ce désordre contrôlé peut en effet augmenter l?effet de magnétorésistance ou l?intensité du couplage antiferromagnétique / Epitaxial magnetic tunnel junctions Fe/MgO/Fe(001) exhibit noteworthy behaviors for both small and large MgO thicknesses. In the first case, a strong antiferromagnetic interaction between Fe layers is observed, whereas symmetry filtering effects occur for large barriers, leading to high TMR values. The aim of the experiments performed during this thesis is to study and link these two behaviors. We consider the effect of a modulation of electrodes and/or interfaces crystalline structure on spin-polarized transport, by means of temperature and voltage analyses. In this framework, we focus on three systems: Fe/MgO(001)/CoFeB hybrid junctions, where the CoFeB electrode is grown by sputtering and in situ recrystallized, textured Fe/MgO/Fe(001) junctions, and finally single crystalline (001)Fe/MgO/Fe junctions with an artificial roughness at the electrode/barrier interface. The antiferromagnetic coupling in epitaxial Fe/MgO/Fe(001) systems with a thin MgO barrier is studied by magnetometry measurements in the [5 K; 500 K] range. We also consider the effect of structural and/or chemical changes resulting from a controlled roughness or a contamination on the coupling. The most interesting results of this thesis are obtained with the introduction of an artificial roughness at the Fe/MgO interface. Unexpectedly, this controlled disorder can improve the magnetoresistance effect or the coupling intensity. In both cases, this result is attributed to a Fe-O hybridization, which emphasizes the role of oxygen in MgO based magnetic tunnel junctions for both behaviors associated with extremely thin or thick barriers

La miniaturisation du nœud technologique de CMOS en dessous de 90 nm conduit à une forte consommation statique pour les mémoires et les circuits logiques, due aux courants de fuite de plus en plus importants. La spintronique, une technologie émergente, est d’un grand intérêt pour remédier à ce problème grâce à sa non-volatilité, sa grande vitesse d’accès et son intégration facile avec les procédés CMOS. Comparé à la commutation induite par le champ magnétique, le transfert de spin (STT), une approche de commutation induite par le courant, non seulement simplifie le processus de commutation mais aussi permet un fonctionnement sans précédent en termes de consommation et de vitesse. Cette thèse est consacrée à la modélisation compacte et la conception de circuit hybride pour les dispositifs spintroniques basés sur la commutation induite par le courant. La jonction tunnel magnétique (JTM), élément fondamental de la mémoire magnétique (MRAM), et la mémoire racetrack, nouveau concept fondé sur la propagation des parois de domaine induites par le courant, sont particulièrement étudiés. Ces dispositifs et circuits spintroniques sont basés sur les matériaux à anisotropie magnétique perpendiculaire (AMP) qui ouvrent la perspective d’une miniaturisation submicronique tout en conservant une grande stabilité thermique. De nombreux modèles physiques et paramètres réalistes sont intégrés dans la modélisation compacte pour obtenir une bonne cohérence avec les mesures expérimentales. En utilisant ces modèles compacts précis, certaines applications pour la logique et les mémoires magnétiques, tels que l’additionneur complet magnétique (ACM) et la mémoire adressable par contenu (CAM), sont conçues et simulées. Nous analysons et évaluons leur potentiel de performance en termes de surface, vitesse et consommation d’énergie par rapport aux circuits classiques. Enfin, afin de lutter contre la limitation de capacité entravant la large application, nous proposons deux optimisations de conception : la mémoire multivaluée (MLC) pour la STT-MRAM et l’assistance par champ magnétique pour la mémoire racetrack. Ce concept de MLC utilise le comportement stochastique des STT pour atteindre une haute vitesse tout en augmentant la densité de STT-MRAM. La mémoire racetrack assistée par champ magnétique est fondée sur l’observation d’une propagation des parois de domaine en dessous du courant critique, propagation est attribué à l’effet « Walker breakdown ». Ceci ouvre une nouvelle voie pour réduire le courant de propagation et augmenter la capacité des mémoires racetrack au-delà des améliorations des circuits périphériques et des matériaux. / The shrinking of complementary metal oxide semiconductor (CMOS) fabrication node below 90 nm leads to high static power in memories and logic circuits due to the increasing leakage currents. Emerging spintronic technology is of great interest to overcome this issue thanks to its non-volatility, high access speed and easy integration with CMOS process. Spin transfer torque (STT), a current-induced switching approach, not only simplifies the switching process but also provides an unprecedented speed and power performances, compared with the field-induced switching. This thesis is dedicated to the compact modelling and hybrid circuit design for current-induced switching spintronic devices. Magnetic tunnel junction (MTJ), the basic element of magnetic random access memory (MRAM), and racetrack memory, a novel concept based on current-induced domain wall (CIDW) motion, are particularly investigated. These spintronic devices and circuits are based on the materials with perpendicular-magnetic-anisotropy (PMA) that promises the deep submicron miniaturization while keeping a high thermal stability. Numbers of physical models and realistic parameters are integrated in the compact modeling to achieve a good agreement with experimental measurements. By using these accurate compact models of PMA STT MTJ and PMA racetrack memory, some magnetic logic and memory applications, such as magnetic full adder (MFA) and content addressable memory (CAM), are designed and simulated. We analyze and assess their performance potential in terms of speed, area and power consumption compared with the conventional circuits. Finally, in order to tackle the capacity bottleneck hindering the wide application, we propose two design optimizations: MLC for MRAM and magnetic field assistance for racetrack memory. This MLC design benefits from the STT stochastic behavior to achieve an ultra-high speed while increasing the density. The racetrack memory with magnetic field assistance is based on the observation that CIDW motion can be triggered below the critical current due to “Walker breakdown” effect. This opens a new route to reduce the propagation current and increase the capacity of racetrack memory beyond the improvements of peripheral circuits or materials.

Avec la diminution du nœud de la technologie CMOS, la puissance statique et dynamique augmente spectaculairement. It est devenu l'un des principaux problèmes en raison de l'augmentation du courant de fuite et de la longue distance entre les mémoires et les circuits logiques. Au cours des dernières décennies, les dispositifs de spintronique, tels que la jonction tunnel magnétique (JTM) écrit par transfert de spin, sont largement étudiés pour résoudre le problème de la puissance statique grâce à leur non-volatilité. L'architecture logic-in-memory (LIM) hybride permet de fabriquer les dispositifs de spintronique au-dessus des circuits CMOS, réduisant le temps de transfert et la puissance dynamique. Cette thèse vise à la conception de circuits logiques et mémoires pour le système de faible puissance, en combinant les technologies JTM et CMOS. En utilisant un modèle compact JTM et le design-kit CMOS de STMicroelectronics, nous étudions les circuits hybrides MTJ/CMOS de 1-bit et multi-bit, y compris les opérations de lecture et d'écriture. Les méthodes d'optimisation sont également introduites pour améliorer la fiabilité, ce qui est extrêmement important pour les circuits logiques où les blocs de correction d'erreur ne peuvent pas être facilement intégrés sans sacrifier leurs performances ou augmenter la surface de circuit. Nous étendons la structure MTJ/CMOS hybride de multi-bit à la conception d’une mémoire MRAM avec les circuits périphériques simples. Basés sur le concept de LIM, les circuits logiques/arithmétiques non-volatiles sont conçus. Les JTMs sont intégrés non seulement comme des éléments de stockage, mais aussi comme des opérandes logiques. Tout d'abord, nous concevons et analysons théoriquement les portes logiques non-volatiles (PLNVs) comprenant NOT, AND, OR et XOR. Ensuite, les additionneurs complets non-volatiles (ACNVs) de 1-bit et 8-bit sont proposés et comparés avec l'additionneur classique basé sur la technologie CMOS. Nous étudions l'effet de la taille de transistor CMOS et des paramètres de JMT sur les performances d’ACNV. De plus, nous optimisons l’ACNV sous deux faces. Premièrement, un circuit de détection (mode de tension) de très haute fiabilité est proposé. Après, nous proposons de remplacer le JTM à deux électrodes par un JTM à trois électrodes (écrit par transfert de spin assisté par l’effet Hall de spin) en raison du temps d'écriture et de la puissance plus petit. Basé sur les PLNVs et ACNVs, d'autres circuits logiques peuvent être construits, par exemple, soustracteur non-volatile. Enfin, une mémoire adressable par contenu non-volatile (MACNV) est proposée. Deux décodeurs magnétiques visent à sélectionner des lignes et à enregistrer la position de recherche dans un état non-volatile. / With the shrinking of CMOS (complementary metal oxide semi-conductor) technology, static and dynamic power increase dramatically and indeed has become one of the main challenges due to the increasing leakage current and long transfer distance between memory and logic chips. In the past decades, spintronics devices, such as spin transfer torque based magnetic tunnel junction (STT-MTJ), are widely investigated to overcome the static power issue thanks to their non-volatility. Hybrid logic-in-memory (LIM) architecture allows spintronics devices to be fabricated over the CMOS circuit plane, thereby reducing the transfer latency and the dynamic power dissipation. This thesis focuses on the design of hybrid MTJ/CMOS logic circuits and memories for low-power computing system.By using a compact MTJ model and the STMicroelectronics design kit for regular CMOS design, we investigate the hybrid MTJ/CMOS circuits for single-bit and multi-bit reading and writing. Optimization methods are also introduced to improve the reliability, which is extremely important for logic circuits where error correction blocks cannot be easily embedded without sacrificing their performances or adding extra area to the circuit. We extend the application of multi-context hybrid MTJ/CMOS structure to the memory design. Magnetic random access memory (MRAM) with simple peripheral circuits is designed.Based on the LIM concept, non-volatile logic/arithmetic circuits are designed to integrate MTJs not only as storage elements but also as logic operands. First, we design and theoretically analyze the non-volatile logic gates (NVLGs) including NOT, AND, OR and XOR. Then, 1-bit and 8-bit non-volatile full-adders (NVFAs), the basic elements for arithmetic operations, are proposed and compared with the traditional CMOS-based full-adder. The effect of CMOS transistor sizing and the MTJ parameters on the performances of NVFA is studied. Furthermore, we optimize the NVFA from two levels. From the structure-level, an ultra-high reliability voltage-mode sensing circuit is used to store the operand of NVFA. From the device-level, we propose 3-terminal MTJ switched by spin-Hall-assisted STT to replace the 2-terminal MTJ because of its smaller writing time and power consumption. Based on the NVLGs and NVFAs, other logic circuits can be built, for instance, non-volatile subtractor.Finally, non-volatile content addressable memory (NVCAM) is proposed. Two magnetic decoders aim at selecting a word line to be read or written and saving the corresponding search location in non-volatile state.

Les Oscillateurs Spintronique (STNO) sont un nouveau type d'oscillateurs à fréquence radio (RF) qui utilisent l'effet « Spin Transfer Torque (STT) » dans un dispositif de jonction tunnel magnétique (MTJ) pour produire des oscillations entretenues à haute fréquence. Les STNO fournissent des solutions compactes pour la communication sans fil utilisées dans « wireless sensor network (WSN) » car leur fréquence peut être réglée via un courant continu. Ce réglage de fréquence permet de coder l'information via « Frequency shift keying (FSK) » par modulation numérique entre deux valeurs discrètes sans besoin d'un RF mixer, ce qui conduit à des composants RF potentiellement moins complexes. Dans cette thèse, la faisabilité de FSK a été étudiée pour des STNO MTJ à aimantation dans le plan en vue des communications sans fil utilisées dans les WSN. Les paramètres abordés dans cette étude sont le décalage de fréquence et le taux de modulation maximum, auquel la fréquence peut être décalée entre deux valeurs discrètes.Pour caractériser le taux de modulation maximum, des simulations macrospin et des études expérimentales ont été réalisées. Les simulations révèlent que le taux de modulation maximum pour FSK par courant est limité par la fréquence de relaxation du STNO, qui est de l'ordre de quelques centaines de MHz pour les STNO à aimantation dans le plan. Cela signifie que le taux de modulation maximum est limité à quelques centaines de Mbps, ce qui est ciblé ici pour une communication sans fil à débit de données modéré utilisées dans les WSN. Des études expérimentales du FSK par modulation de courant dans les STNO ont été effectuées pour des STNO autonomes et pour des STNO intégrés dans des systèmes hyperfréquences. Le FSK sur les STNO autonomes montre un décalage de fréquence autour de 200 MHz (le décalage de fréquence entre ≈ 8,9 GHz et ≈9,1 GHz) au taux de modulation de 10Mbps. Ce taux de modulation est inférieur à la limite supérieure donnée par la fréquence de relaxation du STNO comme prévu dans la simulation numérique en raison du bruit de phase relativement élevé du dispositif mesuré. Afin de tester la faisabilité du STNO dans les systèmes hyperfréquences, la modulation FSK des STNO a été effectuée sur un émetteur de carte de circuit imprimé (PCB). L'émetteur de PCB a été réalisé et développé par le partenaire du projet Mosaic FP7, TUD University. L'analyse confirme qu'un changement de fréquence autour de 300 MHz (le décalage de fréquence entre ≈9 GHz et ≈9,3 GHz) a été observé avec un taux de modulation de 20 Mbps. Le taux de données est limité par les caractéristiques de l'émetteur de PCB et non intrinsèque au STNO. Les études de simulation et d'expérience de la modulation de fréquence des STNO démontrent que le débit de données est adéquat pour la communication sans fil utilisée dans WSN.Cependant, d'autres améliorations dans les matériaux et la nanofabrication de STNO sont nécessaires pour améliorer la puissance de sortie et améliorer les caractéristiques spectrales des oscillations pour pousser les débits de données à des valeurs plus élevées avec un grand décalage de fréquence / Spin Transfer Nano-Oscillators (STNOs) are a novel type of Radio Frequency (RF) oscillators that make use of the Spin Transfer Torque (STT) effect in a magnetic tunnel junction (MTJ) device to produce high-frequency auto-oscillations. STNOs are attractive for applications in wireless communications due to their nanometric size and their frequency tuning capabilities via either a dc current or an applied field. This frequency tuning permits to encode the information via frequency shift keying (FSK) by digital modulation of the current or applied field between two discrete values without the need of an external RF mixer, leading to potentially less complex RF components. In this thesis, the feasibility of the digital frequency modulation (frequency shift keying (FSK)) using in-plane magnetized MTJ STNOs has been studied. For this, the maximum modulation rate, up to which a signal can be modulated or the frequency can be shifted between two discrete values, is an important aspect that need to be characterized.The characterization of the maximum modulation rate for in-plane magnetized MTJ STNOs has been studied via numerical macrospin simulation for different modulation configurations, i.e. modulation by a sinusoidal RF current and a sinusoidal RF field. It revealed that the maximum modulation rate under RF current modulation is given by the amplitude relaxation frequency fp of the STNO. Under RF field modulation, i.e. an RF field applied parallel to the easy axis, an enhanced modulation rate above fp can be achieved since the frequency is modulated directly via the field and not via the amplitude. This suggests an important strategy for the design of STNO-based wireless communications and to achieve high data rates. Besides numerical simulation, experimental studies of frequency shift keying (FSK) by current modulation in STNOs have been also demonstrated. The first demonstration is the FSK in standalone STNOs. The analysis confirmed that the FSK was successfully observed with a frequency shift around 200MHz (the frequency shift between ≈8.9 GHz and ≈9.1 GHz) at the modulation rate of 10Mbps. This modulation rate is however less than the upper limit, which is given by the relaxation frequency fp of the STNO as predicted in the numerical simulation, because of the relatively high phase noise of the device measured. In order to test the feasibility of the STNO within microwave systems, the FSK modulation of STNOs was performed on a printed circuit board (PCB) emitter. FSK with a frequency shift around 300MHz (the frequency shift between ≈9 GHz and ≈9.3 GHz) was observed with a modulation rate of 20 Mbps. The data rate here was limited by characteristics of the PCB emitter and not intrinsic to the STNO. The simulation and experiment studies of frequency modulation of STNOs demonstrate that the data rate of is adequate for wireless communication used in WSN. However, further improvements in materials and nanofabrication of STNOs are required to enhance the output power and improve the spectral characteristics of the oscillations to push the data rates to higher values with large frequency shift.

L'objectif de cette thèse est d'étudier la fiabilité et la cyclabilité des jonctions Tunnel magnétique pour mieux comprendre les mécanismes de dégradation et de claquage de la barrière. Une étude de l'endurance de la barrière MgO jusqu'au claquage électrique est présentée. Les échantillons ont été testés sous un mode impulsionnel. Par l'étude de l'effet de retard entre des impulsions successives, une durée de vie optimale des JTM est observée pour une valeur intermédiaire de retard entre les impulsions correspondant à un compromis optimal entre la densité moyenne de charge piégée dans la barrière et la modulation temporelle de charge. En outre, un modèle de piégeage / dépiégeage de charge a été développé qui appuie cette interprétation. L'étude souligne le rôle des pièges de charges dans le mécanisme de claquage de la barrière tunnel. Elle montre aussi que l'endurance extrêmement longue pourrait être obtenue en réduisant la densité des sites de piégeage d'électrons dans la barrière tunnel. Puis, une étude de l'endurance et le bruit basse fréquence a été dans les jonctionS CoFeB/MgO/CoFeB pour STT-MRAM ou TA-MRAM. Une corrélation a été observée et expliquée par la présence de sites de piégeage d'électrons dans la barrière de MgO et le rôle des phénomènes de charge/ décharge à la fois dans la fiabilité et la puissance du bruit en 1 / f électrique. Ces résultats prouvent que le test du bruit basse fréquence peut être utilisé comme une caractérisation prédictive de l'endurance. Enfin, en perspectives, des mesures complémentaires en été proposées pour développer plus le modèle de charge/décharge, une optimisation de la barrière pourrait ainsi être réaliser pour réduire le nombre des pièges de charge au sein de la barrière et par conséquent améliorer la fiabilité des jonctions Tunnel. / The thesis objective is to study the Magnetic Tunnel Junction reliability and cyclability to more understand the barrier breakdown mechanisms. An investigation of barrier endurance till electrical breakdown in MgO-based magnetic tunnel junctions (MTJs) is presented. Samples were tested under pulsed electrical stress. By studying the effect of delay between successive pulses, an optimum endurance of MTJs is observed for an intermediate value of delay between pulses corresponding to an optimum trade-off between the average density of charge trapped in the barrier and the amplitude of its time-modulation at each voltage pulse. Furthermore, a charge trapping/detrapping model was developed which support this interpretation. The study emphasizes the role of electron trapping/detrapping mechanisms on the tunnel barrier reliability. It also shows that extremely long endurance could be obtained in MTJs by reducing the density of electron trapping sites in the tunnel barrier. Then the write endurance and the 1/f noise of electrical origin were characterized in CoFeB/MgO/CoFeB MTJ for STT-MRAM or TA-MRAM. A correlation was observed and explained by the presence of electron trapping sites in the MgO barrier and the role of electron trapping/detrapping phenomena in both the MTJ reliability and its 1/f electrical noise power. These results suggest that 1/f noise could be used as a predictive characterization of the MTJ endurance. Finally, as thesis perspectives, some complement measurements were proposed to further investigate this model and an optimization of MgO barrier which could be carried out to reduce the density of these trapping sites was presented to ameliorate the MTJs reliability.

Afin de concurrencer les mémoires à accès aléatoire de type DRAM actuellement sur le marché, les mémoires magnétiques ont depuis quelques années fait l'objet de nombreuses études afin de les rendre aussi performantes que possible. Dans ce contexte, les jonctions tunnel magnétiques à double barrière pourraient présenter des avantages significatifs en termes de vitesse de lecture et de consommation électrique. Nous avons en effet fait la démonstration que les structures à double barrière permettent, pour une configuration antiparallèle des aimantations des polariseurs, d'accroître les effets de transfert de spin assurant ainsi des courants d'écriture faibles. Dans la configuration parallèle des polariseurs, le phénomène est inversé et le couple par transfert de spin résultant est considérablement réduit. Cela permettrait de lire l'information plus rapidement en utilisant des tensions du même ordre de grandeurs que celles utilisées pour l'écriture. Nous avons par ailleurs proposé une méthode d'analyse permettant de caractériser les deux barrières tunnel par des mesures électriques en pleine plaque, ce qui facilite le développement des matériaux et atteste des propriétés électriques attendues avant nanofabrication. / Since a few years, magnetic memories have been extensively studied in order to compete with already existing Random Access Memories such as DRAM. In this context, double barrier magnetic tunnel junctions may have significant assets in terms of reading speed and electrical consumption. In fact, we demonstrated that spin transfer torque is enhanced when polarizers magnetizations are antiparallel, thus yielding a decrease of the writing current. On the contrary, when polarizers are parallel, spin transfer torque is drastically shrinked, thus allowing fast reading of the storage layer state at a voltage as large as the writing voltage. Moreover, we proposed an analysis method to characterize both tunnel barriers by full-sheet electrical measurements, leading to considerable gain of time in material developpement.

La découverte du graphène a récemment ouvert de nouvelles opportunités en termes de fonctionnalités et de performances pour les dispositifs de spintronique. Ce travail comporte deux études sur l’utilisation du graphène en spintronique.C’est en premier lieu pour ses propriétés de transport de spin que le graphène a suscité un fort intérêt en spintronique. En effet, de par sa forte mobilité et son faible couplage spin-orbite, il est rapidement apparu comme ayant un fort potentiel pour le transport de l’information de spin avec des longueurs de diffusion de spin attendues de l’ordre de la centaine de microns.Dans une première étude, je m'intéresse au graphène en tant que plateforme pour propager un courant polarisé en spin. Je décris tout d'abord les principales techniques de mesure de vannes de spin latérales, en insistant sur l'importance de la barrière tunnel pour se placer dans les conditions appropriées à la mesure des propriétés intrinsèques au graphène. Je présente ensuite les résultats que j’ai obtenus. Je commence par ceux sur graphène épitaxié sur SiC dans lequel nous avons réussi à injecter, propager et détecter un courant polarisé en spin créé soit grâce à un injecteur ferromagnétique (Co/Al2O3), soit par effet Hall de spin (à partir du platine). Je présente ensuite les résultats obtenus sur un autre type de graphène grande surface, le graphène CVD monocouche, pour lequel j'ai pu expérimenter une nouvelle barrière tunnel: le nitrure de bore hexagonal.Par-delà ses propriétés de transport latéral, le graphène pourrait avoir un autre intérêt pour la spintronique, par exemple dans le cadre de la passivation des couches ferromagnétiques dans les jonctions tunnel magnétiques.Dans une seconde étude, je m'intéresse au graphène comme membrane pour protéger une électrode ferromagnétique de l'oxydation tout en autorisant l’extraction d’un courant polarisé en spin. Aujourd’hui, dû à la propension naturelle des matériaux ferromagnétiques à s’oxyder, les procédés humides/oxydants sont souvent exclus de la fabrication de dispositifs de spintronique. Après avoir introduit les enjeux, je présente mes résultats expérimentaux. Je montre tout d'abord qu’une monocouche de graphène suffit à empêcher l'oxydation d'une électrode de nickel et qu’un filtrage de spin intéressant apparaît à l'interface Ni/Graphène. Je valide ensuite l'ensemble de ce potentiel en montrant qu'on peut utiliser une technique oxydative de dépôt tel que l'Atomic Layer Deposition (ALD) sans endommager les propriétés de l'électrode ferromagnétique Ni+Graphène. Le procédé d’ALD, bien qu'utilisé partout en électronique (cette technique sert aujourd’hui à réaliser les grilles des transistors d’Intel), était jusqu’ici proscrit car il met en jeu des molécules telles que l'ozone ou l'eau et est donc par nature oxydant. Enfin, je montre que le filtrage de spin à l’interface Ni/Graphène aboutit alors à une inversion quasi-totale de la polarisation en spin du Ni.Ce travail de thèse montre que le graphène peut être utilisé comme canal de transport d’un courant polarisé en spin, comme membrane protectrice imperméable à l’oxydation ou encore comme filtre à spin. L’ensemble de ces travaux illustre la richesse des applications du graphène pour la spintronique. / Graphene discovery has opened new opportunities in terms of functionality and performance for spintronics devices. This work presents two examples of what graphene can bring to the spintronics field.Graphene first aroused interest amongst the community because of its excellent properties for transporting spin information. Indeed, thanks to its high reported mobilities and its weak spin-orbit coupling, graphene quickly became a high-potential candidate to transport spin information with expected spin diffusion length in the hundreds of microns range.In the first part of this thesis, I study graphene as a platform to propagate a spin polarized current. I first describe the main techniques to measure lateral spin valves, emphasizing the importance of the tunnel barrier being under the right conditions to permit measurement of the intrinsic properties of graphene. I then present my results. I begin with the results obtained on epitaxial graphene on SiC, in which I was able to inject, propagate and detect a spin current created either by a ferromagnetic injector (Co/Al2O3), or through the spin Hall effect (from Pt). Then, I present the results obtained on another large-area graphene, a single layer of graphene grown by CVD on which I tested a new unnel barrier : hexagonal boron-nitrideBeyond its potential as a platform to transport spin information, other opportunities for graphene in spintronics exist, for example its use in the passivation of ferromagnetic layers in magnetic tunnel junctions.In the second part of this thesis, I am interested in graphene’s potential as a membrane that could protect ferromagnets from oxidation while simultaneously allowing the extraction of a spin current. Indeed, because of the natural propensity of the ferromagnetic material to be oxidized, humid and oxidative processes are excluded from the fabrication of spintronic devices. After introducing the background motivation, I present my experimental results. I first show that a single layer of grapheneis enough to prevent the oxidation of a Ni electrode and that an interesting spin filtering effect happens at the interface Ni/Graphene. I then confirm this by showing that it is possible to use an oxidative technique like Atomic Layer Deposition (ALD) without damaging the properties of the ferromagnetic electrode Ni+Graphene. ALD is widely used in electronics (Intel uses it to make its transistor gates) but was up to now prohibited in spintronics because it involves oxidative molecules like water or ozone. Finally, I show that the spin-filtering effect at the interface Ni/Graphene leads to a quasi-total reversal of the spin polarisation of the Ni.This thesis shows that graphene can be used as a channel to transport spin information, as a protective membrane to protect against oxidation, or as a spin filter. All this work illustrates the richness of graphene applications for spintronics.

Les mémoires non-volatiles (MNV) sont l'objet d'un effort de recherche croissant du fait de leur capacité à limiter la consommation statique, qui obère habituellement la réduction des dimensions dans la technologie CMOS. Dans ce contexte, cette thèse aborde plus spécifiquement deux technologies de mémoires non volatiles : d'une part les jonctions tunnel ferroélectriques (JTF), dispositif non volatil émergent, et d'autre part les dispositifs à transfert de spin (TS) assisté par effet Hall de spin (EHS), approche alternative proposée récemment pour écrire les jonctions tunnel magnétiques (JTM). Mon objectif est de développer des modèles compacts pour ces deux technologies et d'explorer, par simulation, leur intégration dans les circuits non-volatiles.J'ai d'abord étudié les modèles physiques qui décrivent les comportements électriques des JTF : la résistance tunnel, la dynamique de la commutation ferroélectrique et leur comportement memristif. La précision de ces modèles physiques est validée par leur bonne adéquation avec les résultats expérimentaux. Afin de proposer un modèle compatible avec les simulateurs électriques standards, nous j'ai développé les modèles physiques mentionnés ci-dessus en langue Verilog-A, puis je les ai intégrés ensemble. Le modèle électrique que j'ai conçu peut être exploité sur la plate-forme Cadence (un outil standard pour la simulation de circuit). Il reproduit fidèlement les comportements de JTF. Ensuite, en utilisant ce modèle de JTF et le design-kit CMOS de STMicroelectronics, j'ai conçu et simulé trois types de circuits: i) une mémoire vive (RAM) basée sur les JTF, ii) deux systèmes neuromorphiques basés sur les JTF, l'un qui émule la règle d'apprentissage de la plasticité synaptique basée sur le décalage temporel des impulsions neuronale (STDP), l'autre mettant en œuvre l'apprentissage supervisé de fonctions logiques, iii) un bloc logique booléen basé sur les JTF, y compris la démonstration des fonctions logiques NAND et NOR. L'influence des paramètres de la JTF sur les performances de ces circuits a été analysée par simulation. Finalement, nous avons modélisé la dynamique de renversement de l'aimantation dans les dispositifs à anisotropie perpendiculaire à transfert de spin assisté par effet Hall de spin dans un JTM à trois terminaux. Dans ce schéma, deux courants d'écriture sont appliqués pour générer l'EHS et le TS. La simulation numérique basée sur l'équation de Landau-Lifshitz-Gilbert (LLG) démontre que le délai d'incubation de TS peut être éliminé par un fort EHS, conduisant à la commutation ultra-rapide de l'aimantation, sans pour autant requérir une augmentation excessive du TS. Nous avons appliqué cette nouvelle méthode d'écriture à la conception d'une bascule magnétique et d'un additionneur 1 bit magnétique. Les performances des circuits magnétiques assistés par l'EHS ont été comparés à ceux écrits par transfert de spin, par simulation et par une analyse fondée sur le modèle théorique. / Non-volatile memory (NVM) devices have been attracting intensive research interest since they promise to solve the increasing static power issue caused by CMOS technology scaling. This thesis focuses on two fields related to NVM: the one is the ferroelectric tunnel junction (FTJ), which is a recent emerging NVM device. The other is the spin-Hall-assisted spin-transfer torque (STT), which is a recent proposed write approach for the magnetic tunnel junction (MTJ). Our objective is to develop the compact models for these two technologies and to explore their application in the non-volatile circuits through simulation.First, we investigated physical models describing the electrical behaviors of the FTJ such as tunneling resistance, dynamic ferroelectric switching and memristive response. The accuracy of these physical models is validated by a good agreement with experimental results. In order to develop an electrical model available for the circuit simulation, we programmed the aforementioned physical models with Verilog-A language and integrated them together. The developed electrical model can run on Cadence platform (a standard circuit simulation tool) and faithfully reproduce the behaviors of the FTJ.Then, using the developed FTJ model and STMicroelectronics CMOS design kit, we designed and simulated three types of circuits: i) FTJ-based random access memory (FTRAM), ii) two FTJ-based neuromorphic systems, one of which emulates spike-timing dependent plasticity (STDP) learning rule, the other implements supervised learning of logic functions, iii) FTJ-based Boolean logic block, by which NAND and NOR logic are demonstrated. The influences of the FTJ parameters on the performance of these circuits were analyzed based on simulation results.Finally, we focused on the reversal of the perpendicular magnetization driven by spin-Hall-assisted STT in a three-terminal MTJ. In this scheme, two write currents are applied to generate spin-Hall effect (SHE) and STT. Numerical simulation based on Landau-Lifshitz-Gilbert (LLG) equation demonstrates that the incubation delay of the STT can be eliminated by the strong SHE, resulting in ultrafast magnetization switching without the need to strengthen the STT. We applied this novel write approach to the design of the magnetic flip-flop and full-adder. Performance comparison between the spin-Hall-assisted and the conventional STT magnetic circuits were discussed based on simulation results and theoretical models.

Diese Dissertation befasst sich mit der Untersuchung der maßgeblichen Herausforderungen der heutigen TMR-Präparation (tunneling magnetoresistance) für beispielsweise Magnetfeldsensor- oder auch Speichertechnologie (MRAM – magnetic random access memory). Im ersten Teil der Arbeit werden die elektronischen, strukturellen und magnetischen Eigenschaften der ferromagnetischen Elektrode eines typischen magnetischen Tunnelkontaktes, z.B. CoFeB, erforscht, wobei spektroskopische Ellipsometrie, magnetooptische Spektroskopie, Röntgendiffraktometrie und Messverfahren für den spezifischen elektrischen Widerstand zum Einsatz kommen. Weiterhin wurde der Einfluss der Temperatur einer thermischen Behandlung auf die optischen und magneto-optischen Merkmale untersucht, wobei eine starke Korrelation zwischen den beobachteten spektralen Merkmalen und der Kristallisation von CoFeB nachgewiesen wurde. Die (magneto-) optische Spektroskopie bietet somit eine zerstörungsfreie und besonders sensitive Validierungsmethode für die Dünnschichtkristallisation, die in die moderne CMOS Herstellungstechnologie integriert werden kann. Der zweite Teil der Arbeit befasst sich mit dem lokalen Tempern unter Verwendung eines fokussierten Laserstrahls, mit dem Ziel die Referenzmagnetisierung in einem magnetischen Tunnelkontakt definiert einzustellen und die Wirkung der hierfür notwendigen thermischen Behandlung auf die übrigen Schichten im Schichtstapel zu untersuchen. Hierzu wurden zahlreiche Parameter für das laserbasierte lokale Tempern variiert, um die optimale Austauschfeldstärke im magnetischen Referenzsystem einzustellen, idealerweise ohne den gegebenen Schichtstapel zu schädigen. Schließlich wurde der Einfluss des laserbasierten Temperns (als auch des Ofentemperns) auf die Unversehrtheit der Schichten und Grenzflächen, insbesondere auf die Diffusion verschiedener Elemente, mittels Röntgen-Photoemissionsspektroskopie untersucht.

La jonction tunnel magnétique (JTM) commutée par la couple de transfert de spin (STT) a été considérée comme un candidat prometteur pour la prochaine génération de mémoires non-volatiles et de circuits logiques, car elle fournit une solution pour surmonter le goulet d'étranglement de l'augmentation de puissance statique causée par la mise à l'échelle de la technologie CMOS. Cependant, sa commercialisation est limitée par la fiabilité faible, qui se détériore gravement avec la réduction de la taille du dispositif. Cette thèse porte sur l'étude de la fiabilité des circuits basés sur JTM. Tout d'abord, un modèle compact de JTM incluant les problèmes principaux de fiabilité est proposé et validé par la comparaison avec des données expérimentales. Sur la base de ce modèle précis, la fiabilité des circuits typiques est analysée et une méthodologie d'optimisation de la fiabilité est proposée. Enfin, le comportement de commutation stochastique est utilisé dans certaines nouvelles conceptions d'applications classiques. / Spin transfer torque magnetic tunnel junction (STT-MTJ) has been considered as a promising candidate for next generation of non-volatile memories and logic circuits, because it provides a perfect solution to overcome the bottleneck of increasing static power caused by CMOS technology scaling. However, its commercialization is limited by the poor reliability, which deteriorates severely with device scaling down. This thesis focuses on the reliability investigation of MTJ based non-volatile circuits. Firstly, a compact model of MTJ including main reliability issues is proposed and validated by the comparison with experimental data. Based on this accurate model, the reliability of typical circuits is analyzed and reliability optimization methodology is proposed. Finally, the stochastic switching behavior is utilized in some new designs of conventional applications.