Chaque année, environ 175 millions de personnes souffrent d’infection du tractus urinaire (ITU) dans le monde. Pour diagnostiquer une ITU, une culture d’urine est réalisée mais nécessite un long délai. Pendant ce temps les patients sont souvent traités avec un antibiotique à large spectre qui peut entrainer des complications et contribuer à l’augmentation du nombre de bactéries résistantes. La plupart des échantillons reçus au laboratoire sont négatifs (≤10[indice supérieur 5] ufc /mL) ou contiennent Escherichia coli. Nous avons mis au point une méthode de dépistage rapide des échantillons positifs afin de sauver des coûts et éviter des complications. D’abord un protocole d’extraction d’ADNg a été élaboré avec la même efficacité pour tous les microorganismes. Cette méthode, appelé EtNa, chauffe le microorganisme dans une solution de 70 % éthanol et NaOH. Cette solution permet l’adsorption de l’ADN directement sur une colonne de silice afin de favoriser sa purification par un robot pipeteur. Elle a été comparée favorablement avec d’autres méthodes retrouvées dans la littérature et trousses commerciales, mais a l’avantage d’extraire les bactéries Gram positifs, Gram négatifs et levures avec une efficacité similaire et ce, avec un même protocole simple et sans produits chimiques toxiques. La deuxième étape du projet a été de mettre au point une méthode pour dépister les microorganismes pouvant causer les ITU en utilisant la PCR en temps réel pour amplifier le gène d’ARNr 23S des bactéries et 28S des levures. Grâce à une stratégie innovatrice de dénaturation des sondes, le pathogène peut être détecté et partiellement identifié. Une valeur seuil permettant de distinguer les échantillons positifs a été évaluée et correspond à un Cp de 26 (10[indice supérieur 5] ufc/mL). Un témoin interne est utilisé et permet de contrôler l’extraction et l’amplification. La méthode de dépistage a été éprouvée in vitro avec des souches de bactéries et levures, puis essayée avec quelques échantillons d’urines en provenance de la clinique. Puisque les résultats obtenus étaient très encourageants, l’analyse d’autres échantillons est importante pour faire une validation complète.

Une démarche classique d'ingénierie dirigée par les modèles (IDM) consiste à modéliser un problème, puis à générer le code source associé à partir de ce modèle. Cette approche, qui a été étendue succès aux systèmes temps-réel, réduit signicativement les erreurs. Le modèle développé suit généralement une approche fonctionnelle du problème ; celle-ci est cependant rarement optimale en terme de consommation de ressources. Pour les systèmes temps réel, cette limitation est acceptable : ce n'est plus le cas dans le contexte de systèmes temps-réels embarqués (TRE). Cette thèse propose d'associer l'approche IDM à un processus d'optimisation basé sur le modèle du système, pour pouvoir appliquer cette approche aux systèmes TRE. Pour cela, nous proposons d'utiliser ensemble trois solutions : d'une part, AADL, un langage de modélisation architecturale, qui permet de spécifier la composante non-fonctionnelle de l'application. Ensuite, REAL, un langage d'expression de contrainte, qui permet d'exprimer des contraintes sur le modèle. Finalement, un processus d'optimisation, qui permet de transformer un modèle naïf en modèle répondant aux performances requises, en se basant sur des heuristiques gloutonnes. Nous montrons comment cette approche permet d'automatiser le processus de développement, en limitant le rôle de l'architecte à la traduction des contraintes exprimées par le cahier des charges et à la conception d'un modèle naïf du problème.

Cette thèse s'intègre dans le cadre du projet Européen FACETS. Pour ce projet, des systèmes matériels mixtes analogique-numérique effectuant des simulations en temps réel des réseaux de neurones doivent être développés. Le but est d'aider à la compréhension des phénomènes d'apprentissage dans le néocortex. Des circuits intégrés spécifiques analogiques ont préalablement été conçus par l'équipe pour simuler le comportement de plusieurs types de neurones selon le formalisme de Hodgkin-Huxley. La contribution de cette thèse consiste à la conception et la réalisation des circuits numériques permettant de gérer la connectivité entre les cellules au sein du réseau de neurones, suivant les règles de plasticité configurées par l'utilisateur. L'implantation de ces règles est réalisée sur des circuits numériques programmables (FPGA) et est optimisée pour assurer un fonctionnement temps réel pour des réseaux de grande taille. Des nouvelles méthodes de calculs et de communication ont été développées pour satisfaire les contraintes temporelles et spatiales imposées par le degré de réalisme souhaité. Entre autres, un protocole de communication basé sur la technique anneau à jeton a été conçu pour assurer le dialogue entre plusieurs FPGAs situés dans un système multicarte tout en garantissant l'aspect temps-réel des simulations. Les systèmes ainsi développés seront exploités par les laboratoires partenaires, neurobiologistes ou informaticiens.

Les jeux vidéo font aujourd'hui partie de la culture de nombreux étudiants au même titre que la télévision, les films ou les livres. Or depuis quelques années, les étudiants se détournent des sciences. La recherche dans le domaine de l'enseignement de l'informatique aborde les problèmes du recrutement et du maintien des étudiants dans les formations informatiques. Une approche prometteuse consiste à utiliser la culture vidéoludique des étudiants pour les motiver à investir du temps dans la pratique de la programmation. Dans ce cadre, les travaux présentés portent sur la conception, la réalisation et l'évaluation d'un jeu sérieux pour l'apprentissage des fondamentaux de la programmation. Ce jeu est basé sur un jeu de stratégie temps réel où la programmation est un moyen d'interaction. Grâce au système Prog&Play, le jeu sérieux a pu être déployé et évalué dans différents contextes d'enseignements.

Les systèmes temps réel et distribués posent des problèmes complexes en termes de conception d'architecture et de description de comportements. De par leur criticité en vies humaines et leurs coûts de prototypage, ces systèmes ont motivé le développement d'une activité de recherche sur les langages de modélisation formelle et les techniques de validation basées modèle qui contribuent à la détection au plus tôt des erreurs de conception. Néanmoins, les langages formels ont eu un succès plus que limité dans l'industrie. L'arrivée du langage UML (Unified Modeling Language) a ouvert de nouveaux horizons pour l'intégration de langages de modélisation formelle dans une méthodologie de conception susceptible d'être mieux acceptée par les praticiens du domaine. En s'appuyant sur une expérience antérieure de la technique de description formelle Estelle et des extensions temporelles des réseaux de Petri, notre activité de recherche sur les cinq dernières années a débouché sur la production d'un profil UML nommé TURTLE (Timed UML and RT-LOTOS Environment). TURTLE surpasse UML 2.0 par ses extensions aux diagrammes d'analyse et de conception UML, sa sémantique formelle exprimée en RT-LOTOS, et ses outils de support (éditeur de diagrammes et outil de validation formelle combinant simulation et vérification basée sur une analyse daccessibilité). La méthodologie TURTLE trouve son champ d'application naturel dans la conception de systèmes temps réel et la validation d'architectures de communication en particulier. L'approche proposée a été appliquée avec succès à des systèmes satellitaires et des protocoles d'authentification.

Nous nous intéressons à l'acquisition temps réel d'informations tridimensionnelles sur une scène à partir de plusieurs caméras dans le contexte des applications interactives. Nous proposons un système de vision complet allant de l'acquisition des images à la modélisation des formes et du mouvement de l'utilisateur. La distribution des tâches sur une grappe de PC, et en particulier la parallélisation de plusieurs algorithmes d'extraction de la géométrie de la scène, permet un fonctionnement temps-réel avec une faible latence. De nombreuses applications sont développées et valident la mise en oeuvre réalisée de ce système. Une approche nouvelle de la modélisation du mouvement est aussi proposée. Celle-ci permet de suivre et d'identifier les membres de l'utilisateur sans connaissance a priori sur la forme de ce dernier.

Les systèmes temps réel sont des systèmes informatiques composés de tâches auxquelles sont associées des contraintes temporelles, appelées échéances. Dans notre étude, nous distinguons deux familles de tâches : les tâches temps réel dur et les tâches temps réel souple. Les premières possèdent une échéance stricte, qu'elles doivent impérativement respecter. Elles sont de nature périodique, ou sporadique, et l'étude analytique de leur comportement fait l'objet d'un état de l'art conséquent. Les secondes sont de nature apériodique. Aucune hypothèse sur leur modèle d'arrivéée ni sur leur nombre n'est possible. Aucune garantie ne saurait être donnée sur leur comportement dès lors que l'on ne peut écarter les situations de surcharge, où la demande de calcul peut dépasser les capacités du système. La problématique devient alors l'étude des solutions d'ordonnancement mixte de tâches périodiques et apériodiques qui minimisent les temps de réponse des tâches apériodiques tout en garantissant les échéances des tâches périodiques. De nombreuses solutions ont été proposées ces vingt dernières années. On distingue les solutions basées sur la réservation de ressources, les serveurs de tâches, des solutions exploitant les instants d'inactivité du système, comme les algorithmes de vol de temps creux. La spécification Java pour le temps réel (RTSJ) voit le jour dans les années 2000. Si cette norme répond à de nombreux problèmes liés à la gestion de la mémoire ou à l'ordonnancement des tâches périodiques, celui de l'ordonnancement mixte de tâches périodiques et apériodiques n'est pas abordé. Nous proposons dans cette thèse d'apporter les modifications nécessaires aux algorithmes principaux d'ordonnancement mixte, le Polling Server (PS), le Deferrable Server (DS) et le Dynamic Approximate Slack Stealer (DASS) en vue de leur implantation avec RTSJ. Ces algorithmes ne peuvent en effet être implantés directement tels qu'ils sont décrits, car ils sont trop liés à l'ordonnanceur du système. Nous proposons des extensions aux APIs RTSJ existantes pour faciliter l'implantation de ces mécanismes modifiés, et nous fournissons les interfaces utiles à l'ajout d'autres solutions algorithmiques. Nous proposons également des modifications sur les APIs existantes de RTSJ afin de répondre aux problèmes d'intégration et d'implantation d'algorithmes d'analyse de faisabilité. Nous proposons enfin un algorithme d'estimation des temps creux, le Minimal Approximate Slack Stealer (MASS), dont l'implantation au niveau utilisateur, permet son intégration dans RTSJ

.

.

.