Le projet HODISS dans le cadre duquel s'effectue nos travaux adresse la problématique de la synchronisation globale des systèmes complexes sur puce (System-on-Chip ou SOCs, par exemple un multiprocesseur monolithique). Les approches classiques de distribution d'horloges étant devenues de plus en plus obsolètes à cause de l'augmentation de la fréquence d'horloge, l'accroissement des temps de propagation, l'accroissement de la complexité des circuits et les incertitudes de fabrication, les concepteurs s'intéressent (pour contourner ces difficultés) à d'autres techniques basées entre autres sur les oscillateurs distribués. La difficulté majeure de cette dernière approche réside dans la capacité d'assurer le synchronisme global du système. Nous proposons un système d'horlogerie distribuée basé sur un réseau d'oscillateurs couplés en phase. Pour synchroniser ces oscillateurs, chacun d'eux est en fait une boucle à verrouillage de phase qui permet ainsi d'assurer un couplage en phase avec les oscillateurs des zones voisines. Nous analysons la stabilité de l'état synchrone dans des réseaux cartésiens identiques de boucles à verrouillage de phase entièrement numériques (ADPLLs). Sous certaines conditions, on montre que l'ensemble du réseau peut synchroniser à la fois en phase et en fréquence. Un aspect majeur de cette étude réside dans le fait que, en l'absence d'une horloge de référence absolue, le filtre de boucle dans chaque ADPLL est piloté par les fronts montants irréguliers de l'oscillateur local et, par conséquent, n'est pas régi par les mêmes équations d'état selon que l'horloge locale est avancée ou retardée par rapport au signal considéré comme référence. Sous des hypothèses simples, ces réseaux d'ADPLLs dits "auto-échantillonnés" peuvent être décrits comme des systèmes linéaires par morceaux dont la stabilité est notoirement difficile à établir. L'une des principales contributions que nous présentons est la définition de règles de conception simples qui doivent être satisfaites sur les coefficients de chaque filtre de boucle afin d'obtenir une synchronisation dans un réseau cartésien de taille quelconque. Les simulations transitoires indiquent que cette condition nécessaire de synchronisation peut également être suffisante pour une classe particulière d'ADPLLs "auto-échantillonnés".

De nouvelles architectures de synthétiseur de fréquence sont proposées basées soit sur la mise en parallèle de boucles (PLL composite), soit la mise en oeuvre d'un comparateur PFD multiphase, soit l'introduction d'un ordre non entier dans le filtre de boucle. A chaque fois, une augmentation sensible de la bande passante est obtenue, permettant en retour une optimisation du bruit de phase du générateur de fréquence.

L'avancement de la communication numérique optique dans les réseaux longue distance et d'accès a déclenché les technologies émergentes dans le domaine micro-ondes / ondes millimétriques. Ces systèmes hybrides sont fortement influencés non seulement par les déficiences de liens optiques mais aussi des effets de circuits électriques. Les effets optiques et électriques peuvent être ainsi étudiés en même temps en utilisant des outils assistés par ordinateur en développant des modèles de circuit équivalent de l'ensemble des composants de liaison tels que les lasers à semi-conducteurs, modulateurs, photo-détecteurs et fibre optique. Dans cette thèse, les représentations de circuit des composants de liaison photoniques sont développées pour étudier des architectures différentes. Depuis la source de lumière optique est le principal facteur limitant de la liaison optique, une attention particulière est accordée aux caractéristiques, y compris les plus importants de simples lasers en mode semi-conducteurs. Le modèle de circuit équivalent de laser qui représente l'enveloppe du signal optique est modifié pour inclure les propriétés de bruit de phase du laser. Cette modification est particulièrement nécessaire d'étudier les systèmes où le bruit de phase optique est important. Ces systèmes comprennent des systèmes de télécommande hétérodynes optiques et des systèmes auto-hétérodynes optiques. Les résultats de mesure des caractéristiques de laser sont comparés aux résultats de simulation afin de valider le modèle de circuit équivalent dans des conditions différentes. Il est démontré que le modèle de circuit équivalent peut prédire avec précision les comportements des composants pour les simulations au niveau du système. Pour démontrer la capacité du modèle de circuit équivalent de la liaison photonique pour analyser les systèmes micro-ondes / ondes millimétriques, le nouveau modèle de circuit du laser avec les modèles comportementaux des autres composants sont utilisés pour caractériser différents radio sur fibre (RoF) liens tels que la modulation d'intensité - détection directe (IM-DD) et les systèmes RoF hétérodynes optique. Signal sans fil avec des spécifications conformes à la norme de IEEE 802.15.3c pour la bande de fréquence à ondes millimétriques est transmis sur les liens RoF. La performance du système est analysée sur la base de l'évaluation de l'EVM. L'analyse montre que l'analyse efficace des systèmes de photonique micro-ondes / ondes millimétriques est obtenue en utilisant des modèles de circuit qui nous permet de prendre en compte les comportements à la fois électriques et optiques en même temps / The advancement of digital optical communication in the long-haul and access networks has triggered emerging technologies in the microwave/millimeter-wave domain. These hybrid systems are highly influenced not only by the optical link impairments but also electrical circuit effects. The optical and electrical effects can be well studied at the same time using computer aided tools by developing equivalent circuit models of the whole link components such as semiconductor lasers, modulators, photo detectors and optical fiber. In this thesis, circuit representations of the photonic link components are developed to study different architectures. Since the optical light source is the main limiting factor of the optical link, particular attention is given to including the most important characteristics of single mode semiconductor lasers. The laser equivalent circuit model which represents the envelope of the optical signal is modified to include the laser phase noise properties. This modification is particularly necessary to study systems where the optical phase noise is important. Such systems include optical remote heterodyne systems and optical self-heterodyne systems. Measurement results of the laser characteristics are compared with simulation results in order to validate the equivalent circuit model under different conditions. It is shown that the equivalent circuit model can precisely predict the component behaviors for system level simulations. To demonstrate the capability of the equivalent circuit model of the photonic link to analyze microwave/millimeter-wave systems, the new circuit model of the laser along with the behavioral models of other components are used to characterize different radio-over-fiber (RoF) links such as intensity modulation – direct detection (IM-DD) and optical heterodyne RoF systems. Wireless signal with specifications complying with IEEE 802.15.3c standard for the millimeter-wave frequency band is transmitted over the RoF links. The system performance is analyzed based on EVM evaluation. The analysis shows that effective analysis of microwave/millimeter-wave photonics systems is achieved by using circuit models which allows us to take into account both electrical and optical behaviors at the same time

Contexte : Les difficultés de compréhension de la parole dans le bruit représente la principale plainte des personnes malentendantes. Cependant, peu d’études se sont intéressées aux mécanismes d’encodage des sons en environnement bruyant. Ce faisant, nos travaux ont portés sur les stratégies d’encodage des sons dans le nerf auditif dans environnements calme et bruyant en combinant des techniques électrophysiologiques et comportementales chez la gerbille.Matériel et méthodes : L’enregistrement unitaire de fibres du nerf auditif a été réalisé en réponse à des bouffées tonales présentées dans un environnement silencieux ou en présence d’une bruit de fond continu large bande. Les seuils audiométriques comportementaux ont été mesurés dans les mêmes conditions acoustiques, par une approche basée sur l’inhibition du reflex acoustique de sursaut.Résultats : Les données unitaires montrent que la cochlée utilise 2 stratégies d’encodage complémentaires. Pour des sons de basse fréquence (<3,6 kHz), la réponse en verrouillage de phase des fibres de l’apex assure un encodage fiable et robuste du seuil auditif. Pour des sons plus aigus (>3,6 kHz), la cochlée utilise une stratégie basée sur le taux de décharge ce qui requiert une plus grande diversité fonctionnelle de fibres dans la partie basale de la cochlée. Les seuils auditifs comportementaux obtenus dans les mêmes conditions de bruit se superposent parfaitement au seuil d’activation des fibres validant ainsi les résultats unitaires.Conclusion : Ce travail met en évidence le rôle capital de l’encodage en verrouillage de phase chez des espèces qui vocalisent au-dessous de 3 kHz, particulièrement en environnement bruyant. Par contre, l’encodage de fréquences plus aiguës repose sur le taux de décharge. Ce résultat met l’accent sur la difficulté d’extrapoler des résultats obtenus sur des modèles murins qui communique dans les hautes fréquences (> à 4 kHz) à l’homme dont le langage se situe entre 0,3 et 3 kHz. / Background: While hearing problems in noisy environments are the main complaints of hearing-impaired people, only few studies focused on cochlear encoding mechanisms in such environments. By combining electrophysiological experiments with behavioral ones, we studied the sound encoding strategies used by the cochlea in a noisy background.Material and methods: Single unit recordings of gerbil auditory nerve were performed in response to tone bursts, presented at characteristic frequencies, in a quiet environment and in the presence of a continuous broadband noise. The behavioral audiogram was measured in the same conditions, with a method based on the inhibition of the acoustic startle response.Results: Single unit data shows that the cochlea used 2 complementary strategies to encode sound. For low frequency sounds (<3.6 kHz), the phase-locked response from the apical fibers ensure a reliable and robust encoding of the auditory threshold. For high frequencies sounds, basal fibers use a strategy based on the discharge rate, which requires a larger heterogeneity of fibers at the base of the cochlea. The behavioral audiogram measured in the same noise condition overlaps perfectly with the fibers’ threshold. This result validates our predictions made from the single fiber recordings.Conclusion: This work highlights the major role of the phase locked neuronal response for animal species that vocalize below 3 kHz (as human), especially in noisy backgrounds. At the opposite, high frequency sound encoding is based on rate information. This result emphasizes the difficulty to transpose results from murine model which communicate in the high frequencies (> 4 kHz) to human whose language is between 0.3 and 3 kHz.

La boucle à verrouillage de phase est essentielle dans la génération et la synthèse de fréquence, présent dans les communications RF, l’instrumentation, les capteurs ainsi que beaucoup d’autres domaines. Il existe deux types de dispositifs: la PLL numérique et la PLL analogique. La PLL numérique est essentiellement utilisée dans le domaine de l’instrumentation et dans la génération d’horloge, où les fréquences sont relativement faibles. Quant à la PLL analogique, elle est plus utilisée dans les communications sans fil ainsi que dans les transmetteurs à haut débit, dont la fréquence de fonctionnement est de l’ordre du GHz. Etant donné qu’une PLL est au moins du second ordre, elle peut être sujette à une instabilité pouvant mener à un disfonctionnement du système. Ainsi la méthodologie de conception d’un tel système comporte plusieurs étapes : 1) modélisation linéaire, 2) modélisation comportemental, 3) simulation niveau transistor. Les simulations électriques du comportement transitoire d’une PLL sont très gourmandes en temps. En effet des calculs dont la complexité croit avec le facteur de division sont effectués à chaque itération du signal de référence. Cela constitue un frein technologique, et rend la conception d’une PLL très difficile. Cette thèse se focalise sur le modèle comportemental des PLL analogiques fonctionnant avec des pompes de charge commandées en tension, dont la caractéristique du temps de démarrage qui est hautement non linéaire et même des fois chaotique est sujet critique. L’objectif principal est d’établir une méthodologie de conception efficiente pour les PLL analogiques et leur caractérisation en utilisant la technique évènementielle. / The Charge-Pump Phase Locked Loop (CP-PLL) is a mixed-signal system and the important block for the frequency generation or frequency synthesis in radio frequency communications, instrumentations, metrology, sensors and so on. There are two types of devices: a full digital PLL and an analog PLL. The fully digital PLL is mainly used in instrumentation field and in clock and data recovery circuits where moderate frequency operation is used. For wireless communication or high data-rate optical transceiver analog CP-PLL is the most used architecture where the operating frequency is in the range of GHz. Since a PLL is at least a second order system, it is subjected to an instability that can lead to non-functional device. Thus, common design methodology contains several steps including i) Linear models ii) Behavioral modeling iii) and transistor level simulations. Electrical simulation (like SPICE) of the transient operation of PLL is time consuming and may take up to several weeks. In fact, the simulator must perform, for each time step of the reference signal, calculations where complexity increases with the division factor. This is known as technological bottleneck, designing a PLL at transistor level is very hard in a reasonable time. In this thesis the work is focused on the behavioral modeling of CP-PLL operating with voltage switched charge-pump (VSCP), where the characterization of its transient time “off-locking” and highly non-linear and even in chaotic mode remains a critical issue. The main objective is to establish a fast and efficient modeling and design methodology of high order CP-PLL and its characterization using the event driven technique.

Le projet HODISS dans le cadre duquel s'effectue nos travaux adresse la problématique de la synchronisation globale des systèmes complexes sur puce (System-on-Chip ou SOCs, par exemple un multiprocesseur monolithique). Les approches classiques de distribution d'horloges étant devenues de plus en plus obsolètes à cause de l'augmentation de la fréquence d'horloge, l'accroissement des temps de propagation, l'accroissement de la complexité des circuits et les incertitudes de fabrication, les concepteurs s’intéressent (pour contourner ces difficultés) à d'autres techniques basées entre autres sur les oscillateurs distribués. La difficulté majeure de cette dernière approche réside dans la capacité d’assurer le synchronisme global du système. Nous proposons un système d'horlogerie distribuée basé sur un réseau d’oscillateurs couplés en phase. Pour synchroniser ces oscillateurs, chacun d'eux est en fait une boucle à verrouillage de phase qui permet ainsi d'assurer un couplage en phase avec les oscillateurs des zones voisines. Nous analysons la stabilité de l'état synchrone dans des réseaux cartésiens identiques de boucles à verrouillage de phase entièrement numériques (ADPLLs). Sous certaines conditions, on montre que l'ensemble du réseau peut synchroniser à la fois en phase et en fréquence. Un aspect majeur de cette étude réside dans le fait que, en l'absence d'une horloge de référence absolue, le filtre de boucle dans chaque ADPLL est piloté par les fronts montants irréguliers de l'oscillateur local et, par conséquent, n'est pas régi par les mêmes équations d'état selon que l'horloge locale est avancée ou retardée par rapport au signal considéré comme référence. Sous des hypothèses simples, ces réseaux d'ADPLLs dits "auto-échantillonnés" peuvent être décrits comme des systèmes linéaires par morceaux dont la stabilité est notoirement difficile à établir. L'une des principales contributions que nous présentons est la définition de règles de conception simples qui doivent être satisfaites sur les coefficients de chaque filtre de boucle afin d'obtenir une synchronisation dans un réseau cartésien de taille quelconque. Les simulations transitoires indiquent que cette condition nécessaire de synchronisation peut également être suffisante pour une classe particulière d'ADPLLs "auto-échantillonnés". / The HODISS project, context in which this work is achieved, addresses the problem of global synchronization of complex systems-on-chip (SOCs, such as a monolithic multiprocessor). Since the traditional approaches of clock distribution are less used due to the increase of the clock frequency, increased delay, increased circuit complexity and uncertainties of manufacture, designers are interested (to circumvent these difficulties) to other techniques based among others on distributed synchronous clocks. The main difficulty of this latter approach is the ability to ensure the overall system synchronization. We propose a clock distribution system based on a network of phase-coupled oscillators. To synchronize these oscillators, each is in fact a phase-locked loop which allows to ensure a phase coupling with the nearest neighboring oscillators. We analyze the stability of the synchronized state in Cartesian networks of identical all-digital phase-locked loops (ADPLLs). Under certain conditions, we show that the entire network may synchronize both in phase and frequency. A key aspect of this study lies in the fact that, in the absence of an absolute reference clock, the loop-filter in each ADPLL is operated on the irregular rising edges of the local oscillator and consequently, does not use the same operands depending on whether the local clock is leading or lagging with respect to the signal considered as reference. Under simple assumptions, these networks of so-called “self-sampled” all-digital phase-locked-loops (SS-ADPLLs) can be described as piecewise-linear systems, the stability of which is notoriously difficult to establish. One of the main contributions presented here is the definition of simple design rules that must be satisfied by the coefficients of each loop-filter in order to achieve synchronization in a Cartesian network of arbitrary size. Transient simulations indicate that this necessary synchronization condition may also be sufficient for a specific class of SS-ADPLLs.

L'intégration optoélectronique d'un récepteur dans une transmission sur fibre optique concerne l'assemblage de trois principales fonctions : la photodétection, la récupération d'horloge et la régénération des données. Cette thèse contribue au développement d'un tel concept avec, d'une part, l'étude d'une structure de photodiode appelée UTC (Uni-Travelling Carrier) compatible avec le transistor bipolaire à double hétérojonction (TBdH), et d'autre part, la réalisation dans cette même technologie TBdH d'un oscillateur commandé en tension ou VCO (Voltage-Controlled Oscillator) pour la récupération d'horloge et des données à 40 et 43 Gbit/s. La photodiode UTC présente de très bonnes performances en bande passante et en courant de saturation par rapport à la photodiode PIN classique. La première partie de ce travail présente une étude approfondie de la structure UTC ainsi que son intégration avec la structure TBdH sur substrat InP. La compatibilité entre ces deux structures a été validée avec quelques critères à respecter. En particulier, le dopage et l'épaisseur de la base constituent les principaux compromis entre la sensibilité et la rapidité du dispositif. Le VCO de type différentiel permettra, après intégration dans une boucle à verrouillage de phase ou PLL (Phase-Locked Loop), de générer un signal stable fournissant deux phases d'horloge complémentaires aux circuits numériques, notamment au circuit de décision utilisé pour la régénération des données. L'architecture « à varactor interne » choisie offre un fort potentiel pour la réalisation des VCO de très hautes fréquences. Le circuit VCO réalisé au cours de cette thèse présente de bonnes performances en plage d'accord (10%) autour de la fréquence d'oscillation de 45 GHz. La précision de cette fréquence est liée aux modèles du transistor et de la ligne coplanaire utilisés dans la simulation, ainsi qu'à la reproductibilité technologique. Ces résultats permettent de franchir une étape importante et nécessaire à la réalisation d'un récepteur monolithique à base de TBdH InP pour les applications à très haut débit.

Dans un système radio communication pour les applications hautes fréquences (>300 mhz), la partie frontal RF est généralement analogique et alors moins compatible avec la partie numérique bande de base. La consommation d'énergie, la surface et le cout de la partie analogique sont importants par rapport a la partie numérique. La migration vers des systèmes numériques apporte plusieurs avantages des conceptions numériques comme la possibilité d'utiliser des outils de CAD computer aided design, de plus les circuits numériques sont plus faciles a tester, plus petit en surface et leur temps de conception est plus court contrairement aux circuits analogiques qui demande plusieurs itérations de fabrication avant leur commercialisation. Une PLL est un composant dont les signaux sont analogiques ou mixtes. Alors qu'une ADPLL est une boucle dont tous les signaux d'entrées/sorties sont numériques. Une ADPLL est plus facilement intégrée sur un soc qu'une boucle analogique et plus robuste au bruit qui vient de la partie numérique bande de base. Dans ce mémoire on propose dans le premier chapitre un modèle comportemental de l'ADPLL pour les applications radio autour de 2ghz comme le GSM et le bluetooth. Le modèle linéaire variant en temps (LTV) du bruit de phase de l'oscillateur est intègre dans un modèle haut niveau de l'ADPLL en utilisant VHDL-AMS. Dans le deuxième chapitre on propose une conception portable de l'ADPLL pour les applications TV. L'ADPLL conçue contient un oscillateur en anneau interpolateur contrôle numériquement et un convertisseur temps en numérique TDC base sur le DCO pour une réduction de la consommation de puissance.

Cette étude porte sur les apports de l'automatique dans les systèmes intégrés sur Silicium pour la synthèse de radio-fréquences de l'ordre du Giga-Hertz avec une pureté spectrale optimale. La base des architectures qui réalisent cette fonction repose sur celle des boucles à verrouillage de phase (PLL). Ce travail se positionne par rapport aux di érents modèles existants et apporte des améliorations pour l'étude du bruit de phase et de la robustesse de ces systèmes non linéaires avec entre autres un outil pour l'analyse de la stabilité et de la robustesse semi globale. Ces travaux ont permis l'optimisation d'une nouvelle architecture fractionnaire réalisée et testée. L'approche systémique propre à l'automatique a aussi permis d'améliorer les performances des architectures numériques grâce à un observateur et un contrôleur robuste de type Hinfini. Leur implémentation sur Silicium est rendue possible grâce à des algorithmes qui visent à réduire la surface du circuit.

Un nombre croissant d'applications telles que le micro-usinage ou le diagnostique de composants électroniques nécessitent de fortes puissances moyennes dans différentes gammes de longueurs d'onde (infra-rouge à 1030 nm, vert à 515 nm ou ultra-violet à 343 nm). Ces fortes puissances moyennes lasers ne sont généralement atteignables qu'à l'aide d'architecture laser de type MOPA (Master Oscillator Power Amplifier). C'est dans cette optique que la société Eolite Systems veut développer ses propres oscillateurs car elle maitrise déjà l'amplification à l'aide de fibres de type barreau à large aire modale. Le développement d'oscillateurs picosecondes de fortes puissances moyennes est ainsi une brique essentielle dans la chaîne d'amplification globale. Dans le cadre d'un contrat CIFRE entre Eolite Systems et le Laboratoire Onde et Matière d'Aquitaine de l'Universitéde Bordeaux 1, nous avons développé différents laser dont la puissance moyenne est supérieure à 10W, à une cadence de 74 MHz. La durée des impulsions générées s'étend de 20 ps à 130 fs. Le fonctionnement de ces différents lasers repose sur l'utilisation de la rotation non-linéaire de polarisation dans la fibre optique qui, dans le régime de fonctionnement à dispersion normale, permet d'atteindre le verrouillage en phase des modes et ainsi la génération d'impulsions d'énergie de l'ordre de 150nJ. Nous avons développé un code de simulation numérique afin de rendre compte de la dynamique des impulsions dans la cavité. Les résultats obtenus à l'aide de ce code sont en bon accord avec ceux obtenus lors des différentes expériences.