Dans nos travaux, nous nous intéressons à la commande des convertisseurs statiques à grand nombre d'interrupteurs. Le développement des topologies multi-niveaux multi-bras a ouvert l'accès aux domaines de la forte puissance et de la haute qualité harmonique. Outre cette montée en puissance, la commande spéciale de ces dispositifs permet de conférer au convertisseur des fonctionnalités avancées de plus en plus nécessaires, comme la possibilité de filtrage actif des harmoniques, la tolérance aux pannes, la gestion du réactif, les liaisons HVDC, etc. Toutefois, un plus grand nombre d'interrupteurs au sein d'une même structure de conversion se traduit par une forte croissance du nombre de variables de commande, des degrés de liberté et par une explosion combinatoire du nombre de configurations possibles. La synthèse de lois de commande suivant les approches traditionnellement conçues pour les topologies classiques, comme les méthodes de modulation vectorielle fondées sur la représentation géométrique du convertisseur, en devient rapidement fastidieuse pour les nouvelles topologies plus complexes. De plus, les interrupteurs présents en surnombre apportent des redondances fortes qui ne sont pas nécessairement exploitées, ou du moins arbitrairement. Nous proposons une nouvelle approche de commande qui se veut moins dépendante du nombre d'interrupteurs, et qui s'affranchit des limitations induites par les méthodes de modulation géométrique. Notre approche consiste dans un premier temps à formuler de manière algébrique des problèmes de commande qui sont généralement sous-déterminés, témoignant de la présence de redondances ou degrés de liberté, et contraints, car tenant compte des limitations propres aux rapports cycliques. De manière intéressante, ces problèmes offrent une similarité avec les problèmes dits d'allocation de commande rencontrés en aéronautique, en marine ou en robotique. Dans un second temps, dans le but de fournir à chaque période de découpage une solution de commande unique et optimisée, nous concevons de nouvelles méthodes d'allocation pour les convertisseurs statiques fondées sur l'optimisation numérique en ligne à partir de techniques d'optimisation linéaire. En conséquence, les rapports cycliques sont automatiquement optimisés pour satisfaire aux références de tension tout en respectant les saturations et en exploitant les redondances disponibles selon l'état actuel du convertisseur. Nous mettons en lumière les propriétés naturellement offertes par nos méthodes. Notamment, toutes nos solutions de modulation étendent de manière maximale la zone de linéarité du convertisseur. Nous proposons des méthodes d'allocation pour la commande en tension ou en courant de topologies variées : l'onduleur quatre bras deux niveaux, l'onduleur multicellulaire à condensateurs flottants, l'onduleur modulaire multi-niveaux. Concernant les convertisseurs multicellulaires, nos méthodes d'allocation utilisent automatiquement les degrés de liberté disponible pour fournir un équilibrage actif très rapide des tensions de condensateurs flottants. Aussi, grâce à la formulation algébrique des contraintes de commande, nos algorithmes peuvent prendre en compte un défaut sur un interrupteur pour conférer au convertisseur une propriété de tolérance aux fautes du point de vue de la commande. / In our works, we are interested in control of high-switch-count power converters. The development of multileg, multilevel converters has opened the access to high power and high harmonic quality. The special control of these devices brings to the converter advanced abilities that are more and more requested nowadays, like active harmonic filtering, fault tolerance, active and reactive power transfer, High Voltage Direct Current (HVDC) links, etc. However, a higher number of switches in a conversion structure leads to a higher number of control variables, as well as more redundancies and a combinatorial explosion of the number of possible configurations. The development of control laws resulting from approaches traditionally designed for classical topologies, as for space vector modulation methods, becomes harder for new, much complex topologies. Moreover, the too many available switches bring strong control redundancies that are not necessarily exploited, at least arbitrarily. We propose a new control approach that is expected to be less dependent on the number of switches, and that does not suffer from limitations proper to geometrical modulation methods. Firstly, our approach consists in the algebraic formulation of control problems that are generally under-determined, highlighting the presence of redundancies and degrees of freedom, and constrained, because control limitations are taken into account. Interestingly, a connection can be highlighted to the so-called control allocation problem in flight control, robotics, or marine applications. Secondly, in order to compute a unique and optimized control solution at each switching period, we develop new control allocation methods for power converters based on on-line numerical optimization using linear programming techniques. Consequently, duty cycles are automatically optimized to satisfy voltage references while respecting saturations and exploiting available redundancies depending on the state of the converter. We highlight the properties naturally offered by our methods. In particular, all modulation solutions yield a maximized extension of the linearity range of the converter. We propose control allocation methods for the voltage or current control of many topologies: the four-leg two-level inverter, the multicellular flying capacitor inverter, the modular multilevel inverter.

Les convertisseurs DC-DC suscitent un intérêt considérable en raison de leur puissance élevée et de leurs bonnes performances. Ils sont particulièrement utiles dans les systèmes multisources de production d'énergie électrique. Toutefois, en raison du grand nombre de composants sensibles utilisés dans ces circuits et comprenant des semi-conducteurs de puissance, des bobines et des condensateurs, une probabilité non négligeable de défaillance des composants doit être prise en compte. Cette thèse considère l'un des convertisseurs DC-DC les plus prometteurs - le convertisseur ZVS à pont isolé de type Buck. Une approche en deux étapes est présentée pour détecter et isoler les défauts en circuit ouvert dans les semi-conducteurs de puissance des convertisseurs DC-DC. La première étape concerne la détection et la localisation des défauts dans un convertisseur donne. La seconde étape concerne sur les systèmes munis de plusieurs convertisseurs DC-DC. Les méthodes proposées sont basées sur les réseaux Bayesiens (BBN). Les signaux utilisés dans ces méthodes sont ceux des entrées de mesure du système de commande et aucune mesure supplémentaire n'est requise. Un convertisseur expérimental ZVS à pont isolé de type Buck a été conçu et construit pour valider la détection et la localisation des défauts Sur un seul convertisseur. Ces méthodes peuvent être étendues à d'autres types de convertisseurs DC-DC. / DC-DC converters have received significant interest recently as a result of their high power capabilities and good power quality. They are of particular interest in systems with multiple sources of energy. However due to the large number of sensitive components including power semiconductor devices, coils, and capacitors used in such circuits there is a high likelihood of component failure. This thesis considers one of the most promising DC-DC converters—the ZVS full bridge isolated Buck converter. An approach with two stages is presented to detect and isolate opencircuit faults in the power semiconductor devices in systems with DC-DC converters. The first stage is the fault detection and isolation for a single DC-DC converter, while the second stage works on a system with multiple DC-DC converters. The proposed methods are based on Bayesian Belief Network (BBN). The signals used in the proposed methods are already available as measurement inputs to control system and no additional measurements are required. An experimental ZVS full bridge isolated Buck converter has been designed and built to validate the fault detection and isolation method on a single converter. The methods can be used with other DC-DC converter typologies employing similar analysis and principals.

La tendance de l'intégration en électronique de puissance accentue naturellement les effets électromagnétiques parasites. Tout système d'énergie électrique devient alors source de perturbations EM aussi bien conduites que rayonnées. Mais dans le cadre de ces travaux, nous nous sommes focalisé sur l'organe de filtrage des perturbations conduites : le filtre CEM. En haute fréquence, il s'avère que ce type de système voit son comportement dégradé en raison des différents phénomènes parasites apparaissant au sein même du dispositif. Seuls les aspects magnétiques du problème ont néanmoins été traités (i.e. inductances partielles & couplages magnétiques parasites). Différentes méthodes ont été mises au point par le passé dans le but d'améliorer facilement la réponse du filtre. Cependant, il s'agit de procédés empiriques ne pouvant garantir l'optimalité de la solution de filtre construite. Les travaux réalisés au cours de cette thèse ont donc consisté à développer une nouvelle méthode d'optimisation d'un filtre CEM, et plus précisément de son routage. L'objectif est alors d'exploiter les différents phénomènes magnétiques parasites intrinsèques au montage. Calculer ce type d'éléments a donc nécessité l'utilisation d'un outil de modélisation PEEC ; méthode numérique permettant des calculs rapides en raison d'un maillage relativement limité. / The actual trend to integrate the power electronic devices naturally increases the stray electromagnetic phenomena. Every electrical system becomes thus an EM disturbances source. But as part of this work, we especially focused on the filtering device of conducted disturbances : the EMC filter. For high frequencies, degradations can be observed over the filter transfer function due to the different stray electromagnetic phenomena occurring within the device. But only the magnetic aspects have nevertheless been treated (i.e. partial inductances & stray magnetic couplings). Different methods have been worked out in the past in order to easily improve the filter response. However, these are empirical processes that could not guaranty the built filter solution optimality. The works done throughout this PhD have consisted in developing a novel EMC filter optimization method, and more precisely of its routing. The aim has been to use the different stray magnetic phenomena. All of these elements can only be obtained by using a PEEC modeling tool. The PEEC method allows having fast numerical calculations thanks to a quite light meshing.

Depuis ces années, le développement de systèmes de stockage d'énergie pour la mobilité électrique avec davantage d'autonomie de durabilité est au cœur des contraintes de développement des véhicules électriques ou hybrides entraînant une émergence de l'utilisation des systèmes de management ainsi que des circuits d'équilibrage. Les travaux de thèse portent sur la conception et la réalisation d'une nouvelle structure d'équilibrage à base du réseau de micro-convertisseurs (RµC) utilisant les matrices de connections ainsi que les stratégies de commande appropriées. L'objectif principal est de concevoir un équilibreur actif forcé de haute performance, intégrable à base de technologies d'aujourd'hui et avec une stratégie de contrôle simple à mettre en œuvre. Le mémoire de thèse se structure en quatre chapitres : approche du RµC versus l'équilibrage des batteries, conception de la structure et des stratégies d'équilibrage à base du RµC, conception et dimensionnement du système de contrôle intégrée, version intégrée de l'équilibreur-perspectives. Les premiers prototypes de l'équilibreur utilisant des composants discrets ont été mis en place afin de valider notre structure ainsi que les solutions de contrôle proposées. La réalisation des versions intégrées en se basant sur l'utilisation les technologies disponible au sein du laboratoire ouvre un avenir promettant pour les systèmes de management de batterie. / In recent years, the development of energy storage systems for electric mobility with greater autonomy of sustainability is at the heart of development constraints of electric or hybrid vehicles resulting in the emergence of the use of management systems as well as balancing circuits. The thesis focuses on the design and implementation of a new balancing based network structure of micro-inverters (RμC) using matrices connections and appropriate control strategies. The main objective is to design an active balancer forced high performance integrated based technologies of today and a simple control strategy to implement. The thesis is structured in four chapters: RμC approach versus balancing batteries, structural design and balancing based strategies RμC, design and simulation of control system built, integrated version of the balancer - perspectives. The first prototypes of the balancer using discrete components were developed to validate our structure and control solutions proposed. The realization of integrated based on using the technologies available in the laboratory versions opens a promising future for battery management systems.

L'objectif de cette thèse est l'étude et la réalisation d'une nouvelle application des convertisseurs multicellulaires parallèles. Le but est de concevoir un système pouvant injecter des forts courants transitoires (milliers d'Ampères) dans l'âme conductrice de câbles haute tension à courant continu afin de mesurer la répartition des charges électriques dans l'isolant par la méthode de l'onde thermique. La structure proposée est basée sur la mise en parallèle de modules de convertisseurs DC/DC à phases couplées utilisant des transformateurs intercellules (ICT). La solution proposée permet de concevoir un dispositif à faible encombrement (portabilité). Une approche de dimensionnement des ICT cycliques basée sur la détermination d'un modèle analytique généralisé permettant de quantifier le flux et la densité de flux à travers le circuit magnétique, est présentée. Une méthode d'optimisation consistant en une permutation des ordres de commande des phases est utilisée pour réduire l'encombrement du coupleur magnétique. Un prototype de convertisseur multicellulaire utilisant un ICT cyclique planar de puissance a été réalisé. Il s'agit d'un module 12 phases, fonctionnant comme une source de courant régulé de 1200 A (grâce à une boucle de régulation de courant), et dont la puissance est de 30 KW. Des résultats expérimentaux validant la possibilité d'utiliser la solution proposée pour la caractérisation diélectrique des câbles haute tension à courant continu sont présentés dans le mémoire. / The purpose of this study is the design of a new application for parallel multi-cell converters. The aim is to setup a portable system that can inject a high current (several Amps current) within 2 s in the conducting core of a HVDC cable, and determinate the distribution of electrical space charge through the insulation using the Thermal Step Method (TSM). The proposed structure will be constituted of paralleled coupled multiphase buck converters using InterCell Transformers (ICT). A dimensioning theoretical approach of planar intercell transformer based on the magnetic core saturation condition is presented. The proposed method is based on calculating a generalized expression on the magnetic flux density matrix for any number of cells. Permutation method is used in order to reduce the magnetic core volume. Its principle is to reduce the flux concentration in the magnetic core by modifying the phase-shift of two successive cells.Finally, the experimental prototype (12-cells 30 kW power converter) using cyclic planar ICT is designed and tested. The converter is used to generate regulated current pulses of 1200 Amps (its operating mode is similar to a current source). Experimental results (thermal step current measurements) are includes in order to confirm the ability of using the proposed solution for power cable dielectric characterization.

No description available.

Dans l’âge des objets connectés, circuits conventionnels implémenté sur silicium ne sont pas la seule option pour réaliser des interfaces des capteurs. Dispositifs électroniques implémentés sur substrats souples sont aussi une option intéressante comme interface des capteurs dans notre quotidien, e.g: dans des vêtements, emballages, peau et dedans notre corps humain. Dans cette thèse nous proposons une formalisation de :-La procédure de fabrication de transistors en utilisant des matériaux organiques et flexibles. -La conception de circuits analogiques et numériques en utilisant ces transistors. Les contributions de cette thèse sont :• Optimisation de la procédure de fabrication et caractérisation de 2 technologies : la première fabriqué en utilisant des masques (« shadow masks » en anglais) avec un procès relativement « simple à implémenter ». La deuxième par un procès en utilisant la photolithographie et l’auto alignement. • Modélisation et extraction de paramètres pour prévoir leurs variations dans la conception de circuits.• Customisation des outils CAO « Open Source » VLSI (Alliance ©) pour la conception des circuits et layouts des transistors organiques.• Conception, fabrication et mesure des circuits analogiques (OTAs, comparateurs et convertisseurs analogiques-numériques) et circuits numériques simples (inverseurs, portes logiques, bascules). Ce travail a eu des résultats intéressants et il ouvre un ample spectre d’applications dans l’avenir dans le domaine de l’électronique flexible et organique. / In the era of “Internet of Things”, conventional silicon-based circuits are not the only option to realize sensor interfaces. Electronic devices based on flexible materials are an interesting approach to interface with sensors connected to our everyday life, e.g.: clothes, packages, skin and into the human body. In this thesis, we propose a formalization of the:- Transistor fabrication process using organic and flexible materials.- Analog and digital circuit design using these transistors. The main contribution of this work can be summarized in the following:- Optimization of the fabrication and characterization process of two technologies: the first by shadow masks with an easy-to-fabricate procedure, the second by self-alignment and photolithography.- Modeling and parameter extraction for process variation aware analog design.- Customization of an open source VLSI CAD tools (Alliance©) for circuit design and layout of OTFT.- Design, fabrication and measurement of OTFT analog front-ends (OTAs, Comparators, Analog-to-Digital Converters,…) and basic digital circuits (Inverters, Logic Gates, …).This work achieved very interesting results and it opens a wide scope of future applications in the field of Flexible organic electronics.

L’industrie automobile est un marché en pleine croissance pour les circuits intégrés de puissance. Les circuits intégrés de puissance sont des systèmes électroniques miniatures qui apportent de nouvelles fonctionnalités aux véhicules. La robustesse et la fiabilité des produits électroniques embarqués dans les véhicules sont des enjeux majeurs. Il arrive pourtant que des défaillances dues au couplage par le bruit de substrat se produisent après la fabrication. L’origine de ce bruit de substrat vient de l’injection de porteurs majoritaires (trous) et minoritaires (électrons). Dans la première partie de cette thèse, nous étudions une nouvelle technique de modélisation proposée par un groupe de recherche à l’EPFL. Cette modélisation permet d’extraire les composants parasites du substrat en tenant compte des porteurs majoritaires et minoritaires. Un outil de CAO (AUTOMICS) a été développé par notre équipe à l’UPMC et est utilisé pour extraire le réseau des composants parasites de substrat s’appuyant sur les modèles de l’EPFL. Dans la deuxième partie de ce travail, nous introduisons une nouvelle méthodologie pour la conception des circuits intégrés de puissance et l’analyse des défaillances avec l’outil AUTOMICS. Nous mettons en évidence les défaillances dues à un couplage par les porteurs minoritaires dans le substrat (électrons). La méthodologie proposée est validée sur un cas d’étude industriel. Ce cas d’étude a été conçu par l’entreprise ams et validé par l’entreprise Valeo. Ce cas d’étude a un problème latch-up. Ce problème n’a pas été identifié par des simulations électriques SPICE classiques. Grâce à notre méthode, nous sommes parvenus à reproduire le phénomène de latch-up dans l’environnement de simulation SPICE. La troisième partie de ce travail présente le fonctionnement et la conception au niveau circuit d’un convertisseur de tension DC-DC. Le circuit a été fabriqué en utilisant la technologie HVCMOS 0.35μm. Nous avons modélisé l’effet du couplage par les courants de substrat entre l’agresseur et la victime et présentons des résultats de simulation cohérents avec les mesures. / Automotive industry is a growing market for smart power integrated circuits (ICs). The smart power ICs miniaturize the electronic systems and improve their functionality for the vehicles. Product robustness and reliability in smart power ICs are vital aspects in automotive applications. However, failures due to substrate noise coupling are still reported in tests after fabrication. The sources of this noise are the injection of majority and minority carriers in the substrate. The majority carriers’ propagation is well modeled, however, the minority carriers’ propagation cannot be modeled by the conventional modeling techniques. In the first part of this work, we explore a new modeling technique proposed by a research group in EPFL. It relies on models that are capable of maintaining the minority carriers’ concentration and gradient. It allows the substrate parasitic extraction taking into account both majority and minority carriers. A CAD tool (AUTOMICS) is developed by our team at UPMC and is used to extract the substrate parasitic network encapsulating the new modeling technique. In the second part of this work, we introduce a new methodology for smart power ICs design and failure analysis using the tool. It focuses on failures due to minority carriers coupling. The proposed methodology is validated on an industrial test case (AUTOCHIP1). This test case was designed in ams and validated by Valeo. This test case suffers from a latch-up problem. This problem is not recognized by conventional simulations. Using our methodology, we manage to reproduce the behavior in simulation environment. The third part of this work presents system and circuit level design for a DC-DC buck converter. This system is considered as a complex system to validate our proposed methodology. The circuit was fabricated using 0.35 µm HVCMOS technology. The high voltage switches serve as aggressors injecting minority carriers in the substrate. An analog sensitive circuit, which is the bandgap, is considered as a victim. The effect of the substrate coupling is studied and simulation results show acceptable consistency with the measurements.

Ce mémoire présente l'étude de faisabilité d'un simulateur numérique temps réel de convertisseur de puissance à pas multiple utilisant un circuit Field Programmable Gâte Array. Un faible pas de calcul est utilisé pour augmenter la précision de la simulation de l'électronique de puissance et des autres éléments hautes fréquences. La partie sans commutation du réseau étudié est simulée avec un pas de 50 us sur un PowerPC 405D5. La partie rapide, le convertisseur et la modulation de la largeur d'impulsion, utilise un pas de calcul de 5 \xs et est simulée par un circuit FPGA dédié. Le tout est réalisé dans un Virtex II Pro VP30 de Xilinx. Les résultats obtenus avec ce simulateur sont présentés et validés à l'aide de SimPowerSystems (MATLAB). L'effet du découplage entre la partie 50 u,s et la partie 5 p,s est observé. L'ajout d'éléments réactifs aux points de découplage permet de réduire cet effet.

La Non-Linéarité-Différentielle (NLD) et la Non-Linéarité-Intégrale (NLI) sont les performances statiques les plus importantes des Convertisseurs Analogique-Numérique (CAN) qui sont mesurées lors d’un test de production. Ces deux performances indiquent la déviation de la fonction de transfert du CAN par rapport au cas idéal. Elles sont obtenues en appliquant une rampe ou une sinusoïde lente au CAN et en calculant le nombre d’occurrences de chacun des codes du CAN.Ceci permet la construction de l’histogramme qui permet l’extraction de la NLD et la NLI. Cette approche requiert lacollection d’une quantité importante de données puisque chacun des codes doit être traversé plusieurs fois afin de moyenner le bruit et la quantité de données nécessaire augmente exponentiellement avec la résolution du CAN sous test. En effet,malgré que les circuits analogiques et mixtes occupent une surface qui n’excède pas généralement 5% de la surface globald’un System-on-Chip (SoC), leur temps de test représente souvent plus que 30% du temps de test global. Pour cette raison, la réduction du temps de test des CANs est un domaine de recherche qui attire de plus en plus d’attention et qui est en train deprendre de l’ampleur. Les CAN de type pipeline offrent un bon compromis entre la vitesse, la résolution et la consommation.Ils sont convenables pour une variété d’applications et sont typiquement utilisés dans les SoCs destinés à des applicationsvidéo. En raison de leur façon particulière du traitement du signal d’entrée, les CAN de type pipeline ont des codes de sortiequi ont la même largeur. Par conséquent, au lieu de considérer tous les codes lors du test, il est possible de se limiter à un sous-ensemble, ce qui permet de réduire considérablement le temps de test. Dans ce travail, une technique pour l’applicationdu test à code réduit pour les CANs de type pipeline est proposée. Elle exploite principalement deux propriétés de ce type deCAN et permet d’obtenir une très bonne estimation des performances statiques. La technique est validée expérimentalementsur un CAN 11-bit, 55nm de STMicroelectronics, obtenant une estimation de la NLD et de la NLI pratiquement identiques àla NLD et la NLI obtenues par la méthode classique d’histogramme, en utilisant la mesure de seulement 6% des codes. / Differential Non Linearity (DNL) and Integral Non Linearity (INL) are the two main static performances ofAnalog to-Digital Converters (ADCs) typically measured during production testing. These two performances reflect thedeviation of the transfer curve of the ADC from its ideal form. In a classic testing scheme, a saturated sine-wave or ramp isapplied to the ADC and the number of occurrences of each code is obtained to construct the histogram from which DNL andINL can be readily calculated. This standard approach requires the collection of a large volume of data because each codeneeds to be traversed many times to average noise. Furthermore, the volume of data increases exponentially with theresolution of the ADC under test. According to recently published data, testing the mixed-signal functions (e.g. dataconverters and phase locked loops) of a System-on-Chip (SoC) contributes to more than 30% of the total test time, althoughmixed-signal circuits occupy a small fraction of the SoC area that typically does not exceed 5%. Thus, reducing test time forADCs is an area of industry focus and innovation. Pipeline ADCs offer a good compromise between speed, resolution, andpower consumption. They are well-suited for a variety of applications and are typically present in SoCs intended for videoapplications. By virtue of their operation, pipeline ADCs have groups of output codes which have the same width. Thus,instead of considering all the codes in the testing procedure, we can consider measuring only one code out of each group,thus reducing significantly the static test time. In this work, a technique for efficiently applying reduced code testing onpipeline ADCs is proposed. It exploits two main properties of the pipeline ADC architecture and allows obtaining an accurateestimation of the static performances. The technique is validated on an experimental 11-bit, 55nm pipeline ADC fromSTMicroelectronics, resulting in estimated DNL and INL that are practically indistinguishable from DNL and INL that areobtained with the standard histogram technique, while measuring only 6% of the codes.