Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T04:22:27Z (GMT). No. of bitstreams: 1 Oliveira_MarciaReisde_M.pdf: 2129641 bytes, checksum: 6a8eedb986d6e28ade0e11be4d66a9e9 (MD5) Previous issue date: 1990 / Resumo: Este trabalho refere-se ao anteprojeto de um sistema de medição para hidrômetros eletrônicos, cujo objetivo foi de se obter uma maior confiabilidade, além de uma maior precisão nos sistemas atualmente em uso pela SABESP.Foi desenvolvido o projeto de um circuito integrado contendo uma parte analógica (bipolar) e uma parte digital (em tecnologia I2L). Estes circuitos operam com 3 volts de alimentação e consomem 15uApermitindo uma duração de 3,0 a 3,5 anos às baterias de alimentação do circuito. Foi também desenvolvido um sensor eletromagnético e um sistema de interface para saída de dados para uma leitora externa / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Esta tesis presenta un algoritmo de bajo consumo para detectar la ubicación la localización de una fuente sonora y su implementación en dos circuitos integrados (CI) en tecnologías CMOS estándar de 0,5μm y 0,35μm. El algoritmo utiliza un lazo de realimentación para estimar el retardo exis-tente entre dos señales provenientes de un par de micrófo-nos. Gracias a este enfoque se disminuye la carga computa-cional y por lo tanto se reduce el consumo de potencia en los circuitos que lo implementen. Es capaz de medir adelantos o retrasos entre señales con una resolución de 8 bits (7 bits con signo) y una precisión de bit. Para la realización cir-cuital de este algoritmo se utilizaron técnicas de diseño de bajo consumo que se basan en el manejo adecuado de la actividad del reloj y en la aplicación de registros dinámicos como unidades de memoria. En el diseño de las máscaras se tuvieron en cuenta detalles referidos a la distribución de seña-les a fin de lograr una utilización eficiente del área de silicio. También en esta tesis se presentan resultados experimentales de ensayos desarrollados sobre tres CI. A través de estos re-sultados, obtenidos en laboratorio y en campo, se verificó el correcto funcionamiento de los mismos y se obtuvo el mejor desempeño (consumo y rango de medida) reportado hasta la fecha, en lo que se refiere a CI orientados a la localización de fuentes sonoras. Se diseñaron, construyeron y verificaron unidades que alojan los CI mencionados y son capaces de realizar la ubicación de fuentes sonoras. Sobre los resultados de experiencias de campo se aplicaron métodos de análisis estadístico para estudiar los efectos de las variaciones en el diseño de estas unidades. / This thesis presents a new algorithm for acoustic source localization that performs its action in a low power consu-mption mode. The thesis also presents two circuital imple men-tations of it, showing two integrated circuits (IC) implemented in 0,5μm and 0,35μm CMOS standard process. The algorithm uses a closed loop approach to estimate the existing delay between two signals incoming from a pair of microphones. Thanks to this focus, the computational complexity can be reduced and therefore the power consumption of the circuit can also be reduced. The features of the IC are that it can measure positive and negatives delays with a resolution of 8 bits (7 bits plus a bit sign) and a precision of bit all over the measurement range. For the circuital realization of this algorithm low power consumption design techniques were used; basically an adequate management of the clock activity and the used of dynamic registers as a memory cells. A care-fully mask design was made in order to achieve an efficient utilization of the silicon area. Also in this thesis experimental results from three IC test are shown, being all of them desig-ned to perform time delay measurement. Through these re-sults obtained in a laboratory and in the field, a functional ve-rification was made showing a correct operation of the IC‟s. The best performance in power consumption and measure-ment range was reported for the adaptive closed loop approach. These results were compared to similar task IC‟s (acoustic source localization). A surveillance unit that works with the mentioned IC‟s was designed, built and tested, and it was able to localize acoustic sources. Field experiences were made and results from them where used into a statis-tical analysis way to study the performance changes effects based on the variation of design parameters. From the result of the analysis a new system was obtained that presents betters characteristics and functionalities that the previous one.

A complexidade crescente (tanto da funcionalidade como da arquitetura) dos sistemas eletrônicos digitais sobre silício (conhecidos na literatura como System-on-Chip, SoC) exige novas metodologias que permitam diminuir seu tempo de desenvolvimento. O projeto no nível de sistemas (SLD) é proposto para aumentar a eficiência do projeto de SoC. SLD exige novas linguagens (como SystemC) e níveis de abstração (como TLM). A estrutura de comunicação (EC) de um SoC tem apresentado uma crescente importância devido à presença de uma maior quantidade (e funcionalidade) dos módulos a serem comunicados. Portanto, a EC apresenta um grande impacto no desempenho global do SoC. Nesta tese é proposta uma metodologia de projeto da EC chamada de MaLOC (Multi- Abstraction Level On-Chip communications structure design) que é baseada num enfoque top-down que percorre três níveis de transações (TLM). A tomada de decisões é feita utilizando-se duas importantes características que dão a originalidade a nossa proposta: 1) baseadas num conjunto de diversas métricas de desempenho que permite obter resultados mais confiáveis. 2) decisões ASAP (o mais rápido possível), antecipando a tomada de decisões utilizando níveis mais abstratos do que o RTL, permitindo diminuir o tempo de projeto da EC. Para validar a proposta uma série de análises de fidelidade foram realizadas, os resultados indicaram fidelidades maiores do que 96% e em cenários extremos maiores do que 72%. Adicionalmente os tempos de simulação no nível TLM atemporal foi até 2,6 vezes mais rápido do que o nível TLM de precisão de transferências, que foi até 1,6 vezes mais rápido do que o nível TLM de ciclos de relógio (menos abstrato). Estes resultados indicam a validade da metodologia para realizar a tomada de decisões, permitindo uma melhor exploração do espaço de projeto Os estudos de caso permitiram observar que além de configurar a EC procurando o melhor desempenho, MaLOC identificou soluções com menor consumo de energia, através do uso de um conjunto diverso de métricas, e configuração de parâmetros do sistema (tamanho da memória). Estas duas situações indicam o potencial que a metodologia apresenta para o projeto de diferentes tipos de EC, assim como de diferentes componentes de um SoC. / Modern and future System on Chip design requires several methodologies in order to handle their growing complexity (of both functional and architectural issues). System Level Design has emerged as a solution to handle the complex of nowadays and future SoC designs, increasing their efficiency and reducing the time to market. SLD requires new modeling languages (such as SystemC) and abstraction levels (such as Transaction Level Modeling - TLM). The integration of very different and composite IP cores into a SoC makes their physical and logical integration a very difficult task. Hence, the communication structure (CS) presents a significant impact on the SOC global performance. This thesis proposes a novel methodology named MaLOC (Multi-Abstraction Level On- Chip communications structure design) that uses a top-down approach. The parameters configuration is driven by two important considerations: 1) performance metrics based, this enables to obtain a most reliable solution; 2) an ASAP configuration schedule, this enables to reduce the CS design time through the use of higher abstraction levels. A fidelity test was performed. The results showed that in extreme conditions (such as burst size higher than time between transactions) the fidelity obtained was higher than 72%. In normal cases (burst size similar to the time between transactions) the fidelity was higher than 96%. The simulations execution times were compared among the three TLM levels and the results showed that TLM untimed simulations were 2.6 times faster than the TLM transfer accurate, also these were 1.6 times faster than the TLM cycle accurate. This means that TLM untimed simulations are 4 times faster than TLM Cycle accurate, enabling a enhanced space design exploration. The case studies performed showed that MaLOC can be useful to identify solutions that satisfy the performance required reducing the power consumption (reducing activities across the bus). Also, a system parameter was defined using the methodology (memory banks). These two situations indicate the MaLOC potential to design several CS types and SoC configuration parameters.

A complexidade crescente (tanto da funcionalidade como da arquitetura) dos sistemas eletrônicos digitais sobre silício (conhecidos na literatura como System-on-Chip, SoC) exige novas metodologias que permitam diminuir seu tempo de desenvolvimento. O projeto no nível de sistemas (SLD) é proposto para aumentar a eficiência do projeto de SoC. SLD exige novas linguagens (como SystemC) e níveis de abstração (como TLM). A estrutura de comunicação (EC) de um SoC tem apresentado uma crescente importância devido à presença de uma maior quantidade (e funcionalidade) dos módulos a serem comunicados. Portanto, a EC apresenta um grande impacto no desempenho global do SoC. Nesta tese é proposta uma metodologia de projeto da EC chamada de MaLOC (Multi- Abstraction Level On-Chip communications structure design) que é baseada num enfoque top-down que percorre três níveis de transações (TLM). A tomada de decisões é feita utilizando-se duas importantes características que dão a originalidade a nossa proposta: 1) baseadas num conjunto de diversas métricas de desempenho que permite obter resultados mais confiáveis. 2) decisões ASAP (o mais rápido possível), antecipando a tomada de decisões utilizando níveis mais abstratos do que o RTL, permitindo diminuir o tempo de projeto da EC. Para validar a proposta uma série de análises de fidelidade foram realizadas, os resultados indicaram fidelidades maiores do que 96% e em cenários extremos maiores do que 72%. Adicionalmente os tempos de simulação no nível TLM atemporal foi até 2,6 vezes mais rápido do que o nível TLM de precisão de transferências, que foi até 1,6 vezes mais rápido do que o nível TLM de ciclos de relógio (menos abstrato). Estes resultados indicam a validade da metodologia para realizar a tomada de decisões, permitindo uma melhor exploração do espaço de projeto Os estudos de caso permitiram observar que além de configurar a EC procurando o melhor desempenho, MaLOC identificou soluções com menor consumo de energia, através do uso de um conjunto diverso de métricas, e configuração de parâmetros do sistema (tamanho da memória). Estas duas situações indicam o potencial que a metodologia apresenta para o projeto de diferentes tipos de EC, assim como de diferentes componentes de um SoC. / Modern and future System on Chip design requires several methodologies in order to handle their growing complexity (of both functional and architectural issues). System Level Design has emerged as a solution to handle the complex of nowadays and future SoC designs, increasing their efficiency and reducing the time to market. SLD requires new modeling languages (such as SystemC) and abstraction levels (such as Transaction Level Modeling - TLM). The integration of very different and composite IP cores into a SoC makes their physical and logical integration a very difficult task. Hence, the communication structure (CS) presents a significant impact on the SOC global performance. This thesis proposes a novel methodology named MaLOC (Multi-Abstraction Level On- Chip communications structure design) that uses a top-down approach. The parameters configuration is driven by two important considerations: 1) performance metrics based, this enables to obtain a most reliable solution; 2) an ASAP configuration schedule, this enables to reduce the CS design time through the use of higher abstraction levels. A fidelity test was performed. The results showed that in extreme conditions (such as burst size higher than time between transactions) the fidelity obtained was higher than 72%. In normal cases (burst size similar to the time between transactions) the fidelity was higher than 96%. The simulations execution times were compared among the three TLM levels and the results showed that TLM untimed simulations were 2.6 times faster than the TLM transfer accurate, also these were 1.6 times faster than the TLM cycle accurate. This means that TLM untimed simulations are 4 times faster than TLM Cycle accurate, enabling a enhanced space design exploration. The case studies performed showed that MaLOC can be useful to identify solutions that satisfy the performance required reducing the power consumption (reducing activities across the bus). Also, a system parameter was defined using the methodology (memory banks). These two situations indicate the MaLOC potential to design several CS types and SoC configuration parameters.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

Orientador: Luiz Carlos Kretly / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-24T00:05:19Z (GMT). No. of bitstreams: 1 Souza_DanielCardosode_M.pdf: 24727698 bytes, checksum: 802ba54b2fef69d2a43dfbabc8b9f7c4 (MD5) Previous issue date: 1998 / Resumo: A crescente ênfase sobre a operação portátil de computadores e sistemas de telecomunicação prioriza circuitos de baixa potência, ainda que de alta velocidade. As opções tecnológicas existentes para aplicações digitais na faixa de 100MHz até 1 GHz são as famílias ECL em silício, DCFL em arseneto de gálio (GaAs), bem como ASICs CMOS realizados em processos avançados de Si, e somente as duas últimas podem proporcionar baixos consumos de potência. Em GaAs, DCFL é a principal opção de famíliadigital de baixa potência. Neste trabalho, descreve-se o projeto full-custom de um CI divisor de freqüências de módulo variável e contador de década, realizado na família DCFL de GaAs. A topologia deste CI é inteiramente baseada na arquitetura clássica do TTL 7490, que foi escolhida por causa de sua versatilidade, e toda a sua funcionalidade lógica é mantida: o CI proposto pode operar tanto como um contador BCD quanto como um divisor de frequências por N, com N na faixa de 2 até 10. A razão da divisão, N, pode ser configurada unicamente através de conexões diretas entre pinos do CI. Por isso, o CI projetado neste trabalho será referido como o 7490-like. Suas aplicações são em síntese/divisão de frequências, contagem, instrumentação de alta frequência e na composição de circuitos digitais de alta velocidade, podendo-se usá-lo na entrada de outros blocos. ... Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digital / Abstract: The increasing emphasis on the portable operation of computers and communication systems has placed a priority on low-power, yet high-speed, circuits. The existing viable technologies for digital applications in the range fTom100 l Hz up to 1 GHz are Si ECL and GaAs DCFL families, as well as high-speed CMOS ASICs implemented in advanced Si processes, and only the last two options offer low power consumption. In GaAs technology, DCFL is the main choice for a low-power digital family. In this work, a variable modulus frequency divider and decade counter IC was designed in the GaAs DCFL family. This work describes the full-custom design procedures for this IC, starting from its logic design, until the completion of the final layout version. This DCFL counter circuit topology is entirely based upon the classical TTL 7490 architecture, which was chosen because of its versatility, and all its functionality is retained: this IC can operate either as a decade (BCD) counter, or as a frequency divider by N, being N any integer in the range from 2 to 10. The frequency division modulus N can be set solely by means of direct connections between certain IC pins. Therefore, the IC designed in this work will be referred to as the 7490-like. This circuit's usual applications are: frequency synthesis or division, counting, high frequency instrumentation and as a block in the composition of high speed digital circuits; the IC can also be used before the input to other blocks. ... Note: The complete abstract is available with the full electronic digital thesis or dissertations / Mestrado / Mestre em Engenharia Elétrica

En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles para una Sistema en Chip que consta de múltiples procesadores y una memoria de almacenamiento de datos de alta densidad. El objetivo es utilizar el paralelismo como una estrategia para reducir el consumo de energía de las arquitecturas de cómputo VLSI. En particular, se describe la aplicación de técnicas de paralelismo en una arquitectura de reconocimiento automático de voz y su integración en el sistema mencionado implementado en una tecnología CMOS de 55nm. Se describe la aplicación del paralelismo a nivel micro-arquitectura y a nivel de Sistema y se analiza el punto óptimo de paralelismo para obtener una arquitectura de cómputo eficiente desde el punto de vista de tiempo de procesamiento y consumo de energía. / In this thesis an analysis of data parallelism implemented in a System on Chip that integrates multiple processing cores and a high density memory is presented. The aim of this work is to optimally utilize dfferent levels of spatial parallelism as a strategy to reduce energy consumption of the whole architecture. The core chosen for this work is an automatic speech recognition architecture integrated in the mentioned System and implemented in a technology CMOS node of 55 nm. Parallelism is included at the microarchitecture level and also at the multiple core chip level. An analysis of the optimal point of the applied parallelism that provides an architecture that minimizes both the energy consumption and the processing time simultaneously is presented.

Orientador: José Antonio Siqueira Dias / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-22T02:05:02Z (GMT). No. of bitstreams: 1 Guimaraes_HomeroLuz_D.pdf: 8320554 bytes, checksum: cbec86ea8c9ee3ad275baa5f37860192 (MD5) Previous issue date: 2013 / Resumo: Os experimentos em Física de alta energia tem se beneficiado enormemente do progresso alcançado na área de Microeletrônica, pois isto tem proporcionado a criação de detectores mais acurados e circuitos de processamento de sinais analógico/digitais cada vez mais rápidos e precisos. A redução no comprimento mínimo de canal dos processos CMOS além de proporcionar maior velocidade e precisão também reduz a área usada por cada canal, o que permite a implementação de mais canais numa mesma pastilha. Com um numero maior de canais por pastilha, com um mesmo numero de chips podemos programar um numero maior de canais do que anteriormente possível e com isso os físicos podem realizar uma reconstrução da trajetória de maneira mais precisa. Este Trabalho descreve uma proposta para o Trigger de nível zero baseando-se nas especificações disponíveis do Experimento Dzero no Fermi National Accelerator Laboraty (FERMILAB). Este trabalho descreve o projeto e implementação de um front-end analógico que detecta a carga provida pelo VLPC (detector luminoso usado no Dzero) seguida por um comparador de alta velocidade que fornece um nível lógico para um processador digital. O processador digital por sua vez usa uma arquitetura de processadores paralelos que, comunicando-se entre si são capazes de estimar a trajetória de partículas baseando-se em dados inicias programados a partir de simulações do detector feitas em computadores pelos Físicos. Tanto o bloco analógico quanto o processador digital foram implementados usando-se o processo CMOS90 da IBM / Abstract: The experiments in high-energy physics has benefited greatly from the progress made in the area of Microelectronics, since it has provided the creation of more accurate detectors and analog / digital signal processing circuits that are increasingly fast and accurate. The reduction in the minimum length of the channel in modern CMOS processes while providing greater speed and precision also reduces the area used by each channel, which enables the implementation of more channels on the same chip. With a larger number of channels per chip, we can with the same number of chips implement a larger number of channels than previously possible and with that physicists can perform a reconstruction of the trajectory more accurately. This work describes a proposal for a Trigger level zero based on the available specifications of the DZero experiment at the Fermi National Accelerator Laboraty (FERMILAB). In the following pages the design and implementation of an analog front-end that detects the charge provided by the VLPC detector followed by a high-speed comparator that provides a logical level to a digital processor are described. The digital processor in turn uses an architecture of parallel processors that communicate with each other are able in order to estimate the trajectory of particles based on initial data loaded in RAM based on simulations of the detector geometry made by physicists. Both the analog block and the digital processor are implemented using the IBM CMOS90 process / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica