Dans cette thèse, nous proposons une méthodologie de co-conception des systèmes dynamiquement reconfigurables basés sur FPGA. Notre méthodologie s’appuie sur l’Ingénierie Dirigée par les Modèles (IDM) dont la spécification des modèles est décrite avec le profil MARTE. Les travaux présentés visent à garantir la flexibilité, la réutilisabilité et l’automatisation afin de faciliter le travail du concepteur et d’améliorer sa productivité. La première contribution réside dans la modélisation à haut-niveau d’abstraction permettant de cacher un grand nombre de détails d’implémentation. Un flot de conception est défini pour la modélisation des FPGAs, basé sur l’IDM afin d’assurer l’automatisation de la génération de code. Suivant ce flot, plusieurs modèles sont créés moyennant principalement les concepts de MARTE. Cependant,la modélisation de certains concepts de la reconfiguration dynamique a nécessité des extensions dans MARTE que nous avons identifiées et intégrées dans un nouveau profil qui étend MARTE baptisé RecoMARTE. La seconde contribution est l’automatisation de la chaîne de transformations et la validation expérimentale. Afin d’assurer l’automatisation de notre flot de conception vers la génération du code, une chaîne de transformations a été utilisée. Nous passons ainsi d’un modèle MARTE/RecoMARTE vers une description intermédiaire selon le standard IP-XACT afin de générer des fichiers utilisés dans l’environnement XPS de Xilinx. Cette automatisation permet d’accélérer la phase de conception et éviter les erreurs dues à la manipulation directe des détails. Enfin, un exemple d’application de traitement d’image a été élaboré afin de démontrer et valider notre méthodologie. / The works presented in this dissertation propose a co-design methodology of dynamically reconfigurable systems based on FPGA. Our methodology is based on the Engineering Model Driven approach (MDE). The models specification is done in MARTE profile.It aims to ensure flexibility, reusability and automation to facilitate the work of designer and improve his productivity. The first contribution related to this thesis is identifying parts of dynamically reconfigurable FPGA that can be modeled at high abstraction levels. So, we defined a design flow based on the MDE to ensure the automation of code generation. Using this flow, several models are created mainly through MARTE profile concepts. However, the modeling concepts of dynamic reconfiguration on FPGAs required extensions in MARTE. Thus, we identified the missing concepts to be integrated in a new profile that extends MARTE : RecoMARTE. The second contribution allows the chain automation and experimental validation. To integrate our design flow and to automate code generation, a processing chain was used. The final model resulting from the proposed MARTE-based design flow is given as input to this chain. We thereby move from MARTE/RecoMARTE models to an intermediate description according to the IP-XACT standard to finally generate files describing the complete system in the Xilinx XPS environment. This automation allows to accelerate the design phase and avoid errors due to the direct manipulation of these details. Finally, the proposed MARTE-based design flow and transformation chain were used for an image processing system design, which showed the benefits of our contributions in terms of design reusability and automation.

Este trabalho descreve a prova de conceito de uma abordagem que utiliza o modelo de computação a fluxo de dados, inerentemente paralelo, associado ao modelo de computação reconfigurável parcial e dinamicamente, visando à obtenção de sistemas computacionais de alto desempenho. Mais especificamente, trata da obtenção de um modelo para o particionamento dos grafos a fluxo de dados dinâmicos e de um protocolo de comunicação entre suas partes, a fim de permitir a sua implementação em arquiteturas dinamicamente reconfiguráveis, em especial em FGPAs Virtex da Xilinx. Enquadra-se no contexto do projeto ChipCFlow, de escopo mais amplo, que pretende obter uma ferramenta para geração automática de descrição de hardware sintetizável, a partir de código em alto nível, escrito em linguagem C, fazendo uso da abordagem a fluxo de dados para extrair o paralelismo implícito nas aplicações originais. O modelo proposto é aplicado em um grafo a fluxo de dados dinâmico, e através de simulações sua viabilidade é discutida / This work describes the concept of an approach that uses data ow computational model, inherently parallel, associated with de reconfigurable computing model, partial and dynamic, in order to obtain high performance computational systems. More specifically, it is about a model to the partitioning and communication between partitioned sectors of a CDFG (Control Data Flow Graph) in order to map these graphs on a partial reconfiguration FPGA fabric, in special Virtex II/II-Pro from Xilinx. It is part of the ChipCFlow project, that has a bigger scope, and that aims to automatically obtain syntetisable hardware descriptions, from high level code written in C and, by using a data flow approach to extract implicit parallelism in original applications. The model obtained is extensively explained and applied to an example of CDFG, where by means of simulations its feasibility is discussed

Este trabalho apresenta o projeto e arquitetura de uma plataforma para execução de Agentes com funções implementadas em hardware, tomando vantagem do uso de hardware reconfigurável. Os Agentes em hardware são implementados utilizando dispositivos FPGA (Field-programmable Gate Array). O trabalho estende trabalhos anteriores semelhantes na área, com o diferencial de adicionar suporte às funcionalidades de reconfiguração parcial do hardware, suportar aplicações que demandam alto desempenho em hardware – como processamento de sinais e imagens – e redução de recursos de hardware necessários para execução da interface em software. A plataforma proposta utiliza o framework JADE (Java Agent Development Framework), que é um dos frameworks mais populares no estado da arte de desenvolvimento de Agentes e compatível com outros frameworks de Agentes através da conformidade aos padrões FIPA (Foundation for Intelligent Physical Agents). Com o uso do JADE, a plataforma possibilita a comunicação entre Agentes com funções implementadas em hardware e Agentes puramente implementados em software dentro de um mesmo SMA (Sistema Multi-Agente). Uma funcionalidade notável do JADE é a possibilidade de migração de Agentes entre plataformas de um mesmo SMA. Através do uso da reconfiguração parcial de hardware em conjunto com o JADE, a plataforma permite a migração de Agentes de software para hardware e vice-versa, além de suportar reconfiguração de múltiplos Agentes em hardware com um único FPGA. A plataforma faz uso de um único chip através do uso de um processador soft core implementado na lógica programável. O uso deste processador é um diferencial neste trabalho, e mostra que é possível utilizar o JADE em sistemas embarcados com recursos de processamento limitados. Ou seja, em um Agente cuja principal função é implementada em hardware, basta um processador bastante simples para atuar como uma interface entre o hardware e o framework de Agentes. O uso do processador dentro do FPGA tem também o benefício de oferecer formas de acesso mais integrado ao hardware, permitindo maior desempenho na transmissão de dados ao hardware. A plataforma foi validada através de estudos de caso de Agentes com implementações em hardware e em software, incluindo um estudo de caso aplicado de processamento de imagem embarcado utilizando VANTs (Veículos Aéreos Não-Tripulados). O estudo também apresenta comparações de desempenho entre a execução dos Agentes em hardware e em outras plataformas embarcadas de prateleira. Os experimentos realizados mostram um ganho significativo de desempenho nas implementações em FPGA, especialmente considerando processamento de imagens de alta resolução, mesmo considerando que o FPGA executa em frequências consideravelmente reduzidas em comparação às outras plataformas testadas. / This work described the design and architecture of a platform for execution of Agents whose functions are implemented in hardware, by leveraging the use of reconfigurable hardware. The hardware Agents are implemented using FPGA (Field-programmable Gate Array) devices. This work extends previous similar work in this field, while adding the features of hardware partial reconfiguration, supporting applications which require high performance in hardware – such as image or signal processing – and reducing the hardware resource for the software interface execution. The proposed platform makes use of the JADE (Java Agent Development Framework) framework, which is one of the most popular frameworks in state-of-the-art Agent development, and is also compatible with other Agent development frameworks due to compliance with FIPA (Foundation for Intelligent Physical Agents) standards. With the use of JADE, the platform enables communication among Agents which are implemented in hardware and Agents purely implemented in software, inside the same MAS (Multi-Agent System). One notable feature of JADE is the possibility of migrating Agents among platforms inside a single MAS. Through the use of hardware partial reconfiguration along with JADE, the platform enables the migration of Agents from software to hardware and viceversa, in addition to supporting múltiple hardware Agents in a single FPGA. The platform makes use of a single chip, by using a MicroBlaze soft core processor implemented in programmable logic. The use of this processor is a distinction on this work, and it shows that it is possible to use JADE on embedded systems with limited processing power. That is, in an Agent whose main function is implemented in hardware, a very simple processor to act as an interface between hardware and the Agent framework is enough. The use of the soft core processor inside the FPGA also has the benefit of offering more integrated ways of accessing hardware, enabling higher performance for transferring data to hardware. The platform was validated through case studies of hardware and software Agent implementation, including a case study applied to image processing using UAVs (Unmanned Aerial Vehicles). The study also shows performance comparisons between the Agent execution in hardware and in other off-the-shelf embedded platforms. The performed experiments report a significative performance increase in the FPGA implementations, particularly in high resolution image processing, even considering that the FPGA runs in considerably lower clock frequency than the other tested platforms.

Nesse trabalho partimos da hipótese de que associado à recuperação econômica da região metropolitana do Rio de Janeiro em meados da década de 1990 estaria ocorrendo um processo de reestruturação espacial, marcado pela ocorrência da dispersão metropolitana e da reconfiguração da centralidade metropolitana. A dispersão metropolitana e a reconfiguração da centralidade metropolitana são vistas como facetas de um mesmo processo de reestruturação espacial que se desenvolve com ritmos diferenciados em diferentes regiões metropolitanas. A dispersão metropolitana significa o esgarçamento do tecido metropolitano, com a ampliação dos vazios entre as áreas efetivamente ocupadas e entre os extremos da região metropolitana, o que se dá a partir da produção de áreas urbanizadas descontínuas que conjugam enclaves e outras formas de urbanização como loteamentos populares e conjuntos habitacionais. A reconfiguração da centralidade metropolitana representa a transição de uma estrutura monocêntrica para uma estrutura policêntrica de centros, que se dá à medida que alguns municípios metropolitanos ampliam o grau de concentração de funções centrais além de passar a concentrar algumas funções anteriormente somente encontradas na metrópole. Ambas as facetas da reestruturação espacial na atualidade apontam para uma forma de produção do espaço mais dispersa, fragmentada e articulada em escala regional. Na região metropolitana do Rio de Janeiro, região essa marcada por uma extrema concentração de população e atividades econômicas na metrópole, a reestruturação espacial se evidencia a partir de um ponto de ruptura nas tendências seculares de concentração econômica e populacional na metrópole. / In this work, we start from the hypothesis that associated with the economic recovery in the mid-1990s was occurring a restructuring process, marked by the occurrence of metropolitan dispersion and reconfiguration of metropolitan centrality. The metropolitan dispersion and reconfiguration of metropolitan centrality are seen as facets of the same spatial restructuring process that develops at different paces in different metropolitan regions. The metropolitan dispersion means the fraying of the metropolitan urban area, with the expansion of the voids between the effectively occupied areas and between the extremes of the metropolitan region, what happens from the production of discontinuous urban areas that combine enclaves and another form of urbanization like popular allotments and housing states. The reconfiguration of metropolitan centrality represents the transition from a monocentric structure to a policentric structure of centers, thats happen according as some metropolitan municipalities extend the degree of concentration of central functions besides passing to concentrate some central functions previously only found in the metropolis. Both facets of present spatial restructuring point to a form of production of space more dispersed, fragmented and articulated on a regional scale. In the metropolitan region of Rio de Janeiro, region marked by an extreme concentration of population and economic activities in the metropolis, the spatial restructuring is evidenced from of a breaking point in the secular trends of economic and population concentration in the metropolis.

Les travaux présentés dans cette thèse portent sur l’ordonnancement d’applications multi-tâches linéaires de type workflow sur des plateformes distribuées. La particularité du système étudié est que le nombre de machines composant la plateforme est plus petit que le nombre de tâches à effectuer. Dans ce cas les machines sont supposées être capables d’effectuer toutes les tâches de l’application moyennant une reconfiguration, sachant que toute reconfiguration demande un temps donné dépendant ou non des tâches. Le problème posé est de maximiser le débit de l’application,c’est à dire le nombre moyen de sorties par unité de temps, ou de minimiser la période, c’est à dire le temps moyen entre deux sorties. Par conséquent le problème se décompose en deux sous problèmes: l’assignation des tâches sur les machines de la plateforme (une ou plusieurs tâches par machine), et l’ordonnancement de ces tâches au sein d’une même machine étant donné les temps de reconfiguration. Pour ce faire la plateforme dispose d’espaces appelés buffers, allouables ou imposés, pour stocker des résultats de production temporaires et ainsi éviter d’avoir à reconfigurer les machines après chaque tâche. Si les buffers ne sont pas pré-affectés nous devons également résoudre le problème de l’allocation de l’espace disponible en buffers afin d’optimiser l’exécution de l’ordonnancement au sein de chaque machine. Ce document est une étude exhaustive des différents problèmes associés à l’hétérogénéité de l’application ; en effet si la résolution des problèmes est triviale avec des temps de reconfiguration et des buffers homogènes, elle devient bien plus complexe si ceux-ci sont hétérogènes. Nous proposons ainsi d’étudier nos trois problèmes majeurs pour différents degrés d’hétérogénéité de l’application. Nous proposons des heuristiques pour traiter ces problèmes lorsqu’il n’est pas possible de trouver une solution algorithmique optimale. / In this document we tackle scheduling problems of multitask linear workflow applications ondistributed platforms. In our particular problem the number of available machines on the platformis lower than the number of stages within the pipeline. The machines are then assumed to be able toperform any kind of task on the application given the appropriate reconfiguration (or setup), the catchbeing that any reconfiguration is time consuming. The problem that we try to solve is to maximizethe throughput of such applications, i.e., the mean amount of outputs per unit of time, or to minimizeits period, i.e., the average time between two outputs. As a result this problem is split into two subproblems:mapping tasks onto different machines of the platform (most machines will likely handleseveral tasks), and find an optimal schedule within a machine while taking setup times into account.To solve this we introduce buffers, which are spaces available for each machine to store temporaryproduction results and avoid reconfiguring after each task execution, and which may or may notbe already allocated for each stage. If those buffers are not already allocated to each task then athird problem must be solved to properly allocate the available space onto each buffer, as differentbuffer configurations have a huge impact on the scheduling of a machine. This document presentsan exhaustive coverage of the different problems that are associated with the heterogeneity of theapplication; the problems with homogeneous buffer capacities and setup times are rather simple tosolve, but they get a lot more complex as heterogeneity increases. We study the three main subproblemsfor each heterogeneity combination, and offer heuristic solution to solve them when anoptimal solution cannot be reasonably found.

O desenvolvimento de software reconfigurável é uma abordagem que requer padrões nas atividades e nos artefatos produzidos ao longo da elaboração de um projeto de software. Além disso, também prevê uma conduta sistemática do pessoal envolvido, para que as diretrizes de uma metodologia sejam executadas e os benefícios por ela previstos sejam alcançados. Neste trabalho, uma metodologia para o desenvolvimento de software reconfigurável foi elaborada para apoiar essa abordagem de desenvolvimento. Como forma de auxiliar as atividades existentes nesta metodologia e padronizar as atividades por ela previstas, minimizando a participação de seres humanos (desenvolvedores), foi confeccionada uma ferramenta composta por um conjunto de subsistemas capazes de gerar, de maneira automática, informações necessárias, para que a padronização dos procedimentos possa ser realizada e, consequentemente, que a reconfiguração e reutilização dos artefatos ocorram de maneira natural. Essa ferramenta atua em um ambiente distribuído e organizado pelos domínios de atuação e a reutilização/reconfiguração pode ocorrer em artefatos confeccionados para atuar em domínio específico, mas que podem ser adaptados/reutilizados em outros. / The reconfigurable software development is an approach that requires patterns in the activities and in the artifacts produced during the development of a software project. It also requires a systematic conduct of the staff involved in the methodology guidelines, so that the benefits provided can be achieved. In this work, a methodology for the reconfigurable software development was proposed to support this approach. As a way to assist the activities in this methodology and standardize the required activities, minimizing the involvement of humans (developers), a tool was proposed that consists in a set of subsystems capable of generating, in an automatic manner, information needed so that the standardization of information can be performed, therefore, that the reconfiguration and reuse of artifacts could be occur in a natural way. This tool operates in a distributed environment organized by areas of expertise, and reuse/reconfiguration can occur in artifacts constructed to operate in specific domains, but it can be adapted/reused in others.

O desenvolvimento de software reconfigurável é uma abordagem que requer padrões nas atividades e nos artefatos produzidos ao longo da elaboração de um projeto de software. Além disso, também prevê uma conduta sistemática do pessoal envolvido, para que as diretrizes de uma metodologia sejam executadas e os benefícios por ela previstos sejam alcançados. Neste trabalho, uma metodologia para o desenvolvimento de software reconfigurável foi elaborada para apoiar essa abordagem de desenvolvimento. Como forma de auxiliar as atividades existentes nesta metodologia e padronizar as atividades por ela previstas, minimizando a participação de seres humanos (desenvolvedores), foi confeccionada uma ferramenta composta por um conjunto de subsistemas capazes de gerar, de maneira automática, informações necessárias, para que a padronização dos procedimentos possa ser realizada e, consequentemente, que a reconfiguração e reutilização dos artefatos ocorram de maneira natural. Essa ferramenta atua em um ambiente distribuído e organizado pelos domínios de atuação e a reutilização/reconfiguração pode ocorrer em artefatos confeccionados para atuar em domínio específico, mas que podem ser adaptados/reutilizados em outros. / The reconfigurable software development is an approach that requires patterns in the activities and in the artifacts produced during the development of a software project. It also requires a systematic conduct of the staff involved in the methodology guidelines, so that the benefits provided can be achieved. In this work, a methodology for the reconfigurable software development was proposed to support this approach. As a way to assist the activities in this methodology and standardize the required activities, minimizing the involvement of humans (developers), a tool was proposed that consists in a set of subsystems capable of generating, in an automatic manner, information needed so that the standardization of information can be performed, therefore, that the reconfiguration and reuse of artifacts could be occur in a natural way. This tool operates in a distributed environment organized by areas of expertise, and reuse/reconfiguration can occur in artifacts constructed to operate in specific domains, but it can be adapted/reused in others.

A construção civil é um setor econômico que depende de relacionamentos interorganizacionais para viabilizar o seu produto. É comum a formação de consórcios para obras de grande porte de infraestrutura, estabelecendo relacionamentos flexíveis de cooperação. Entretanto, existe uma carência de estudos sob o recorte analítico de redes considerado o seu ciclo de vida e especificamente as fases de operacionalização e reconfiguração da construção. A tese tem como objetivo o desenvolvimento de um modelo de referência para as fases de operacionalização e reconfiguração de redes de construção civil, e especificamente obras de infraestrutura urbana de metrô. O Modelo foi desenvolvido seguindo um processo de elaboração, contemplando: revisão bibliográfica, elaboração de estrutura conceitual de referência, representação de uma realidade atual, definições de mudança e descrição do Modelo de Referência. Foram utilizados o Modelo de Conceitos, Modelo de Processos e Modelo de Atores e Recursos da Metodologia EKD (Enterprise Knowledge Development) apoiando a representação dos resultados. A estrutura conceitual de referência e a representação de uma realidade atual utilizaram o método de Estudo de Caso. Como resultado obteve-se um Modelo de Referência que permite a coordenação das atividades da rede sob a ótica da colaboração. / The construction is an industry that depends on interorganizational relationships to enable its product. It is common the consolidation of consortia for major works of infrastructure, establishing flexible relationships for cooperation. However, there is a lack of studies on the analytical approach of networks considered their life cycle and the specific steps for the operation and reconfiguration of the construction phases. The thesis aims at developing a Reference Model for the phases of operation and reconfiguration of construction network, and specifically subway infrastructure works. The model was developed following a development process comprising: a literature review, the development of conceptual framework of reference, a representation of current reality, changing definitions and description of the Reference Model. The Concepts Model, the Process Model and the Actors and Resources Model from the EKD (Enterprise Knowledge Development) Methodology were used, supporting the representation of the results. The conceptual framework of reference and the representation of a current reality used the case study method. As a result a Reference Model was obtained. It allows the coordination of network activities from the perspective of collaboration.

Ce travail propose deux flots de conception complémentaires permettant le broadcast d’un bitstream partiel vers un ensemble de Régions Partiellement Reconfigurables (RPRs) identiques. Ces deux flots de conception sont applicables avec les FPGAs – Xilinx. Le premier appelé ADForMe (Automatic DPPR Flow For Multi-RPRs Architecture) permet l’automatisation du flot traditionnel de la RDP de Xilinx grâce à l’automatisation de la phase de floorplanning. Ce floorplanning est assuré par l’algorithme AFLORA (Automatic Floorplanning For Multi-RPRs Architectures) que nous avons conçu qui permet l'allocation identique de ces RPRs en termes de forme géométrique en tenant compte des paramètres technologiques du FPGA et des paramètres architecturaux de la conception dans le but de permettre la relocalisation de bitstream. Le deuxième flot proposé vise à favoriser la technique de relocalisation 1D et 2D afin de permettre le broadcast d’un bitstream partiel (fonctionnalité) vers un ensemble de RPRs pour une configuration du système. Ce flot permet donc l’optimisation de la taille de la mémoire de bitstream. Nous avons également proposé une architecture matérielle adéquate capable d’effectuer ce broadcast. Les résultats expérimentaux ont été effectués sur les FPGAs-Xilinx récents et ont prouvé la rapidité d’exécution de notre algorithme AFLORA ainsi que l’efficacité des résultats obtenus suite à l’application du flot d’automatisation de la relocalisation de bitstream. Ces deux flots permettent d’assurer la flexibilité et la réutilisabilité des composants IPs intégrés dans les architectures à Multi-RPRs afin de réduire la complexité en termes de temps de conception et d’améliorer productivité des concepteurs. / This work proposes two complementary design flows allowing the broadcast of a partial bitstream to a set of identical Partially Reconfigurable Regions (PRRs). These two design flows are applicable with FPGAs - Xilinx. The first one called ADForMe (Automatic DPPR Flow For Multi-RPRs Architecture) allows the automation of the traditional flow of Xilinx RDP through the automation of the floorplanning phase. This floorplanning is carried out by the AFLORA (Automatic Floorplanning For Multi-RPRs Architectures) algorithm which we have designed that allows the same allocation of these RPRs in terms of geometric shape taking into account the technological parameters of the FPGA and the architectural parameters of the design in order to allow the relocation of bitstream. The second proposed flow aims to promote the 1D and 2D relocation technique in order to allow the broadcast of a partial bitstream (functionality) to a set of RPRs for a system configuration. Therefore, this flow allows optimizing the size of the bitstream memory. We have also proposed suitable hardware architecture capable of performing this broadcast. The experimental results have been performed on the recent Xilinx FPGAs and have proved the speed of execution of our AFLORA algorithm as well as the efficiency of the results obtained by the application of the automation of the bitstream relocation technique flow. These two flows allow flexibility and reusability of IP components embedded in Multi-RPRs architectures to reduce complexity in design time and improve design productivity.

A construção civil é um setor econômico que depende de relacionamentos interorganizacionais para viabilizar o seu produto. É comum a formação de consórcios para obras de grande porte de infraestrutura, estabelecendo relacionamentos flexíveis de cooperação. Entretanto, existe uma carência de estudos sob o recorte analítico de redes considerado o seu ciclo de vida e especificamente as fases de operacionalização e reconfiguração da construção. A tese tem como objetivo o desenvolvimento de um modelo de referência para as fases de operacionalização e reconfiguração de redes de construção civil, e especificamente obras de infraestrutura urbana de metrô. O Modelo foi desenvolvido seguindo um processo de elaboração, contemplando: revisão bibliográfica, elaboração de estrutura conceitual de referência, representação de uma realidade atual, definições de mudança e descrição do Modelo de Referência. Foram utilizados o Modelo de Conceitos, Modelo de Processos e Modelo de Atores e Recursos da Metodologia EKD (Enterprise Knowledge Development) apoiando a representação dos resultados. A estrutura conceitual de referência e a representação de uma realidade atual utilizaram o método de Estudo de Caso. Como resultado obteve-se um Modelo de Referência que permite a coordenação das atividades da rede sob a ótica da colaboração. / The construction is an industry that depends on interorganizational relationships to enable its product. It is common the consolidation of consortia for major works of infrastructure, establishing flexible relationships for cooperation. However, there is a lack of studies on the analytical approach of networks considered their life cycle and the specific steps for the operation and reconfiguration of the construction phases. The thesis aims at developing a Reference Model for the phases of operation and reconfiguration of construction network, and specifically subway infrastructure works. The model was developed following a development process comprising: a literature review, the development of conceptual framework of reference, a representation of current reality, changing definitions and description of the Reference Model. The Concepts Model, the Process Model and the Actors and Resources Model from the EKD (Enterprise Knowledge Development) Methodology were used, supporting the representation of the results. The conceptual framework of reference and the representation of a current reality used the case study method. As a result a Reference Model was obtained. It allows the coordination of network activities from the perspective of collaboration.