Tese de mestrado integrado. Engenharia Electrotécnica e de Computadores (Major Energia). Faculdade de Engenharia. Universidade do Porto. 2009

Tese de mestrado integrado. Engenharia Química. Faculdade de Engenharia. Universidade do Porto. 2010

Tese de doutoramento. Engenharia Informática. Faculdade de Engenharia. Universidade do Porto. 2005

El presente trabajo de investigación está inmerso dentro del campo de los sistemas de información (SI), precisamente dentro de la gestión de los SI desde el punto de vista de los servicios proponiendo un marco de trabajo (ITIL) como solución al pobre nivel de estandarización de los procesos internos del área motivo de estudio (desarrollo de software). La metodología de trabajo parte desde un diagnóstico previo para conocer la situación actual, luego nos centramos en la aplicación del marco de trabajo ITIL para finalmente evaluar los resultados post-implementación. Dichos resultados muestran una sustancial mejora en comparación con el primer diagnóstico, ayudando a tener un mejor control en la planificación de proyectos de software, estableciendo herramientas y técnicas de recolección de información (actividades a realizar, objetivos, restricciones, presupuestos, cronograma) y principalmente ayudando a mejorar la calidad del servicio que brindan.

No description available.

No description available.

Made available in DSpace on 2013-08-07T18:42:17Z (GMT). No. of bitstreams: 1 000391614-Texto+Completo-0.pdf: 3194692 bytes, checksum: e81ae5d2caf845f14d0f107e395837c1 (MD5) Previous issue date: 2007 / Traceability refers to the ability to link information in a process chain. This work presents a traceability proposal by the integration of ontologies into the Unified Process [JAC99]. The ontology was created through the domain modeling, proposed during the earlier phases of the Unified Process. Using this ontology, a concept-based traceability is provided throughout the software lifecycle. This approach allows the integration of different models of a software system including business, requirements, analysis and design models in a lower granularity degree than conventional requirements traceability approaches. To assist the designers in creating the ontology and linking concepts to artifacts it was developed a tool for semantic traceability called ONTrace (Ontological Tracing), enhancing the proposal’s viability. To evaluate the process, an experiment was carried out to characterize the precision and effort related to the concept-based and requirement-based traceability. / A rastreabilidade se refere à habilidade de relacionar informações em uma cadeia de processo. Este trabalho apresenta uma proposta de rastreabilidade pela integração de ontologias no Processo Unificado [JAC99]. Sugere-se a criação de uma ontologia a partir da modelagem de domínio, durante as etapas iniciais do Processo Unificado. Com o desenvolvimento desta ontologia, viabiliza-se a rastreabilidade baseada em conceitos durante o ciclo de vida do software. Esta abordagem permite a integração de diferentes modelos de um sistema de informação, incluindo negócios, requisitos, análise e projeto, em uma granularidade mais específica do que as convencionais abordagens de rastreabilidade baseadas em requisitos. Para apoiar os projetistas na criação da ontologia e no relacionamento dos artefatos, foi desenvolvida uma ferramenta para rastreabilidade semântica chamada ONTrace (Ontological Tracing), comprovando a viabilidade da proposta. Para a avaliação da proposta, foi desenvolvido um experimento para caracterizar a precisão e o esforço relacionados com a rastreabilidade apoiada por conceitos e por requisitos.

Made available in DSpace on 2013-08-07T18:42:52Z (GMT). No. of bitstreams: 1 000419172-Texto+Completo-0.pdf: 1716006 bytes, checksum: 12ab915fddf6a1624b946075ac6ba6d7 (MD5) Previous issue date: 2009 / The large amount of functionality integrated in current digital devices such as cell phones, handheld computers, game consoles and smart phones is bringing up several design challenges. Among these challenges, it is possible to cite increase performance and flexibility, reduce power consumption and reduce cost. The current trends in the development of such complex systems point to the use of Multiprocessor Systems-on-Chip (MPSoCs). MPSoCs area considered today as an appropriate solution for the realization of highly complex digital electronic systems. Their high capacity for parallel processing alone justifies this statement. To employ the large amount of resources provided by MPSoCs efficiently, it is necessary to explore the application design space at high levels of abstraction. This is important to assess many different implementation alternatives in a timely fashion. Several efforts are under way both in industry and in the academy to overcome the mentioned challenges to develop such systems. Among the propositions available, several, if not all, plead the use of two techniques: the increase of design reuse and the increase of the abstraction level in which designs are captured. The use of MPSoCs is a natural way to provide hardware and software reuse. The present work addresses the use of MPSoCs and focus on using the second technique. It provides a highly abstract functional model of the hardware for an MPSoC called HeMPS. The abstract modeling employed the commercial environment System Studio of Synopsys. The proposed abstract modeling process enables accelerating the system simulation time and increases the system description flexibility to support design space exploration for applications running on the HeMPS system. HeMPS includes multiple instances of an open source RISC processor called Plasma, an intrachip communication network called HERMES, and some accessory hardware modules. The processor is modeled from its instruction set simulator and the network is described at the transaction abstraction level. The modeling also includes part of a multitask operating system microkernel that executes on HeMPS processors. Initial results for the processor system only display simulation time gains that are up to three orders of magnitude faster than the Plasma RTL model simulation. / A grande quantidade de funcionalidades integradas aos equipamentos digitais atuais, como telefones celulares, handhelds, consoles de jogos e smart phones, vem criando diversos desafios a serem superados pelos projetistas destes sistemas. Entre estes desafios pode-se citar o aumento do desempenho e a flexibilidade, a diminuição da potência consumida e a redução de custos. As atuais tendências para desenvolvimento de sistemas complexos apontam para o uso de sistemas multiprocessados integrados em um único chip (do inglês, Multiprocessor Systems-on-Chip - MPSoCs). MPSoCs são considerados uma solução apropriada para a realização de sistemas eletrônicos digitais de alta complexidade. A alta capacidade de computação paralela sozinha justifica tal afirmativa. Para utilizar eficientemente o grande número de recursos existentes em MPSoCs se faz necessária a exploração do espaço de projeto em alto nível de abstração, de forma a avaliar diferentes alternativas de implementação em tempo adequado de desenvolvimento. Diversos são os esforços realizados tanto pela academia quanto pela indústria para superar os desafios inerentes ao desenvolvimento de tais sistemas. Entre as propostas consideradas para superar os desafios a maioria capitaliza no uso de duas técnicas: o aumento do reuso de módulos IP e o aumento do nível de abstração em que se faz a captura inicial do projeto. O uso de MPSoCs é uma forma natural de aumentar o reuso de hardware e software. O presente trabalho aborda a modelagem de MPSoCs endereçando a segunda destas técnicas: aumento de abstração na captura do projeto do sistema. Disponibiliza-se um modelo funcional em alto nível de abstração do hardware do sistema multiprocessado HeMPS, desenvolvido no ambiente comercial System Studio da empresa Synopsys.A modelagem abstrata proposta propicia acelerar o tempo de simulação do sistema e permite flexibilidade aumentada na exploração do espaço de projeto de aplicações sobre o sistema HeMPS. O modelo gerado inclui múltiplas instâncias de um processador RISC, o Plasma, e uma rede de comunicação intrachip, HERMES, e módulos de hardware acessórios. O processador é modelado a partir de um simulador do conjunto de instruções, e a rede é descrita no nível de abstração de transação. A modelagem inclui também parte de um núcleo de sistema operacional multitarefa executando sobre os processadores do sistema HeMPS. Resultados iniciais mostram um ganho de até três ordens de magnitude em termos de tempo de simulação, para o processador do sistema, quando comparado à simulação RTL deste.

O aumento na complexidade dos sistemas embarcados, compostos por partes de hardware e software, aliado às pressões do mercado que exige novos produtos em prazos cada vez menores, tem levado projetistas a considerar a possibilidade de construir sistemas a partir da integração de componentes já existentes e previamente validados. Esses componentes podem ter sido desenvolvidos por diferentes equipes ou por terceiros e muitas vezes são projetados utilizando diferentes metodologias, linguagens e/ou níveis de abstração. Essa heterogeneidade torna complexo o processo de integração e validação de componentes, que normalmente é realizado através de simulação. O presente trabalho especifica mecanismos genéricos e extensíveis que oferecem suporte à cooperação entre componentes heterogêneos em um ambiente de simulação distribuída, sem impor padrões proprietários para formatos de dados e para a descrição do comportamento e interface dos componentes. Esses mecanismos são baseados na arquitetura DCB (Distributed Co-Simulation Backbone), voltada para co-simulação distribuída e heterogênea e inspirada nos conceitos de federado (componente de simulação) e federação (conjunto de componentes) que são definidos pelo HLA (High Level Architecture), um padrão de interoperabilidade para simulações distribuídas. Para dar suporte à co-simulação distribuída e heterogênea, esse trabalho descreve mecanismos que são responsáveis pelas tarefas de cooperação e distribuição, chamados de embaixadores, assim como o mecanismo gateway, que é responsável pela interoperabilidade entre linguagens e conversão de tipos de dados. Também é apresentada uma ferramenta de suporte à geração das interfaces de co-simulação, que são constituídas de dois embaixadores configuráveis e um gateway para cada federado, gerado a partir de templates pré-definidos.

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-18T01:55:01Z (GMT). No. of bitstreams: 0Bitstream added on 2014-09-25T19:07:31Z : No. of bitstreams: 1 161263.pdf: 18058495 bytes, checksum: 37c232999784ce44d49438a619f1db86 (MD5) / Este trabalho propõe uma metodologia para a implantação de uma Intranet numa empresa industrial, comercial ou de serviços. A implantação de uma Intranet obriga a organização a adaptar seus sistemas de informação. A Reengenharia da Informação vai buscar dentro dessa organização os sistemas existentes para a execução dos seus processos de negócio, reorganizá-los e adaptá-los para a implantação dessa nova tecnologia de forma a obter todos os seus benefícios. Assim, o trabalho tem como objetivo orientar a consolidação desta nova maneira de apresentação dos dados, de modo que a empresa aproveite de uma forma dinâmica todo o seu conjunto de sistemas de informação.