A rápida e crescente demanda por tecnologias que permitam a redução das dimensões dos transistores planares de porta única leva a uma nova era de dispositivos tensionados mecanicamente. Os transistores de múltiplas portas (MuGFET) com canal de silício e o MOSFET planar convencional com canal de germânio são alguns destes promissores dispositivos avançados a receberem o tensionamento mecânico para aumento da mobilidade dos portadores. O tensionamento mecânico uniaxial, biaxial e ambos combinados são analisados através de simulação numérica de processos e dispositivos e medidas experimentais em três técnicas de tensionamento diferentes, além da análise de medidas obtidas de dispositivos experimentais para análise do aumento da mobilidade dos portadores através da transcondutância máxima. A linha de corte 1D de cada componente do tensionamento simulado é estudado de acordo com a sua dependência com a largura, altura, comprimento do canal e materiais utilizados, assim como a influência que as componentes de tensionamento exercem sobre os parâmetros elétricos analógicos, como transcondutância, ganho intrínseco de tensão e frequência de ganho de tensão unitário. A operação dos dispositivos de silício sobre isolante (SOI Silicon On Insulator) MuGFETs de porta tripla com variações no formato da secção transversal do canal do transistor e variações no comprimento e largura da aleta é estudada em casos selecionados. Um completo estudo da distribuição do tensionamento mecânico gerado por tensionamento global e por tensionamento local é realizado em estruturas com aleta retangular e trapezoidal, juntamente com o impacto destas na mobilidade e nos parâmetros analógicos são realizados. Estruturas nMuGFET SOI com comprimento de canal mais curto alcançaram aumentos maiores de mobilidade utilizando-se o tensionamento uniaxial, enquanto que as estruturas com comprimento de canal mais longo retornaram maior mobilidade com o tensionamento biaxial, resultado da diferente efetividade de cada técnica de tensionamento em cada estrutura. Estruturas MOSFETs convencionais planares com tensionadores embutidos na fonte e dreno em canal de germânio para incremento da mobilidade também são analisadas. Simulações numéricas do processo de fabricação são realizadas e calibradas com dispositivos experimentais em transistores tipo n e tipo p, possibilitando o estudo futuro de estruturas MuGFET de germânio. / The fast and growing demand for technologies that enable the reduction of dimensions of planar single gate transistors leads to a new era of mechanically stressed devices. Multiple gate transistors (MuGFET) with silicon channel and planar bulk MOSFET with germanium channel are some of these promising advanced devices to receive the mechanical stress to increase carriers mobility. The uniaxial stress, biaxial stress and both of them combined are analyzed by process and device numerical simulations in three different strain techniques and also the analysis of experimental measurements for analysis of carriers mobility increase through maximum transconductance. The 1D cut line of each simulated stress component is studied according to their dependence on the width, height and length of the channel and the materials used, as well as the influence that stress components causes on analog electrical parameters, such as transconductance, intrinsic voltage gain and unity gain frequency. The operation of silicon-on-insulator (SOI) triple gate MuGFETs with variations in the shape of the cross section of the transistor channel and variations in the length and width of the fin is studied in selected cases. A complete study in the distribution of the mechanical stress generated by the local and global stress is performed in rectangular and trapezoidal fins and also the impact of these on mobility and analog parameters are studied. SOI nMuGFET structures with shorter channel length achieved higher mobility increases using the uniaxial stress, while structures with longer channel lengths returned higher mobility using the biaxial stress, result of the different effectiveness in each stress technique for each structure. Conventional MOSFET structures with embedded stressors in the source and drain regions with germanium channel are also analyzed. Numerical process simulations are realized and calibrated with experimental devices in both n and p type transistors, making possible the future study of MuGFET structures with germanium.

Die Kinetik der Isomerisierung des [1.1.1]Propellan wurde durch Gasphasenpyrolyse in einem stationären System bestimmt. Die Reaktion ist unimolekular und es wurden folgende Arrhenius-Parameter bestimmt: EA/kcal mol-1 = 39.66 ± 0.52 ; log (A/s-1) = 14.02 ± 0.23. Die Aufklärung des Reaktionsmechanismus gelang durch ab initio-Berechnungen. Es handelt sich um eine stark asynchrone Reaktion, an der die zentralbindung und zwei Seitenbindungen des [1.1.1]Propellan beteiligt sind. Die mit CCSD(T)/6-311G(2d,p)//MP2/6-311G(2d, p) berechnete Aktivierun gs barriere der Gesamtreaktion beträgt EA = 40.1 kcal/mol. Die Carben-Olefin-Carben-Umlagerung von Bicyclo[1.1.1] pentylcarbenen wurde ausgehend von Bicyclo[1.1.1] pentyldiazomethanen in der Gasphase untersucht. Die Pyrolysen erbrachten Bicyclo[2.1.1] hex-2(3)-ene als Produkte einer Carben-Olefin-Carben- Umlagerung mit anschließender 1,2-H- Wanderung. Die Reaktionskaskade wurde an verschieden substituierten Bicyclo[1.1.1]pentylcarbenen mit ab initio- Methoden untersucht. Der Mechanismus konnte durch die Berechnung aller Zwischenstufen und Übergangszustände der Umlagerung, sowie der experimentell beobachteten Konkurrenzreaktionen untermauert werden. Ab initio-Berechnungen zur thermodynamischen Stabilität des Bicyclo[1.1.1]pent-1(2)-ens lieferten eine Spannungsenergie von 140.2 kcal/mol und eine olefinic strain von 73.6 kcal/ mol. Als energetisch günstigste Zerfallsreaktion stellte sich die Umlagerung zum Pent-4-en-1-in heraus. Ein Syntheseversuch des Bicyclo[1.1.1]pent-1(2)-ens durch photochemisch induzierte Norrish-Typ-II-Spaltung des 2-(Bicy clo[1.1.1]pent-1-yl)-1-phenylethanon führte nicht zum Erfolg. / The kinetics of the isomerisation of [1.1.1]propellane was investigated by gasphase pyrolysis in a stationary system. The reaction is unimolecular with the following Arrhenius parameters: EA/kcal mol-1= 39.66 ± 0.52 ; log (A/s-1) = 14.02 ± 0.23. Ab initio calculations of the mechanism showed an asynchronous reaction path involving the central and two side bonds of the [1.1.1]propellane. The activation barrier calculated on the CCSD(T)/6-311G(2d,p)//MP2/6-311G(2d,p) level of theory was 40.1 kcal/mol. The carbene-olefine-carbene rearrangement of bicyclo[1.1.1]pentylcarbenes was studied by gasphase pyrolysis of bicyclo[1.1.1]pentyldiazomethanes. Bicyclo[2.1.1]hex-2(3)-enes could be isolated as products of the rearrangement and an additional 1,2 H shift. Calculations with ab initio and DFT methods of several different substituted bicyclo[1.1.1]pentylcarbenes confirmed the postulated mechanism of the carbene-olefine-carbene rearrangement. DFT calculations of bicyclo[1.1.1]pent-1(2)-ene were carried out giving a strain energy of 140.2 kcal/mol and an olefinic strain of 73.6 kcal/mol. The energetically best isomerisation path of bicyclo[1.1.1]pent-1(2)-ene lead to pent-4-ene-1-ine. The synthesis of bicyclo[1.1.1]pent-1(2)- ene via photochemically induced Norrish type II cleavage of 2-(bicyclo[1.1.1]pent-1-yl)-1-phenylethanone was not successful.

A rápida e crescente demanda por tecnologias que permitam a redução das dimensões dos transistores planares de porta única leva a uma nova era de dispositivos tensionados mecanicamente. Os transistores de múltiplas portas (MuGFET) com canal de silício e o MOSFET planar convencional com canal de germânio são alguns destes promissores dispositivos avançados a receberem o tensionamento mecânico para aumento da mobilidade dos portadores. O tensionamento mecânico uniaxial, biaxial e ambos combinados são analisados através de simulação numérica de processos e dispositivos e medidas experimentais em três técnicas de tensionamento diferentes, além da análise de medidas obtidas de dispositivos experimentais para análise do aumento da mobilidade dos portadores através da transcondutância máxima. A linha de corte 1D de cada componente do tensionamento simulado é estudado de acordo com a sua dependência com a largura, altura, comprimento do canal e materiais utilizados, assim como a influência que as componentes de tensionamento exercem sobre os parâmetros elétricos analógicos, como transcondutância, ganho intrínseco de tensão e frequência de ganho de tensão unitário. A operação dos dispositivos de silício sobre isolante (SOI Silicon On Insulator) MuGFETs de porta tripla com variações no formato da secção transversal do canal do transistor e variações no comprimento e largura da aleta é estudada em casos selecionados. Um completo estudo da distribuição do tensionamento mecânico gerado por tensionamento global e por tensionamento local é realizado em estruturas com aleta retangular e trapezoidal, juntamente com o impacto destas na mobilidade e nos parâmetros analógicos são realizados. Estruturas nMuGFET SOI com comprimento de canal mais curto alcançaram aumentos maiores de mobilidade utilizando-se o tensionamento uniaxial, enquanto que as estruturas com comprimento de canal mais longo retornaram maior mobilidade com o tensionamento biaxial, resultado da diferente efetividade de cada técnica de tensionamento em cada estrutura. Estruturas MOSFETs convencionais planares com tensionadores embutidos na fonte e dreno em canal de germânio para incremento da mobilidade também são analisadas. Simulações numéricas do processo de fabricação são realizadas e calibradas com dispositivos experimentais em transistores tipo n e tipo p, possibilitando o estudo futuro de estruturas MuGFET de germânio. / The fast and growing demand for technologies that enable the reduction of dimensions of planar single gate transistors leads to a new era of mechanically stressed devices. Multiple gate transistors (MuGFET) with silicon channel and planar bulk MOSFET with germanium channel are some of these promising advanced devices to receive the mechanical stress to increase carriers mobility. The uniaxial stress, biaxial stress and both of them combined are analyzed by process and device numerical simulations in three different strain techniques and also the analysis of experimental measurements for analysis of carriers mobility increase through maximum transconductance. The 1D cut line of each simulated stress component is studied according to their dependence on the width, height and length of the channel and the materials used, as well as the influence that stress components causes on analog electrical parameters, such as transconductance, intrinsic voltage gain and unity gain frequency. The operation of silicon-on-insulator (SOI) triple gate MuGFETs with variations in the shape of the cross section of the transistor channel and variations in the length and width of the fin is studied in selected cases. A complete study in the distribution of the mechanical stress generated by the local and global stress is performed in rectangular and trapezoidal fins and also the impact of these on mobility and analog parameters are studied. SOI nMuGFET structures with shorter channel length achieved higher mobility increases using the uniaxial stress, while structures with longer channel lengths returned higher mobility using the biaxial stress, result of the different effectiveness in each stress technique for each structure. Conventional MOSFET structures with embedded stressors in the source and drain regions with germanium channel are also analyzed. Numerical process simulations are realized and calibrated with experimental devices in both n and p type transistors, making possible the future study of MuGFET structures with germanium.

The different topics covered in this thesis include photosensitivity in germanosilicate fibers/glasses and application of fiber Bragg grating sensors in simultaneous strain and temperature discrimination. Fiber Bragg Gratings are wavelength dispersive refractive index structures manufactured through ultra-violet (UV) exposure of optical fibers. Their applications range from wavelength division multiplexing filters, dispersion compensators and fiber laser resonators for telecommunication applications to different types of point or distributive sensors for a variety of applications. One aim of this thesis has been to understand the mechanism of photosensitivity in germanosilicate fibers/preforms. Studies undertaken in this part of the thesis include thermal dynamics of Fiber Bragg Gratings and nano-indentation on ultra-violet irradiated germanosilicate glass preforms. An interesting, periodic appearance of a new peak has been observed in the reflected spectrum of Bragg grating inscribed in a germanosilicate fiber during thermal treatment. The new peak occurs on the longer wavelength side of the spectrum during heating and on the shorter wavelength side during cooling, following an identical reverse dynamics. A commercial grating with 99.9% reflectivity also shows a similar decay dynamics. The observed temperature induced distortion in refractive index modulation profile has been understood in the light of compaction-densification model. It is proposed that during the fabrication process of a grating, the modulation in the thermal expansion coefficient brought about by the interference fringes results in a non-uniform expansion throughout the grating length which in turn results in the distortion of the refractive index profile with increase/decrease in temperature. Since the reflection spectrum of a grating can be approximated as the Fourier transform of the refractive index profile, any distortion in the index profile results in the observed anomalous behaviour in the reflection spectrum. Nano-indentation studies have been performed to measure the changes in mechanical properties of a glass preform subjected to different levels of ultra-violet exposure. The results reveal that short term exposure leads to an appreciable increase in the Young’s modulus suggesting the densification of the glass, confirming the compaction-densification model. However, on prolonged exposure, the Young’s modulus decreases, which provides the first direct evidence of dilation in the glass leading into the Type IIA regime. The present results rule out the hypothesis that continued exposure leads to an irreversible compaction and prove that index modulation regimes are intrinsic to the glass matrix. In the second part of the thesis, three different schemes have been proposed for the use of Fiber Bragg Gratings as strain-temperature discriminating sensors: (a) The first method is based on the measurement of the different characteristic wavelength shifts of two types of gratings. Strain and temperature sensitivities of a Type I Bragg grating (G1) in germania doped silica fiber, fabricated under normal conditions, and zero strain, are compared with that of a Bragg grating inscribed under pre-strained condition (G2). Experimental results show that both, strain and temperature sensitivities of G1 and that of G2 are different. Based on this study, we have proposed an approach which enables simultaneous discrimination of axial strain and temperature. (b) In the second method, a single sensing element has been used to encode strain and temperature into an additional parameter other than the wavelength shift. The thermal out-diffusion of germanium from the core of a photosensitive fiber under elevated temperature is exploited to form a Fabry-Perot filter with a single Fiber Bragg Grating. The filter is fabricated using the standard phase-mask technique and one-time exposure. Energy Dispersive X-Ray analysis is used to measure the out-diffusion. The filter is used as a sensor for simultaneous measurement and discrimination of strain and temperature. The proposed technique, where a single grating is used to discriminate the parameters, provides a large advantage over other existing methods. (c) In the third method, a compact design based on cross-wire arrangement of Fiber Bragg Gratings having identical Bragg resonance and different reflectivity is proposed for simultaneously sensing strain (uniaxial) and temperature. Two gratings are assembled orthogonal to each other on an aluminium base. The cross-wire design allows the two sensors to experience the same temperature but different strain. The gratings are identified by their respective reflectivity and, strain and temperature are resolved from the shift in Bragg wavelength. The proposed design exploits the fact that strain is a vector and temperature is a scalar parameter. This sensor has wide industrial application in discriminating strain from temperature effects.

The linear instability of laterally diverging/converging flows is an important aspect towards understanding the laminar-transition process in many viscous flows. In this work the linear instability of constant pressure laterally diverging/converging flow has been investigated. The laminar velocity field for laterally diverging/converging flows, under the source/sink approximation, has been reduced to two-dimensional flows. This reduction is alternative to the Mangier transformation used earlier. For a constant pressure laterally strained flow, the laminar velocity is found to be governed by the Blasius equation for flow over a flat plate. The non-parallel linear instability of constant pressure laterally strained flows has been examined. The instability equation is found to be same as that for the Blasius flow. This implies that the stability is same as that for the Blasius flow. A lateral divergence/convergence is shown to alter the Reynolds number from that in a two-dimensional flow. The instability of a laterally converging/diverging flow thus can be obtained from the available results for the Blasius flow by scaling the Reynolds numbers. This leads to the result that while a diverging flow is more unstable than the Blasius flow, a converging flow is more stable. Some additional relevant results are also presented.

Die Dunkelfeld off-axis Elektronenholographie (DFH) im Transmissionselektronenmikroskop ist eine nanoskalige Interferometriemethode, die es erlaubt, eine ausgewählte Beugungswelle eines Kristalls aufzuzeichnen und anschließend als zweidimensionale Amplituden- und Phasenverteilung zu rekonstruieren. Da sich aus dem Gradientenfeld der Phasenverteilung geometrische Verzerrungen des Kristallgitters bestimmen lassen, ermöglicht die DFH, Deformationsfelder in Kristallen zu vermessen. Damit eröffnen sich der Halbleiterindustrie vielversprechende Analysemöglichkeiten von lokalen mechanischen Verspannungen in Halbleiterkristallen insbesondere im Kanalbereich von Transistoren. Dabei verspricht die DFH eine höhere Ortsauflösung als rasternde, auf Elektronenbeugung mit möglichst fein fokussierten Elektronensonden basierende Methoden wie Nanobeugung. Jedoch steht die DFH als Analysemethode für mechanische Verspannungen bisher noch nicht standardmäßig zur Verfügung. Forschungs- und Entwicklungsbedarf besteht insbesondere hinsichtlich der Anpassung der Methodik auf kompliziertere Halbleiterstrukturen. Am Beispiel des Elementargitters wird demonstriert, wie einerseits die Gitterverzerrung die Phase der Beugungswelle moduliert, und wie andererseits aus dem Gradient der Phase diese Deformation wieder rekonstruiert werden kann. Zusätzlich wird die Modulation der Beugungswelle mit Hilfe eines erst kürzlich veröffentlichten analytischen Modells für den Zweistrahlfall erläutert. Spezielle Anpassungen der DFH im TEM erlauben, die geometrische Phase entweder mit 3...5 nm Lateralauflösung bei 200 nm breitem Gesichtsfeld oder mit 8...10 nm Lateralauflösung bei 800 nm breitem Gesichtsfeld aufzuzeichnen. Da die Deformationskarte durch numerische Ableitung der geometrischen Phase bestimmt wird, hängt die Signalauflösung der Deformationsmessung direkt von der Signalqualität in der rekonstruierten geometrischen Phase ab. Da die Ableitung das Rauschen verstärkt, werden verschiedene Strategien zur Rauschminderung und Signalverbesserung untersucht, u.a. werden Methoden zur Rauschfilterung eines DF-Hologramms oder zur Glättung der Deformationskarte vorgestellt. Durch Rekonstruktion einer gemittelten geometrischen Phase aus einer Dunkelfeldhologrammserie lassen sich Deformationen E mit einer Messabweichung von lediglich Delta_E=+/-0,05% bestimmen. Bei Aufzeichnung und Rekonstruktion der geometrischen Phase treten eine Reihe von Artefakten auf, die durch Fresnelsche Beugungssäume, defekte Detektorpixel sowie Verzeichnungen durch Projektivlinsen und Detektoroptik hervorgerufen werden. Da sie die Bestimmung der Deformationskarte erschweren, werden geeignete Methoden zur Vermeidung oder Korrektur vorgestellt. Die Präparation von TEM-Lamellen mit fokussiertem Ionenstrahl (FIB) verursacht Schädigungen der Probenoberfläche. Durch Vergleiche von DFH-Messungen mit Finite-Elemente-Simulationen wird gezeigt, dass die auf Oberflächenrelaxation zurückzuführenden Abweichungen vom simulierten Deformationszustand bei 120...160 nm Lamellendicke bis zu 10% betragen können. Präparationsbedingte lokale Dickenvariationen (Curtaining) können zu ähnlich großen Abweichungen führen. Anwendbarkeit und Funktionalität der DFH werden an modernen Halbleiterstrukturen untersucht. Die Vermessung einer verspannten SiGe-Schicht auf Si-Substrat zeigt eine sehr gute Übereinstimmung mit einem analytischen Modell. Die Abweichung beträgt ca. 10% und kann durch Oberflächenrelaxation an der SiGe/Si-Grenzfläche erklärt werden. Mittels SiGe an Source und Drain verspannte Transistoren dienen als Testobjekte für einen Vergleich von DFH und Nanobeugung. Beide Methoden liefern identische Ergebnisse. Der Vorteil der DFH besteht jedoch darin, das Deformationsfeld vollständig in Form einer zweidimensionalen Karte abzubilden, anstatt wie die Nanobeugung lediglich einzelne Profilschnitte zu messen. Die Deformationsmessung an SOI-Strukturen wird durch die leicht unterschiedliche Kristallorientierung (Miscut) zwischen SOI und Si-Substrat, das als Referenzbereich dient, erschwert. Die Deformationswerte im SOI zeigen ein Offset von 0,2% Dehnung gegenüber dem Si-Substrat. Der Miscut zwischen SOI und Si-Substrat kann zu 0,3°bestimmt werden. Für Transistoren mit tensiler Deckschicht gelingt es, Dehnungen von +0,3% in perfekter Übereinstimmung mit FE-Simulationen zu messen. Bei Transistoren, bei denen gleichzeitig eine kompressive Deckschicht und SiGe an Source und Drain eingesetzt werden, gelingt es mittels DFH, Stauchungen von -(0,1+/-0,05)% im Transistorkanal 5 nm unterhalb des Gateoxids nachzuweisen. / Dark-field off-axis electron holography (DFH) in a transmission electron microscope is based on the interference of a diffracted wave emanating from adjacent strained and unstrained sample areas to form a dark-field hologram, from which the phase of the diffracted wave can be reconstructed. Since the gradient of the phase parallel to the diffraction vector yields the lattice strain in this direction, a two-dimensional strain map can be derived. Therefore, DFH is considered to be a promising technique for strain metrology by semiconductor industry, especially for local strain measurements in the transistor channel. In particular, DFH offers better lateral resolution than scanning TEM-techniques based on electron diffraction with small focused electron probe like nano-beam diffraction. However, DFH is not yet available as a standard technique for strain metrology. Research is still needed to apply the method to complex devices. Using the example of a strained cosine lattice the phase modulation due to lattice distortions is discussed. In addition, modulation of the diffracted wave is approximated in two-beam diffraction condition. Adjustments of DFH in the TEM provide strain measurements with 3...5 nm lateral resolution at 200 nm field of view or 8...10 nm lateral resolution at 800 nm field of view. During recording and reconstruction of dark-field holograms several artifacts appear, for instance Fresnel diffraction, defective detector pixels, distortions of projective lenses or detector optics. Since they limit strain evaluation, suitable methods to either avoid or correct these artifacts are discussed. Sample preparation with focused ion beam (FIB) causes surface damage. Comparing DFH results with finite-element simulations reveals a deviation of 10% between simulation and experiment at 120...160 nm sample thickness due to surface relaxation. FIB-induced thickness variations (curtaining) lead to comparable deviations. Applicability of DFH for strain metrology is analyzed on several modern device structures. Strain measurements of SiGe-layers on Si-substrate correspond quite well with an analytic model. A residual deviation of 10% can be explained by surface relaxation close to the SiGe/Si-interface. Transistors strained by SiGe-source/drain serve as test objects for a comparison of DFH with nano-beam diffraction. Though both techniques reveal identical results, DFH is able to map the complete two-dimensional strain field, whereas nano-beam diffraction can only provide single line-scans. Strain mapping in silicon-on-insulator (SOI) is limited by the different crystal orientation (miscut) between the SOI layer and the Si-substrate, which serves as reference. Strain values in the SOI show an off-set of 0.2% in comparison to the unstrained Si-substrate. The miscut between SOI and Si-substrate is estimated to 0.3°. In transistor devices with tensile stress overlayers DFH is able to measure +0.3% tensile strain in excellent agreement with finite-element simulations. In devices with compressive overlayers and SiGe-source/drain a strain value of only -(0.1+/-0.05)% can be determined in the transistor channel 5nm beneath the gate oxide.

L’accroissement du champ d’application et de la performance des microcontrôleurs s’accompagne d’une augmentation de la puissance consommée limitant l’autonomie des systèmes nomades (smartphones, tablettes, ordinateurs portables, implants biomédicaux, …). L’étude menée dans le cadre de la thèse, consiste à réduire la consommation dynamique des circuits fabriqués en technologie CMOS 80 nm avec mémoire non-volatile embarquée (e-NVM) ; à travers l’amélioration des performances des transistors MOS. Pour augmenter la mobilité des porteurs de charge, des techniques de fabrication utilisées dans les nœuds les plus avancés (40 nm, 32 nm) sont d’abord étudiées en fonction de différents critères (intégration, coût, gain en courant/performance). Celles sélectionnées sont ensuite optimisées et adaptées pour être embarquées sur une plate-forme e-NVM 80 nm. L’étape suivante est d’étudier comment transformer le gain en courant, en gain sur la consommation dynamique, sans dégrader la consommation statique. Les approches utilisées ont été de réduire la tension d’alimentation et la largeur des transistors. Un gain en consommation dynamique supérieur à 20 % est démontré sur des oscillateurs en anneau et sur un circuit numérique conçu avec près de 20 000 cellules logiques. La méthodologie appliquée sur le circuit a permis de réduire automatiquement la taille des transistors (évitant ainsi une étape de conception supplémentaire). Enfin, une dernière étude consiste à optimiser la consommation, les performances et la surface des cellules logiques à travers des améliorations de conception et une solution permettant de réduire l’impact de la contrainte induite par l’oxyde STI. / The increase of the scope of application and the performance of microcontrollers is accompanied by an increase in power consumption reducing the life-time of mobile systems (smartphones, tablets, laptops, biomedical implants, …). Here, the work consists of reducing the dynamic consumption of circuits manufactured in embedded non-volatile memories (e-NVM) CMOS 80 nm technology by improving the performance of MOS transistors. In order to increase the carriers’ mobility, manufacturing techniques used in the most advanced technological nodes (40 nm, 32 nm) are firstly studied according to different criteria (process integration, cost, current/performance gain). Then, selected techniques are optimized and adapted to be used on an e-NVM technological platform. The next step is to study how to transform the current gain into dynamic power gain without impacting the static consumption. To do so, the supply voltage and the transistor widths are reduced. Up to 20 % in dynamic current gain is demonstrated using ring oscillators and a digital circuit designed with 20,000 standard cells. The methodology applied on the circuit allows automatic reduction to all transistor widths without additional design modifications. Finally, a last study is performed in order to optimize the consumption, the performance and the area of digital standard cells through design improvements and by reducing the mechanical stress of STI oxide.

Cette thèse de doctorat traite de la mise en œuvre du procédé de soulèvement épitaxial (ou ELO pour epitaxial lift-off) à partir d'un substrat d'InP permettant le détachement des couches actives et le recyclage du substrat afin de rendre économiquement compétitive la fabrication de cellules solaires multi-jonctions pour le photovoltaïque concentré. Ce procédé, qui consiste à sous-graver sélectivement une couche sacrificielle comprise entre le substrat et les couches actives, est bien connu et maîtrisé sur un substrat de GaAs avec l'utilisation d'une couche sacrificielle d'AlAs d'épaisseur voisine de 5 nm, ce qui n'est pas possible sur un substrat d'InP en raison du fort désaccord de maille cristalline existant entre l'AlAs et l'InP. Pour l'adapter à un substrat d'InP, le développement d'une couche sacrificielle spécifique basée sur un super-réseau AlAs/InAlAs a été réalisé, ce qui permet de contourner les problématiques liées au désaccord de maille et à la croissance de matériaux contraints. Après optimisation des conditions de croissance de ce super-réseau, les épaisseurs atteintes et donc les vitesses de sous-gravure obtenues en utilisant ce type de couche sacrificielle ont satisfait aux exigences du procédé ELO. Ensuite, le report et le soulèvement de structures actives de cellules solaires InGaAs en couches minces cristallines ont été développés. Les cellules solaires ainsi fabriquées ont montré des performances semblables à celles réalisées par épitaxie standard sur un substrat d'InP, voire meilleures sous concentration en raison d'effets de confinement optique. Finalement, le recyclage du substrat d'InP réalisé avec un procédé utilisant seulement deux étapes de nettoyage par voies chimiques humides, a permis de produire des surfaces d'InP de qualité suffisante pour réaliser une reprise d'épitaxie satisfaisante. / This PhD thesis deals with the implementation of the epitaxial lift-off (ELO) process from an InP substrate allowing the detachment of active layers and the substrate recycling. The final target is to realize multi-junction solar cells in an economically competitive way for concentrated photovoltaic. The ELO process consists in the under-etching of a sacrificial layer inserted between the substrate and the active layers. It is well known and mastered on a GaAs substrate with the use of a sacrificial layer of AlAs with a thickness of about 5 nm. Such a layer is not usable on an InP substrate due to the high lattice mismatch between AlAs and InP. In order to adapt the ELO process to an InP substrate, this work aimed to develop a specific sacrificial layer based on an AlAs/InAlAs superlattice. Thus, it is possible to circumvent problems related to the lattice mismatch and to the strained layer growth. After optimization of growth conditions of this superlattice, using this type of sacrificial layer, we achieve a sufficient thickness and therefore a sufficient under-etching rate in order to meet the requirements of the ELO process. Then, the transfer and lift-off of thin crystalline film based InGaAs solar cells have been developed. This kind of solar cells showed performances similar to those obtained with a standard epitaxial growth on an InP substrate, or even better under concentration due to optical confinement effects. Finally, the recycling of the InP substrate carried out by a process using only two wet chemical cleaning steps made it possible to produce InP surfaces of sufficient quality to achieve a promising second epitaxial growth.

Die Dunkelfeld off-axis Elektronenholographie (DFH) im Transmissionselektronenmikroskop ist eine nanoskalige Interferometriemethode, die es erlaubt, eine ausgewählte Beugungswelle eines Kristalls aufzuzeichnen und anschließend als zweidimensionale Amplituden- und Phasenverteilung zu rekonstruieren. Da sich aus dem Gradientenfeld der Phasenverteilung geometrische Verzerrungen des Kristallgitters bestimmen lassen, ermöglicht die DFH, Deformationsfelder in Kristallen zu vermessen. Damit eröffnen sich der Halbleiterindustrie vielversprechende Analysemöglichkeiten von lokalen mechanischen Verspannungen in Halbleiterkristallen insbesondere im Kanalbereich von Transistoren. Dabei verspricht die DFH eine höhere Ortsauflösung als rasternde, auf Elektronenbeugung mit möglichst fein fokussierten Elektronensonden basierende Methoden wie Nanobeugung. Jedoch steht die DFH als Analysemethode für mechanische Verspannungen bisher noch nicht standardmäßig zur Verfügung. Forschungs- und Entwicklungsbedarf besteht insbesondere hinsichtlich der Anpassung der Methodik auf kompliziertere Halbleiterstrukturen. Am Beispiel des Elementargitters wird demonstriert, wie einerseits die Gitterverzerrung die Phase der Beugungswelle moduliert, und wie andererseits aus dem Gradient der Phase diese Deformation wieder rekonstruiert werden kann. Zusätzlich wird die Modulation der Beugungswelle mit Hilfe eines erst kürzlich veröffentlichten analytischen Modells für den Zweistrahlfall erläutert. Spezielle Anpassungen der DFH im TEM erlauben, die geometrische Phase entweder mit 3...5 nm Lateralauflösung bei 200 nm breitem Gesichtsfeld oder mit 8...10 nm Lateralauflösung bei 800 nm breitem Gesichtsfeld aufzuzeichnen. Da die Deformationskarte durch numerische Ableitung der geometrischen Phase bestimmt wird, hängt die Signalauflösung der Deformationsmessung direkt von der Signalqualität in der rekonstruierten geometrischen Phase ab. Da die Ableitung das Rauschen verstärkt, werden verschiedene Strategien zur Rauschminderung und Signalverbesserung untersucht, u.a. werden Methoden zur Rauschfilterung eines DF-Hologramms oder zur Glättung der Deformationskarte vorgestellt. Durch Rekonstruktion einer gemittelten geometrischen Phase aus einer Dunkelfeldhologrammserie lassen sich Deformationen E mit einer Messabweichung von lediglich Delta_E=+/-0,05% bestimmen. Bei Aufzeichnung und Rekonstruktion der geometrischen Phase treten eine Reihe von Artefakten auf, die durch Fresnelsche Beugungssäume, defekte Detektorpixel sowie Verzeichnungen durch Projektivlinsen und Detektoroptik hervorgerufen werden. Da sie die Bestimmung der Deformationskarte erschweren, werden geeignete Methoden zur Vermeidung oder Korrektur vorgestellt. Die Präparation von TEM-Lamellen mit fokussiertem Ionenstrahl (FIB) verursacht Schädigungen der Probenoberfläche. Durch Vergleiche von DFH-Messungen mit Finite-Elemente-Simulationen wird gezeigt, dass die auf Oberflächenrelaxation zurückzuführenden Abweichungen vom simulierten Deformationszustand bei 120...160 nm Lamellendicke bis zu 10% betragen können. Präparationsbedingte lokale Dickenvariationen (Curtaining) können zu ähnlich großen Abweichungen führen. Anwendbarkeit und Funktionalität der DFH werden an modernen Halbleiterstrukturen untersucht. Die Vermessung einer verspannten SiGe-Schicht auf Si-Substrat zeigt eine sehr gute Übereinstimmung mit einem analytischen Modell. Die Abweichung beträgt ca. 10% und kann durch Oberflächenrelaxation an der SiGe/Si-Grenzfläche erklärt werden. Mittels SiGe an Source und Drain verspannte Transistoren dienen als Testobjekte für einen Vergleich von DFH und Nanobeugung. Beide Methoden liefern identische Ergebnisse. Der Vorteil der DFH besteht jedoch darin, das Deformationsfeld vollständig in Form einer zweidimensionalen Karte abzubilden, anstatt wie die Nanobeugung lediglich einzelne Profilschnitte zu messen. Die Deformationsmessung an SOI-Strukturen wird durch die leicht unterschiedliche Kristallorientierung (Miscut) zwischen SOI und Si-Substrat, das als Referenzbereich dient, erschwert. Die Deformationswerte im SOI zeigen ein Offset von 0,2% Dehnung gegenüber dem Si-Substrat. Der Miscut zwischen SOI und Si-Substrat kann zu 0,3°bestimmt werden. Für Transistoren mit tensiler Deckschicht gelingt es, Dehnungen von +0,3% in perfekter Übereinstimmung mit FE-Simulationen zu messen. Bei Transistoren, bei denen gleichzeitig eine kompressive Deckschicht und SiGe an Source und Drain eingesetzt werden, gelingt es mittels DFH, Stauchungen von -(0,1+/-0,05)% im Transistorkanal 5 nm unterhalb des Gateoxids nachzuweisen.:1 Einleitung 2 Grundlagen der Elastizitätstheorie 2.1 Der Verzerrungstensor 2.2 Der Spannungstensor 2.3 Das Hooke’sche Gesetz 2.4 Zusammenfassung 3 Mechanisch verspannte Transistoren 3.1 Der MOSFET 3.2 Techniken zur Spannungserzeugung 3.2.1 SiGe- und Si:C-Source/Drain-Gebiete 3.2.2 Verspannte Deckschichten 3.3 Mechanische Verspannung und Ladungsträgerbeweglichkeit 3.4 Zusammenfassung 4 Beugungswelle und geometrische Phase 4.1 Transmissionselektronenmikroskopie 4.1.1 Aufbau eines Transmissionselektronenmikroskops 4.1.2 Hellfeld- und Dunkelfeldabbildung 4.2 Beugung am Kristallgitter 4.2.1 Bragg- und Laue-Beugungsbedingung 4.2.2 Ewaldkugel 4.2.3 Beugungswelle 4.3 Geometrische Phase 4.3.1 Geometrische Phase in kinematischer Näherung 4.3.2 Veranschaulichung der geometrischen Phase am Elementargitter 4.3.3 Grenzen der geometrische Phase 4.3.4 Geometrische Phase bei dynamischer Streuung 4.3.4.1 Streuung im deformierten Kristall 4.3.4.2 Zweistrahlfall im deformierten Kristall 4.3.4.3 Analytische Lösung für z-unabhängige Verschiebung 4.3.4.4 Näherungslösung für z-abhängige Verschiebung 4.3.4.5 Konsequenzen für die Deformationsmessung 4.4 Zusammenfassung 5 Spezialverfahren der Dunkelfeld off-axis Elektronenholographie 5.1 Aufnahme von Dunkelfeldhologrammen 5.1.1 Voraussetzungen 5.1.2 Versuchsaufbau 5.1.3 Rekonstruktion der Beugungswelle 5.2 Bestimmung der Gitterdeformation 5.2.1 Gitterdeformation in g_ref-Richtung 5.2.2 Gitterdeformation in (x,y)-Ebene 5.3 Optimierung des Tecnai F20 Mikroskops für die Dunkelfeldholographie 5.3.1 Anforderungen 5.3.2 Limitierungen durch experimentellen Aufbau 5.3.3 Zusätzliche Freiheitsgrade mit Cs-Korrektor und Pseudo-Lorentz Linse 5.3.4 Verbleibende Limitierungen 5.3.4.1 Begrenzte Beleuchtungskippung 5.3.4.2 Defokussierte Blende in der hinteren Brennebene 5.4 Aufbereitung und Rekonstruktion von Dunkelfeldhologrammen 5.4.1 Beseitigen fehlerhafter Pixel 5.4.2 Entfernen der Fresnelschen Beugungssäume 5.4.3 Wahl der Rekonstruktionsmaske 5.4.4 Filterung der Hologrammintensität mit Wiener-Filter 5.5 Einfluss und Korrektur von Verzeichnungen 5.5.1 Verzeichnungskorrektur mittels Leerwelle 5.5.2 Verzeichnungskorrektur mittels Verzeichnungskarte 5.5.3 Vergleich der Korrekturmethoden 5.6 Vorzeichen der Beugungswelle 5.7 Numerische Ableitung der Phase und Rauschen 5.8 Kalibrierung von Phasen- und Deformationskarte 5.9 Glättung der Dehnungskarte 5.10 Aufzeichnung und Rekonstruktion einer Dunkelfeldhologrammserie 5.11 Maximierung der Intensität in der Beugungswelle 5.11.1 Zweistrahlfall und gekippte Dunkelfeldbeleuchtung 5.11.2 Optimale Probendicke 5.12 Einfluss der Objektkippung an Grenzflächen 5.13 Präparationseinflüsse 5.13.1 Curtaining 5.13.2 Relaxation in FIB-Lamellen 5.13.3 Amorphe Oberflächen 5.13.4 Verbiegung von FIB-Lamellen 5.14 Zusammenfassung 6 Verspannungsmessungen an aktuellen Halbleiterstrukturen 6.1 Gitterdeformation in SiGe-Schicht auf Si-Substrat 6.2 Mit SiGe verspannte Transistoren auf Bulk-Silizium 6.2.1 Transistorstrukturen mit SiGe-S-Source/Drain-Gebieten 6.2.2 Vergleich von Dunkelfeldholographie und Nanobeugung 6.3 Mit SiGe verspannte Transistoren auf Silicon-on-Insulator (SOI) 6.4 Transistorstrukturen mit verspannten Deckschichten 6.4.1 Erste Experimente 6.4.2 Mittels Wolframschicht verspannte Teststruktur 6.4.3 Mittels TPEN-Schicht verspannter n-MOSFET 6.4.4 Mittels CPEN-Schicht und SiGe verspannter p-MOSFET 6.5 Zusammenfassung 7 Zusammenfassung / Dark-field off-axis electron holography (DFH) in a transmission electron microscope is based on the interference of a diffracted wave emanating from adjacent strained and unstrained sample areas to form a dark-field hologram, from which the phase of the diffracted wave can be reconstructed. Since the gradient of the phase parallel to the diffraction vector yields the lattice strain in this direction, a two-dimensional strain map can be derived. Therefore, DFH is considered to be a promising technique for strain metrology by semiconductor industry, especially for local strain measurements in the transistor channel. In particular, DFH offers better lateral resolution than scanning TEM-techniques based on electron diffraction with small focused electron probe like nano-beam diffraction. However, DFH is not yet available as a standard technique for strain metrology. Research is still needed to apply the method to complex devices. Using the example of a strained cosine lattice the phase modulation due to lattice distortions is discussed. In addition, modulation of the diffracted wave is approximated in two-beam diffraction condition. Adjustments of DFH in the TEM provide strain measurements with 3...5 nm lateral resolution at 200 nm field of view or 8...10 nm lateral resolution at 800 nm field of view. During recording and reconstruction of dark-field holograms several artifacts appear, for instance Fresnel diffraction, defective detector pixels, distortions of projective lenses or detector optics. Since they limit strain evaluation, suitable methods to either avoid or correct these artifacts are discussed. Sample preparation with focused ion beam (FIB) causes surface damage. Comparing DFH results with finite-element simulations reveals a deviation of 10% between simulation and experiment at 120...160 nm sample thickness due to surface relaxation. FIB-induced thickness variations (curtaining) lead to comparable deviations. Applicability of DFH for strain metrology is analyzed on several modern device structures. Strain measurements of SiGe-layers on Si-substrate correspond quite well with an analytic model. A residual deviation of 10% can be explained by surface relaxation close to the SiGe/Si-interface. Transistors strained by SiGe-source/drain serve as test objects for a comparison of DFH with nano-beam diffraction. Though both techniques reveal identical results, DFH is able to map the complete two-dimensional strain field, whereas nano-beam diffraction can only provide single line-scans. Strain mapping in silicon-on-insulator (SOI) is limited by the different crystal orientation (miscut) between the SOI layer and the Si-substrate, which serves as reference. Strain values in the SOI show an off-set of 0.2% in comparison to the unstrained Si-substrate. The miscut between SOI and Si-substrate is estimated to 0.3°. In transistor devices with tensile stress overlayers DFH is able to measure +0.3% tensile strain in excellent agreement with finite-element simulations. In devices with compressive overlayers and SiGe-source/drain a strain value of only -(0.1+/-0.05)% can be determined in the transistor channel 5nm beneath the gate oxide.:1 Einleitung 2 Grundlagen der Elastizitätstheorie 2.1 Der Verzerrungstensor 2.2 Der Spannungstensor 2.3 Das Hooke’sche Gesetz 2.4 Zusammenfassung 3 Mechanisch verspannte Transistoren 3.1 Der MOSFET 3.2 Techniken zur Spannungserzeugung 3.2.1 SiGe- und Si:C-Source/Drain-Gebiete 3.2.2 Verspannte Deckschichten 3.3 Mechanische Verspannung und Ladungsträgerbeweglichkeit 3.4 Zusammenfassung 4 Beugungswelle und geometrische Phase 4.1 Transmissionselektronenmikroskopie 4.1.1 Aufbau eines Transmissionselektronenmikroskops 4.1.2 Hellfeld- und Dunkelfeldabbildung 4.2 Beugung am Kristallgitter 4.2.1 Bragg- und Laue-Beugungsbedingung 4.2.2 Ewaldkugel 4.2.3 Beugungswelle 4.3 Geometrische Phase 4.3.1 Geometrische Phase in kinematischer Näherung 4.3.2 Veranschaulichung der geometrischen Phase am Elementargitter 4.3.3 Grenzen der geometrische Phase 4.3.4 Geometrische Phase bei dynamischer Streuung 4.3.4.1 Streuung im deformierten Kristall 4.3.4.2 Zweistrahlfall im deformierten Kristall 4.3.4.3 Analytische Lösung für z-unabhängige Verschiebung 4.3.4.4 Näherungslösung für z-abhängige Verschiebung 4.3.4.5 Konsequenzen für die Deformationsmessung 4.4 Zusammenfassung 5 Spezialverfahren der Dunkelfeld off-axis Elektronenholographie 5.1 Aufnahme von Dunkelfeldhologrammen 5.1.1 Voraussetzungen 5.1.2 Versuchsaufbau 5.1.3 Rekonstruktion der Beugungswelle 5.2 Bestimmung der Gitterdeformation 5.2.1 Gitterdeformation in g_ref-Richtung 5.2.2 Gitterdeformation in (x,y)-Ebene 5.3 Optimierung des Tecnai F20 Mikroskops für die Dunkelfeldholographie 5.3.1 Anforderungen 5.3.2 Limitierungen durch experimentellen Aufbau 5.3.3 Zusätzliche Freiheitsgrade mit Cs-Korrektor und Pseudo-Lorentz Linse 5.3.4 Verbleibende Limitierungen 5.3.4.1 Begrenzte Beleuchtungskippung 5.3.4.2 Defokussierte Blende in der hinteren Brennebene 5.4 Aufbereitung und Rekonstruktion von Dunkelfeldhologrammen 5.4.1 Beseitigen fehlerhafter Pixel 5.4.2 Entfernen der Fresnelschen Beugungssäume 5.4.3 Wahl der Rekonstruktionsmaske 5.4.4 Filterung der Hologrammintensität mit Wiener-Filter 5.5 Einfluss und Korrektur von Verzeichnungen 5.5.1 Verzeichnungskorrektur mittels Leerwelle 5.5.2 Verzeichnungskorrektur mittels Verzeichnungskarte 5.5.3 Vergleich der Korrekturmethoden 5.6 Vorzeichen der Beugungswelle 5.7 Numerische Ableitung der Phase und Rauschen 5.8 Kalibrierung von Phasen- und Deformationskarte 5.9 Glättung der Dehnungskarte 5.10 Aufzeichnung und Rekonstruktion einer Dunkelfeldhologrammserie 5.11 Maximierung der Intensität in der Beugungswelle 5.11.1 Zweistrahlfall und gekippte Dunkelfeldbeleuchtung 5.11.2 Optimale Probendicke 5.12 Einfluss der Objektkippung an Grenzflächen 5.13 Präparationseinflüsse 5.13.1 Curtaining 5.13.2 Relaxation in FIB-Lamellen 5.13.3 Amorphe Oberflächen 5.13.4 Verbiegung von FIB-Lamellen 5.14 Zusammenfassung 6 Verspannungsmessungen an aktuellen Halbleiterstrukturen 6.1 Gitterdeformation in SiGe-Schicht auf Si-Substrat 6.2 Mit SiGe verspannte Transistoren auf Bulk-Silizium 6.2.1 Transistorstrukturen mit SiGe-S-Source/Drain-Gebieten 6.2.2 Vergleich von Dunkelfeldholographie und Nanobeugung 6.3 Mit SiGe verspannte Transistoren auf Silicon-on-Insulator (SOI) 6.4 Transistorstrukturen mit verspannten Deckschichten 6.4.1 Erste Experimente 6.4.2 Mittels Wolframschicht verspannte Teststruktur 6.4.3 Mittels TPEN-Schicht verspannter n-MOSFET 6.4.4 Mittels CPEN-Schicht und SiGe verspannter p-MOSFET 6.5 Zusammenfassung 7 Zusammenfassung

Mit dem Erreichen der Grenzen der konventionellen MOSFET-Skalierung werden neue Techniken untersucht, um die Leistungsfähigkeit der CMOS-Technologie dem bisherigen Trend folgend weiter zu steigern. Einer dieser Ansätze ist die Verwendung mechanischer Verspannungen im Transistorkanal. Mechanische Verspannungen führen zu Kristalldeformationen und ändern die elektronische Bandstruktur von Silizium, so dass n- und p-MOSFETs mit verspannten Kanälen erhöhte Ladungsträgerbeweglichkeiten und demzufolge eine gesteigerte Leistungsfähigkeit aufweisen. Die vorliegende Arbeit beschäftigt sich mit den Auswirkungen mechanischer Verspannungen auf die elektronischen Eigenschaften planarer Silicon-On-Insulator-MOSFETs für Höchstleistungsanwendungen sowie mit deren Optimierung und technologischen Begrenzungen. Der Effekt der Verspannung auf die Bandstruktur von Silizium und die Ladungsträgerbeweglichkeit wird zunächst systematisch mit Hilfe der empirischen Pseudopotenzialmethode und der Deformationspotenzialtheorie untersucht. Verringerte Streuraten und kleinere effektive Massen als Folge der Aufspaltung der Energiebänder sowie von Bandverformungen sind der Hauptgrund für eine erhöhte Löcher- bzw. Elektronenbeweglichkeit. Die unterschiedlichen Konzepte zur Erzeugung der Verspannung werden kurz rekapituliert. Der Schwerpunkt der Untersuchungen liegt auf den verspannten Deckschichten, den Si1-xGex- bzw. Si1-yCy- Source/Drain-Gebieten, den verspannungsspeichernden Prozessen und den verspannten Substraten. Die starke Abhängigkeit dieser Verspannungstechniken von der Transistorstruktur macht die Nutzung numerischer Simulationen unabdingbar. So werden die Auswirkungen von Variationen der Transistorgeometrie sowie von Prozessparametern im Hinblick auf die Verspannung und die Drainstromänderungen der Transistoren neben den Messungen am gefertigten Transistor auch anhand numerischer Simulationen dargestellt und verglichen. Wesentliche Parameter für eine erhöhte Verspannung werden bestimmt und technologische Herausforderungen bei der Prozessintegration diskutiert. Die durchgeführten Simulationen und das erlangte Verständnis der Wirkungsweise der Verspannungstechniken ermöglichen es, das Potenzial dieser Verspannungstechniken für weitere Leistungssteigerungen in zukünftigen Technologiegenerationen abzuschätzen. Dadurch ist es möglich, die Prozessbedingungen und die Eigenschaften der fertigen Bauelemente im Hinblick auf eine gesteigerte Leistungsfähigkeit hin zu optimieren. Mit der weiteren Verkleinerung der Strukturgrößen der Bauelemente wird der zunehmende Einfluss der parasitären Source/Drain-Widerstände als Begrenzung der Effektivität der Verspannungstechniken identifiziert. Anschließend werden die Wechselwirkungen zwischen den einzelnen Verspannungstechniken hervorgehoben bzw. die gegebenenfalls auftretenden Einschränkungen angesprochen. Abschließend wird das Transportverhalten sowohl im linearen ohmschen Bereich als auch unter dem Einfluss hoher elektrischer Feldstärken analysiert und die deutlichen Unterschiede für die Leistungssteigerungen der verspannten n- und p-MOSFETs begründet. / As conventional MOSFET scaling is reaching its limits, several novel techniques are investigated to extend the CMOS roadmap. One of these techniques is the introduction of mechanical strain in the silicon transistor channel. Because strain changes the inter-atomic distances and thus the electronic band structure of silicon, ntype and p-type transistors with strained channels can show enhanced carrier mobility and performance. The purpose of this thesis is to analyze and understand the effects of strain on the electronic properties of planar silicon-on-insulator MOSFETs for high-performance applications as well as the optimization of various stress techniques and their technological limitations. First, the effect of strain on the electronic band structure of silicon and the carrier mobility is studied systematically using the empirical pseudopotential method and the deformation potential theory. Strain-induced energy band splitting and band deformations alter the electron and hole mobility through modulated effective masses and modified scattering rates. The various concepts for strain generation inside the transistor channel are reviewed. The focus of this work is on strained overlayer films, strained Si1-xGex and Si1-yCy in the source/drain regions, stress memorization techniques and strained substrates. It is shown, that strained silicon based improvements are highly sensitive to the device layout and geometry. For that reason, numerical simulations are indispensable to analyze the efficiency of the strain techniques to transfer strain into the channel. In close relation with experimental work the results from detailed simulation studies including parameter variations and material analyses are presented, as well as a thorough investigation of critical parameters to increase the strain in the transistor channel. Thus, the process conditions and the properties of the fabricated devices can be optimized with respect to higher performance. In addition, technological limitations are discussed and the potential of the different strain techniques for further performance enhancements in future technology generations is evaluated. With the continuing reduction in device dimensions the detrimental impact of the parasitic source/drain resistance on device performance is quantified and projected to be the bottleneck for strain-induced performance improvements. Next, the effects from a combination of individual strain techniques are studied and their interactions or possible restrictions are highlighted. Finally, the transport properties in the low-field transport regime as well as under high electrical fields are analyzed and the notable differences between strained n-type and p-type transistors are discussed.