This thesis deals with the design and implementation of a processor simulation memory subsystem. The memory subsystem is designed using the Transaction Level Modeling approach. The implementation is done in C++ language utilizing the SystemC library. The processor simulation is adopted from the Codasip company simulator. The objective is to create a functional connection between the processor and the memory inside the simulator. This connection supports communication protocols of AHB3-lite, AXI4-lite, CPB, and CPB-lite buses. The new implementation of the aforementioned connection and the memory is integrated into the original simulator. The resulting simulator is tested using unit tests.

Die Dissertationsschrift stellt eine Toolkette zum abstrakten Entwurf von Mikrosystemen vor. Mikrosysteme können aus Elementen verschiedener physikalischer Domänen bestehen und zusätzlich digitale Hardware sowie Software enthalten. Die Erfassung und Formalisierung dieser heterogenen Systeme stellt den ersten Schritt im Entwurfsprozess dar, die damit verbundene neue Methodik des Designs von Mikrosystemen bildet den Kern der vorliegenden Arbeit. Zur Erfassung der analogen Spezifikationsteile enthält die Arbeit die Schilderung und Implementierung neuer Datenstrukturen, die ausgehend von einer ausführlichen Anforderungsanalyse geschaffen wurden. Das abstrakte Systemverhalten wird mit Hilfe hybrider Automaten modelliert, die sowohl mit speziellen hybriden Werkzeugen als auch mit SystemC-AMS simulierbar sind. Darüber hinaus beschäftigt sich die Arbeit mit der Erfassung von Signalverläufen und Schaltplaninformationen. Die formalisierten Anforderungen ermöglichen erste Prüfungen der Spezifikation auf Konsistenz. Zur Unterstützung niedriger Abstraktionsebenen wie der Differentialgleichungsebene steht ein Wandler von SystemC-AMS nach VHDL-AMS bereit. In die Systembeschreibung mit SystemC-AMS ist die Definition und Verknüpfung von Kostenparametern integrierbar. Das daraus entstehende globale Gütemaß hilft dem Entwerferteam, die optimale Systemrealisierung zu finden. / The PhD thesis proposes a toolflow for the design of microsystems on higher abstraction levels. Microsystems may consist of components using effects in different physical domains plus additional digital hardware and software. The collection and formalization of these heterogeneous systems is a first step in the design process, the associated design method ist the key point of this work. The system behavior is modeled using hybrid automata, which are checkable using hybrid modelcheckers and simulable using SystemC-AMS. Furthermore the work deals with signal forms and circuit parameters. To support modeling on lower abstraction levels like differential algebraic equations a syntax conversion from SystemC-AMS to VHDL-AMS was included. The integration of cost factors into SystemC-AMS allows design space exploration during system simulation.

Zur Beschreibung elektronischer Systeme hat SystemC inzwischen eine festen Platz in der Entwurfslandschaft gefunden. Ein wesentlicher Vorteil eines SystemC-Modells ist die bereits vorhandene Möglichkeit einer Simulation. Neben der rein funktionalen Simulation zur Entwurfsvalidierung ergeben sich für eine Simulation mit injizierten Fehlern zusätzliche Herausforderungen. In dieser Arbeit werden diverse Techniken zur Fehlerinjektion in SystemC vorgestellt. Einige vergleichende Experimente helfen diese Techniken zu bewerten. Anschließend werden einige Modelle präsentiert, die es gestatten, SystemC auch auf niederen Ebenen des Hardwareentwurfs einzusetzen. Mit den vorgeschlagenen Methoden eröffnet sich hiermit die Möglichkeit einer genauen Untersuchung zur Auswirkung von Hardwarefehlern in digitalen Schaltungen mit Hilfe von SystemC.

In diesem Beitrag wird eine Methode zur Beschreibung von Kostenfaktoren und deren Verknüpfung über Hierarchiegrenzen hinweg dargestellt. Sie eignet sich sowohl für rein digitale Systeme mit Softwareanteilen als auch für gemischt analog/digitale Systeme. Damit ist sie im Hardware-Software Codesign und im Analog-Digital Codesign zum Vergleich verschiedener Systemkompositionen anwendbar. Die Implementierung mit C++ ermöglicht neben einer Nutzung mit digitalem SystemC auch den Einsatz mit der analogen SystemC-Erweiterung SystemC-AMS und vereinfacht die Nutzung gegenüber einer vorhandenen VHDL-Implementierung. Als Anwendungsbeispiel fungieren Komponenten eines Systems zur Inertialnavigation.

Beim Aufbau von konfigurierbaren wafer-scale Systemen für pulsgekoppelte neuronale Netze werden hohe Anforderungen an die Kommunikation zwischen einzelnen Komponenten gestellt. Zur Unterstützung des Hardwareentwurfs, aber auch um die parallele Entwicklung der Software zu ermöglichen, können Simulationsmodelle verwendet werden. Der Aufbau der Architektur und die Implementierung als SystemC-Modell werden beschrieben. Aus der Simulation sind Rückschlüsse auf die Architektur möglich, es ergeben sich aber auch Anforderungen an die zu entwickelnde Softwareumgebung.

La conception de systèmes embarqués devient de plus en plus complexe. Ces systèmes sont hétérogènes dans le sens où ils nécessitent l’intégration de composants décrits au moyen de plusieurs disciplines scientifiques, par exemple, l’électricité, l’optique, la thermique, la mécanique, la chimie ou la biologie. De plus, ces disciplines peuvent être représentées dans des domaines temporels différents, par exemple, le domaine des événements discrets, celui du temps discret, ou celui du temps continu. Face à cette situation, les concepteurs ont besoin d’outils de modélisation et de simulation efficaces pour décrire le comportement d’un système hétérogène dans un environnement de simulation unique. Nous examinons la possibilité de modéliser, de simuler et de synchroniser les systèmes multi-disciplines dans le même environnement, en utilisant comme référence la norme de simulation « SystemC Analog/Mixed-Signal (AMS) ». Nous analysons la méthode introduite par SystemC AMS pour synchroniser le domaine des événements discrets avec celui du temps discret, et nous identifions ses inconvénients. Nous proposons une formalisation du problème de synchronisation qui permet de détecter les problèmes existants dans un modèle avant la simulation. Nous proposons un prototype de simulateur appelé « SystemC Multi-Disciplinary Virtual Prototyping (MDVP) », qui est implémenté comme une extension de SystemC. Il permet la modélisation, l’élaboration, et la simulation hiérarchique de systèmes multi-disciplines au moyen de plusieurs modèles de calcul. Pour concevoir le simulateur MDVP, nous introduisons un nouveau principe de synchronisation entre plusieurs modèles de calcul. En outre, nous introduisons une méthodologie pour ajouter, dans le prototype de simulateur, des modèles de calcul représentés par plusieurs domaines temporels. Nous appliquons cette méthodologie pour ajouter un modèle de calcul « Timed Data Flow (TDF) » dans SystemC MDVP. Ce modèle de calcul repose sur la sémantique du temps discret introduite par SystemC AMS, et sur la formalisation du principe de synchronisation entre le domaine des événements discrets et celui du temps discret. Nous mettons en œuvre le modèle de calcul TDF, dans le cas d’un capteur de vibrations et son circuit numérique. Ce modèle comporte une boucle d’asservissement et plusieurs interactions entre le domaine des événements discrets et celui du temps discret. / The design of embedded systems is currently an increasingly complex problem. These systems tend to become heterogeneous in the sense that they require the integration of components described by means of different physical/engineering disciplines, for example, electrical, optical, thermal, mechanical, chemical, or biological. Besides, these disciplines can be described under different time domains, for example, Discrete Event (DE), Discrete Time (DT), or Continuous Time (CT). To address this problem, designers require modeling and simulation tools to describe the system’s components under different time domains and synchronize them in the same simulation environment. We explore the possibilities of modeling, simulating and synchronizing multi-disciplinary systems in the same environment, using as reference the SystemC Analog/Mixed-Signal (AMS) simulation standard. We analyze the method introduced in SystemC AMS for synchronizing the DE and DT domains, and we identify its drawbacks. Besides, we introduce a new formalization of the synchronization problem, which is used to detect issues in a model before simulation. We propose a simulator prototype called SystemC Multi-Disciplinary Virtual Prototyping (MDVP), which is implemented as an extension of SystemC. It allows the modeling, and the generic hierarchical elaboration and simulation of multi-disciplinary systems, by means of different Models of Computation (MoCs). To build the MDVP simulator, we introduce a synchronization principle to handle interactions between MoCs. In addition, we introduce a methodology to add, in the simulator prototype, MoCs described under different time domains. We apply this methodology to add a Timed Data Flow MoC in SystemC MDVP. This MoC implements the DT semantics introduced by the SystemC AMS standard, and is based on the synchronization principle between the DE and DT domains. Using the TDF MoC, we implement and simulate a case study of a vibration sensor model and its digital front end circuit. This case study includes a feedback loop and several interactions between the DE and DT domains.

L'objet de la thèse est la modélisation de systèmes hétérogènes intégrant différents domaines de la physique et à signaux mixtes, numériques et analogiques (AMS). Une étude approfondie de différentes techniques d'extraction et de calibration de modèles comportementaux de composants analogiques à différents niveaux d'abstraction et de précision est présentée. Cette étude a mis en lumière trois approches principales qui ont été validées par la modélisation de plusieurs applications issues de divers domaines: un amplificateur faible bruit (LNA), un capteur chimique basé sur des ondes acoustiques de surface (SAW), le développement à plusieurs niveaux d'abstraction d'un capteur CMOS vidéo, et son intégration dans une plateforme industrielle. Les outils développés sont basés sur les extensions AMS du standard IEEE 1666 SystemC mais les techniques proposées sont facilement transposables à d'autres langages tels que VHDL-AMS ou Verilog-AMS utilisés en conception de dispositifs mixtes.

De nombreux systèmes hétérogènes sont complexes et critiques. Ces systèmes intègrent du logiciel et des composants matériels avec des interactions fortes entre ces composants. Dans ce contexte, il est devenu absolument nécessaire de développer des méthodologies et des techniques pour spéciier et valider ces systèmes.Dans l'ingénierie des systèmes, les exigences sont l'expression des besoins qu'un produit spécifique ou un service doit réaliser. Elles sont définies formellement à de nombreuses occasions dans l'ingénierie des systèmes complexes. Dans ce type de système, deux catégories d'exigence sont présentes : les exigences non-fonctionnelles telles que la performance et la fiabilité, les exigences fonctionnelles telles que la vivacité. Pour valider ces exigences, un environnement permettant de simuler et vérifier ces propriétés est essentiel.Dans notre travail, nous proposons une méthodologie basée sur SysML et combinée avec SystemC et Promela/SPIN pour spéciier et valider des systèmes complexes. Cette approche est basée sur l'ingénierie dirigée par les modèles pour premièrement traduire des modèles SysML en SystemC afin de réaliser des simulations et deuxièmement traduire des diagrammes d'état SysML en Promela/SPINain de vérifier des propriétés temporelles extraites des exigences. Cette approche est expérimentée sur une étude de cas pour démontrer sa faisabilité. / Heterogeneous Systems are complex and become very critical. These systems integrate software andhardware components with intensive interaction between them. In this context, there is a strongnecessity to develop methodologies and techniques to specify and validate these systems.In engineering, the requirements are the expression of needs on what a particular product or a serviceshould be or to make. They are used most of the time in a formal sense in the systems engineering.In this kind of systems, several types of requirements are present: non-functional requirements suchas the performance and the reliability and functional requirements such as the liveliness. To validatethese requirements of a system, an environment to simulate and to check the properties is essential.In our work, we propose a methodology based on SysML combined with SystemC and Promela/SPINto specify and validate complex systems. This approach is based on Model Driven Engineeringtechniques to irstly translate SysML models to systemC with the aim of simulation and to mapSysML behavioral diagrams to Promela/SPIN in order to verify temporal properties extracted fromthe requirements. The approach is experimented on case studies to demonstrate its feasibility.

Modern wireless mobile communication technology has made noticeable improvements from the technologies in the past but is still plagued by poor power efficiency of power amplifiers found in today’s base stations. One of the factors that affect the power efficiency adversely comes from modern modulation techniques like orthogonal frequency division multiplexing which result in signals with high peak to average power ratio, also known as the crest factor. Crest factor reduction algorithms are used to solve this problem. However, the dominant method of hardware description for synthesis has been to start with writing register transfer level code which gives a very fixed implementation that may not be the optimal solution. This thesis project is focused on developing a peak cancellation crest factor reduction system, using a high-level language as the system design language, and synthesizing it using high-level synthesis. The aim is to find out if highlevel synthesis design methodology can yield increased productivity and improved quality of results for such designs as compared to the design methodology that requires the system to be implemented at the register transfer level. Design space exploration is performed to find an optimal design with respect to area. Finally, a few parameters are presented to measure the performance of the system, which helps in tuning it. The results of design space exploration helped in choosing the best possible implementation out of four different configurations. The final implementation that resulted from high-level synthesis had an area comparable to the previous register transfer level implementation. It was also concluded that, for this design, the high-level synthesis design methodology increased productivity and decreased design time. / Användning av högnivåsyntes för reduktion av toppfaktor Det har gjorts noterbara framsteg inom modern trådlös kommunikationsteknik för mobiltelefoni, men tekniken plågas fortfarande av dålig energieffektivitet hos förstärkarna i dagens basstationer. En faktor som påverkar energieffektiviteten negativt är om signaler har en stor skillnad mellan maximal effekt och medeleffekt. Kvoten mellan maximal effekt och medeleffekt kallas för toppfaktor, och en egenskap hos moderna moduleringstekniker, såsom ortogonal frekvensdelningsmodulering, är att de har en hög toppfaktor. Algoritmer för reducering av toppfaktor kan lösa det problemet. Den dominerande metoden för design av hårdvara är att skriva kod i ett hårdvarubeskrivande språk med abstraktionsnivån Register Transfer Level och sedan använda verktyg för att syntetisera hårdvara från koden. Resultatet är en specifik implementation som inte nödvändigtvis är den optimala lösningen. Det här examensarbetet är inriktat på att utveckla ett system för reducering av toppfaktor, baserat på algoritmen Peak Cancellation, genom att skriva kod i ett högnivåspråk och använda verktyg för högnivåsyntes för att syntetisera designen. Syftet är att ta reda på om högnivåsyntes som designmetod kan ge ökad produktivitet och ökad kvalitet, för den här typen av design, jämfört med den klassiska designmetoden med abstraktionsnivån Register Transfer Level. Verktyget för högnivåsyntes användes för att på ett effektivt sätt undersöka olika designalternativ för att optimera kretsytan. I rapporten presenteras ett antal parametrar för att mäta prestandan hos systemet, vilket ger information som kan användas för finjustering. Resultatet av undersökningen av designalternativ gjorde det möjligt att välja den bästa implementationen bland fyra olika konfigurationer. Den slutgiltiga implementationen hade en kretsyta som är jämförbar med en tidigare design som implementerats med hårdvarubeskrivande språk med abstraktionsnivån Register Transfer Level. En annan slutsats är att, för den här designen, så gav designmetoden med högnivåsyntes ökad produktivitet och minskad designtid.

The forth industrial revolution has risen the born of new mega trends for the improvement of the time to market and the spare of resources in the development and manufacturing of a new product. Among these trends, the Digital Twin (DT) is the one of major interests for developers and strategy analysts. The perfect transposition of a real entity into a digital environment enables the exploration and testing of the different components within the defined object, taking a further step towards a perfect correct-by-design approach. STMicroelectronics (ST) is exploring the benefits that this technology offers to the developers. The company’s primary focus revolves around the creation of SystemC models for the manufactured components so that a co-simulation between an Hardware (HW)/Software (SW) platform and a kinematic simulator is possible. This innovative approach facilitate the comprehensive validation of the designed Firmware (FW), relying on the intricate interplay with sensory aspects influenced by both device behavior and environmental circumstances. Furthermore, many applications nowadays implement an Artificial Intelligence (AI) algorithm: its performance is strictly dependent on the quality of the signals sensed and on the dataset on which the model is built. The creation of a proper DT allows to implement its development during the design phase, creating not only a valid AI for the real product, but also improving the quality and the performance of the model built. This conclusion is proven through the construction of a simple robotic arm implementing an anomaly detection algorithm based on a Machine Learning (ML) model. / Den fjärde industriella revolutionen har gett upphov till nya megatrender för förbättring av time-to-market och spara resurser vid utveckling och tillverkning av tillverkning av en ny produkt. Bland dessa trender är DT av stort intresse för utvecklare och strategianalytiker. Den perfekta överföringen av en verklig enhet till en digital miljö gör det möjligt att utforska och testa de olika komponenter inom det definierade objektet, vilket tar ytterligare ett steg mot en perfekt korrekt-från-design-metod. ST utforskar fördelarna som denna teknologi erbjuder utvecklare. Företagets huvudsakliga fokus kretsar kring skapandet av SystemC-modeller för tillverkade komponenter så att en samkörning mellan en HW/SW och en kinematisk simulator blir möjlig. Denna innovativa metod underlättar den omfattande valideringen av utformad FW och bygger på den intrikata interaktionen med sensoriska aspekter som påverkas av både enhetens beteende och miljöförhållanden. Dessutom implementerar många applikationer nuförtiden en algoritm för AI: dess prestanda är strikt beroende av kvaliteten på de uppfångade signalerna och den dataset på vilken modellen bygger. Skapandet av en korrekt DT möjliggör genomförandet av detta steg under designfasen, vilket inte bara resulterar i en giltig AI för den verkliga produkten utan också förbättrar kvaliteten och prestandan hos den skapade modellen. Denna slutsats bevisas genom konstruktionen av en enkel robotarm som implementerar en algoritm för avvikelsedetektering baserad på en ML model.