To increase the productivity of electronic systems design we offer to use UML – the standard specification language of high level systems. The higher level of abstraction and automatic design methods could decrease a gap of hardware design. We offer to use UML class diagrams for the specification of electronic systems structure and UML state diagrams to specify the behavior of electronic systems. We introduce metamodels which describe mapping between UML class and state diagrams and hardware description languages (VHDL, SystemC), as the possible realization of ideas we introduced earlier. Also we provide code generator which translates notations of UML class and state diagrams to VHDL and SystemC languages.

L’objet de la thèse est la modélisation de systèmes hétérogènes intégrant différents domaines de la physique et à signaux mixtes, numériques et analogiques (AMS). Une étude approfondie de différentes techniques d’extraction et de calibration de modèles comportementaux de composants analogiques à différents niveaux d’abstraction et de précision est présentée. Cette étude a mis en lumière trois approches principales qui ont été validées par la modélisation de plusieurs applications issues de divers domaines: un amplificateur faible bruit (LNA), un capteur chimique basé sur des ondes acoustiques de surface (SAW), le développement à plusieurs niveaux d’abstraction d’un capteur CMOS vidéo, et son intégration dans une plateforme industrielle. Les outils développés sont basés sur les extensions AMS du standard IEEE 1666 SystemC mais les techniques proposées sont facilement transposables à d’autres langages tels que VHDL-AMS ou Verilog-AMS utilisés en conception de dispositifs mixtes. / The thesis objective is the modeling of heterogeneous systems. Such systems integrate different physical domains (mechanical, chemical, optical or magnetic) therefore integrate analog and mixed- signal (AMS) parts. The aim is to provide a methodology based on high-level modeling for assisting both the design and the verification of AMS systems. A study on different techniques for extracting behavioral models of analog devices at different abstraction levels and computational weights is presented. Three approaches are identified and regrouped in three techniques. These techniques have been validated through the virtual prototyping of different applications issued from different domains: a low noise amplifier (LNA), a surface acoustic wave-based (SAW) chemical sensor, a CMOS video sensor with models developed at different abstraction levels and their integration within an industrial platform. The flows developed are based on the AMS extensions of the SystemC (IEEE 1666) standard but the methodologies can be implemented using other Analog Hardware Description Languages (VHDL-AMS, Verilog-AMS) typically used for mixed-signal microelectronics design.

Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2016-03-31T22:51:29Z No. of bitstreams: 1 EridenesFernandesDeQueiroz_DISSERT.pdf: 2172856 bytes, checksum: c0623801f61f91802fc4d7deb05fbca0 (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2016-04-04T20:18:39Z (GMT) No. of bitstreams: 1 EridenesFernandesDeQueiroz_DISSERT.pdf: 2172856 bytes, checksum: c0623801f61f91802fc4d7deb05fbca0 (MD5) / Made available in DSpace on 2016-04-04T20:18:39Z (GMT). No. of bitstreams: 1 EridenesFernandesDeQueiroz_DISSERT.pdf: 2172856 bytes, checksum: c0623801f61f91802fc4d7deb05fbca0 (MD5) Previous issue date: 2015-05-28 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior - CAPES / Este trabalho tem como objetivo propor, implementar e validar um modelo para o consumo de energia em n?s de uma Rede de Sensores Sem Fio (RSSF). O modelo proposto foi implementada uma m?quina de estados finitos utilizando a ferramenta de modelagem e simula??o SystemC-AMS com o objetivo de simular o consumo de energia de um n?-sensor em um ambiente de comunica??o real. A mesma m?quina de estados tamb?m foi implementada na plataforma Stateflow com o objetivo de comparar os resultados obtidos na simula??o com SystemC-AMS. O consumo de energia nos diferentes estados de opera??o foi determinado medindo a corrente de dreno utilizada para aquisi??o de dados do sensor e para a comunica??o com os outros n?s da rede. Al?m de simular o consumo de energia, o ambiente de simula??o tamb?m utiliza um modelo de descarga para fazer a an?lise da situa??o energ?tica atual da bateria. Esta an?lise resulta em um gr?fico de varia??o de tens?o e estado de carga da bateria (SOC). Por fim, ? realizado um estudo de caso do consumo de energia em RSSF aplicado a aquicultura. Tal estudo tem como objetivo analisar o modo de aquisi??o e comunica??o de dados da rede. Com esta an?lise ? poss?vel fazer ajustes nos n?-sensores de modo a reduzir o consumo de energia total da rede. / This work aims at modeling power consumption at the nodes of a Wireless Sensor Network (WSN). For doing so, a finite state machine was implemented by means of SystemC-AMS and Stateflow modeling and simulation tools. In order to achieve this goal, communication data in a WSN were collected. Based on the collected data, a simulation environment for power consumption characterization, which aimed at describing the network operation, was developed. Other than performing power consumption simulation, this environment also takes into account a discharging model as to analyze the battery charge level at any given moment. Such analysis result in a graph illustrating the battery voltage variations as well as its state of charge (SOC). Finally, a case study of the WSN power consumption aims to analyze the acquisition mode and network data communication. With this analysis, it is possible make adjustments in node-sensors to reduce the total power consumption of the network.

En raison de l'évolution technologique, l'analyse de l'intégrité du signal est devenue de plus en plus critique dans la conception des systèmes électroniques. Plusieurs méthodes d'analyse ont été proposées et sont utilisées. Cependant, l'hétérogénéité croissante des systèmes et la réduction du temps de mise sur le marché des applications font que les concepteurs ont besoin de nouvelles méthodes travaillant à haut niveau d'abstraction, afin qu'elles puissent être intégrées facilement à un modèle au niveau système de l'application, et ainsi analyser l'intégrité du signal au plus tôt dans le cycle de conception. Dans cette thèse, nous proposons une méthode basée sur deux types de blocs complémentaires, nommés blocs fonctionnels et blocs non-fonctionnels, décrits à l'aide d'un même langage (C/C++ et SystemC/SystemC-AMS), et donc aisément simulables dans un unique environnement. Les blocs fonctionnels servent à modéliser les comportements idéaux du système. Les comportements non-idéaux, engendrés par les problèmes d'intégrité du signal, sont modélisés dans les blocs non-fonctionnels à l'aide de réseaux de neurones. Pour valider notre méthodologie, deux applications autour des bus I2C et USB 3.0 ont été modélisées. Les résultats de simulations démontrent la faisabilité de notre méthodologie. En la comparant à des modèles de référence, notre méthode permet de réduire de façon remarquable le temps de simulation (99% par rapport à un modèle SPICE) et l'écart moyen est d'environ 3%. Notre méthode offre enfin certaines possibilités de flexibilité et de modularité. Dans le futur, cette méthode originale pourra être intégrée au flot de conception de systèmes cyber-physiques. / As a result of continuing growth of electronic technology, signal integrity analysis has now become a more and more critical challenge in the electronic systems design process. To address this issue, designers have introduced several approaches. However, due to the higher heterogeneity of modern applications, along with time-to-market constraints, a new modeling methodology is required to provide the system?s signal integrity performance at a high-level of abstraction. Moreover, it should be easily interoperable with the system?s functional model. The aim of this work is to propose a new modeling methodology for signal integrity analysis that can meet these requirements. Our method is based on the combination of two kinds of blocks, named functional blocks and non-functional blocks. They are built in C/C++ or SystemC/SystemC-AMS, in order to be easily simulated in a single environment. The functional block is used to model the ideal behavior of the system. The non-functional block is used to represent the highly nonlinear and non-ideal behaviors, caused by signal integrity issues. In the non-functional block, neural networks are used to model these non-ideal behaviors. To validate our method, we developed two applications based on I2C and USB 3.0 applications. Our method greatly increases simulation speed (99% faster than a SPICE model), while achieving a relative absolute error around 3%. Finally, our method is a flexible and modular approach since models can easily be parameterized and interoperable. In the future, this original method for high-level modeling of signal integrity could be integrated in the forthcoming design flows of cyber-physical systems.

Les systèmes électroniques sont de plus en plus complexes et, dans le but de rapprocher le monde numérique et le monde physique, on observe l'émergence de systèmes multidisciplinaires interagissant de plus en plus avec leur environnement proche. Leur conception nécessite la connaissance de multiples disciplines scientifiques tendant à les définir comme systèmes hétérogènes. Le développement des systèmes à venir nécessite un environnement de conception et de simulation commun permettant de gérer la multidisciplinarité de ces composants de nature variés interagissant fortement les uns avec les autres. Nous explorons la possibilité de développer et déployer un environnement de prototypage virtuel unifié pour ces systèmes. Pour surpasser les contraintes liées à leur spécification et dimensionnement, cet environnement doit pouvoir simuler un système hétérogène dans son ensemble, où chaque composant est décrit et résolu en utilisant le MoC le plus approprié. Nous proposons un prototype de simulateur, SystemC MDVP, implémenté comme une extension de SystemC qui suit une approche correcte-par-construction, repose sur une représentation hiérarchique hétérogène et des interactions basées sur des sémantiques maitre-esclave afin de modéliser les systèmes hétérogènes. Des algorithmes génériques permettent l'élaboration, la simulation et le monitoring de tels systèmes. Une méthodologie pour incorporer de nouveaux MoCs est définie puis suivie afin d'ajouter le MoC SPH, qui permet la description de réseaux fluidique, à SystemC MDVP. Nous avons modélisé un système RFID passif en utilisant plusieurs MoCs. Les résultats sont comparés avec des mesures acquises sur un vrai prototype physique. / Current and future microelectronics systems are more and more complex. In a aim to bridge the gap between the cyber world and the physical world we observe the emergence of multi-disciplinary systems that interact more and more with their close surrounding environment. The conception of such systems requires the knowledge of multiple scientific disciplines which tends to define them as heterogeneous systems. Designers of the upcoming digital-centric systems are lacking a common design and simulation environment able to manage all the multi-disciplinary aspects of its components of various nature, which closely interact with each other. We explore the possibilities of developing and deploying a unified SystemC-based design environment for virtual prototyping of heterogeneous systems. To overcome the challenges related to their specification and dimensioning this environment must be able to simulate a heterogeneous system as a whole, for which each component is described and solved using the most appropriate MoC. We propose a simulator prototype called SystemC MDVP which is implemented as an extension of SystemC. It follows a correct-by-construction approach, relies on a hierarchical heterogeneity representation and interaction mechanisms with master-slave semantics in order to model heterogeneous systems. Generic algorithms allow for the elaboration, simulation and monitoring of such systems. A methodology to incorporate new MoCs within SystemC MDVP is defined and followed to add a SPH MoC that enables the description of fluidic network. We modeled a passive RFID reading system using several MoCs. We compare the results with measures acquired on a real physical prototype.

Parallelizing the development cycles of hardware and software is becoming the industry’s norm for reducing time to market for electronic devices. In the absence of hardware, software development is based on a virtual platform; a fully functional software model of a system under development, able to execute unmodified code. A Transaction Level Model, expressed with the SystemC TLM 2.0 language, is one of the many possible ways for constructing a virtual platform. Under SystemC’s simulation engine, hardware and software is being co-simulated. However, the sequential nature of the reference implementation of the SystemC’s simulation kernel, is a limiting factor. Poor simulation performance often constrains the scope and depth of the design decisions that can be evaluated. It is the main objective of this thesis’ project to demonstrate the feasibility of parallelizing the co-simulation of hardware and software using Transaction Level Models, outside SystemC’s reference simulation environment. The major obstacle identified is the preservation of causal relations between simulation events. The solution is obtained by using the process synchronization mechanism known as the Chandy/Misra/Bryantt algorithm. To demonstrate our approach and evaluate under which conditions a speedup can be achieved, we use the model of a cache-coherent, symmetric multiprocessor executing a synthetic application. Two versions of the model are used for the comparison; the parallel version, based on the Message Passing Interface 3.0, which incorporates the synchronization algorithm and an equivalent sequential model based on SystemC TLM 2.0. Our results indicate that by adjusting the parameters of the synthetic application, a certain threshold is reached, above which a significant speedup against the sequential SystemC simulation is observed. Although performed manually, the transformation of a SystemC TLM 2.0 model into a parallel MPI application is deemed feasible.

Avec les progrès technologiques en microéléctronique, les méthodes de conception traditionnelles {\og}tout synchrone{\fg} atteignent leurs limites. Une solution efficace pour résoudre ce problème est de diviser un circuit en plusieurs domaines d'horloge indépendants et de faire communiquer leurs composants avec un réseau sur puce asynchrone. Toutefois, la généralisation de cette solution est limitée par le manque d'outils adaptés à la conception de circuits asynchrones complexes tels que des réseaux sur puce asynchrones. Une contribution de cette thèse, pour pallier cette limitation, a été de développer la bibliothèque ASC qui permet de modéliser fidèlement en SystemC des circuits asynchrones insensibles aux délais. Des facilités de traçage basées sur un modèle de temps distribué ont également été développées pour être en mesure de valider par simulation le comportement d'un modèle ASC. Une dernière contribution de cette thèse a été de définir une méthode de présynthèse des structures de choix qui prennent en compte efficacement les primitives de synchronisation spécifiques aux circuits asynchrones.

Les travaux présentés dans ce document portent sur la vérification<br />de modèles de systèmes sur puce, au niveau transactionnel (TLM).<br />Nous présentons le niveau transactionnel et ses variantes, et<br />rappelons en quoi ce nouveau niveau d'abstraction est aujourd'hui<br />nécessaire en plus du niveau de transfert de registre (RTL) pour<br />répondre aux contraintes de productivités et de qualités de plus en<br />plus fortes, et comment il s'intègre dans le flot de conception.<br /><br />Nous présentons un nouvel outil, LusSy, permettant la vérification<br />formelle de modèles transactionnels écrits en SystemC. Sa structure<br />interne s'apparente à celle d'un compilateur: Une partie frontale,<br />Pinapa, qui lit le programme source, une extraction de la<br />sémantique, Bise, dans notre formalisme intermédiaire \hpiom, une<br />série d'optimisations dans le composant Birth, et des générateurs<br />de code pour les outils de preuves pour Lustre et SMV.<br /><br />Lussy est conçu et écrit de manière à avoir aussi peu de limitation<br />que possible sur la forme du code SystemC accepté en entrée. \pinapa<br />utilise une approche innovante qui lui permet de s'affranchir de la<br />plupart des limitations dont souffrent les outils similaires.<br />L'extraction de la sémantique implémente plusieurs constructions TLM<br />qu'aucun autre outil disponible aujourd'hui ne gère. Il ne demande<br />pas d'annotation manuelle du code source, toute la chaîne étant<br />entièrement automatisée.<br /><br />Lussy est capable de prouver formellement des propriétés sur des<br />modèles de petites taille, et ses composants sont réutilisables pour<br />des outils de preuve compositionnelle, ou d'analyse de code autre<br />que le model-checking qui passeront mieux à l'échelle que l'approche<br />actuelle.<br /><br />Nous présentons les principes de chaque étape de la transformation,<br />ainsi que notre implémentation. Les résultats sont donnés pour des<br />exemples simples et petits, et pour une étude de cas de taille<br />moyenne, EASY. Les expérimentations avec Lussy nous ont permis de<br />comparer les différents outils de preuves que nous avons utilisés,<br />et d'évaluer l'efficacité des optimisations que nous avons<br />implémentées.

Cette thèse traite de la modélisation et la simulation de réseaux de capteurs sans fil afin de fournir des estimations précises de consommations d'énergie. Un cadre de conception et de simulation base sur SystemC au niveau système est proposé, nommé IDEA1. Elle permet l'exploration de l'espace de conception de réseaux de capteurs à un stade amont. Les résultats de simulation comprennent le taux de livraison de paquets, la latence de transmission et les consommations d'énergie. Sur un banc d'essai comportant 9 nœuds, la différence moyen entre les IDEA1 simulations et les mesures expérimentales est 4.6 %. Les performances d'IDEA1 sont comparées avec un autre simulateur largement utilisé, NS-2. Avec la co-simulation matérielle et logicielle, IDEA1 peut apporter des modèles plus détaillés de nœuds de capteurs. Pour fournir les résultats de la simulation au même niveau d'abstraction, IDEA1 réalise les simulations deux fois plus vite que NS-2.Enfin, deux études de cas sont accomplies pour valider le flot de conception d'IDEA1. La performance de l'IEEE 802.15.4 est globalement évaluée pour diverses charges de trafic et configurations de paramètres de protocole. Une application de contrôle actif des vibrations est également étudiée. Les simulations d'IDEA1 trouvent le meilleur choix de protocoles de communication.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-08-14T16:17:21Z No. of bitstreams: 1 ALISSON VASCONCELOS DE BRITO - TESE PPGEE 2008..pdf: 1652398 bytes, checksum: 6964f25d961b89464dcb3e5f6d792f12 (MD5) / Made available in DSpace on 2018-08-14T16:17:21Z (GMT). No. of bitstreams: 1 ALISSON VASCONCELOS DE BRITO - TESE PPGEE 2008..pdf: 1652398 bytes, checksum: 6964f25d961b89464dcb3e5f6d792f12 (MD5) Previous issue date: 2008-03 / Uma metodologia inovativa para modelagem e simulação de sistemas parcial e dinamicamente reconfiguráveis é apresentada neste trabalho. Como a reconfiguração dinâmica pode ser vista como o processo de remoção e inserção de módulos num sistema, a metodologia apresentada é baseada no bloqueio da execução de módulos não configurados durante a simulação, sem que o restante do sistema pare sua atividade normal. Uma vez provida a possibilidade de remover, inserir e trocar módulos durante a simulação, todos sistemas modelados utilizando este simulador podem se beneficiar das reconfigurações dinâmicas. Com o objetivo de provar os conceitos definidos, modificações no núcleo do SystemC foram realizadas, adicionando novas instruções para desconfigurar e reconfigurar módulos em tempo de simulação, permitindo que o simulador seja utilizado tanto em nível de transações (TLM), como no nível de transferência entre registradores (RTL). No nível TLM ele permite a modelagem de sistemas de hardware num nível maior de abstração, assim como sua integração com softwares embarcados, enquanto que no nível RTL, o comportamento dinâmico do sistema pode ser observado no nível de sinais. Ao mesmo tempo em que todos os níveis de abstração podem ser simulados, todas possíveis granularidade podem ser consideradas. De forma geral, todo sistema capaz de ser simulado utilizando SystemC pode também ter seu comportamento modificado em tempo de execução. O conjunto de instruções desenvolvidas reduz o tempo de ciclo de projeto. Comparado a estratégias tradicionais, informações sobre o comportamento adaptativo e dinâmico dos sistemas estarão disponíveis nos estágios mais iniciais do desenvolvimento. Três aplicações diferentes foram desenvolvidas utilizando esta metodologia em diferentes níveis de abstração e granularidade. Considerações foram feitas a respeito da decisão sobre como aplicar a reconfiguração dinâmica da melhor forma possível. Os resultados adquiridos auxiliam os projetistas na escolha da melhor relação custo/benefício em termos de área de chip ocupada e atraso necessário para reconfiguração. / An innovative methodology to model and simulate partial and dynamic reconfiguration is presented in this work. As dynamic reconfiguration can be seen as the remove and reinsertion of modules into the system, the presented methodology is based on the execution blocking of not configured modules during the simulation, without interfere on the normal system activity. Once the simulator provides the possibility to remove, insert and exchange modules during simulation, all systems modeled on this simulator can have the benefit of the dynamic reconfigurations. In order to prove the concept, modifications on the SystemC kernel were developed, adding new instructions to remove and reconfigure modules at simulation time, enabling the simulator to be used either at transaction level (TLM) or at register transfer level (RTL). At TLM it allows the modeling and simulation of higher-level hardware and embedded software, while at RTL the dynamic system behavior can be observed at signals level. At the same time all the abstraction levels can be modeled and simulated, all system granularity can also be considered. At the end, every system able to be simulated using SystemC can also has your behavior changed on run-time. The provided set of instructions decreases the design cycle time. Compared with traditional strategies, information about dynamic and adaptive behavior will be available at earlier stages. Three different applications were developed using the methodology at different abstract levels and granularities. Considerations about the decision on how to apply dynamic reconfiguration in the better way are also made. The acquired results assist the designers on choosing the best cost/benefit tradeoff in terms of chip area and reconfiguration delay.