Le Carbure de Silicium (SiC) va permettre de repousser les limites des convertisseurs dans trois directions : tenue en tension élevée, haute température de fonctionnement et forte vitesse de commutation. Aujourd’hui, les premiers modules MOSFET SiC sont disponibles sur le marché et semblent prometteurs. L’objectif de ces travaux de thèse consiste plus particulièrement à mettre en œuvre des montages permettant de caractériser ces premiers modules de puissance MOSFET SiC en vue de les utiliser dans les convertisseurs ferroviaires. Le premier chapitre est consacré à l’état de l’art d’une chaîne de traction de Tramway. C’est ce type de chaîne de traction sur lequel se concentrent les études des premières implantations de composants en SiC. Le deuxième chapitre présente un état de l’art des composants semi-conducteurs de puissance en SiC. Il rappelle tout d’abord les propriétés du matériau et détaille ensuite différentes structures de composants en SiC. Le troisième chapitre concerne les modélisations et les simulations de modules de puissance MOSFET SiC au sein d’une cellule de commutation. Les phases de commutation de ces composants sont étudiées en détail, les influences de différents paramètres sont mises en évidence et des simulations multi-physiques permettent de concevoir les bancs d’essais nécessaires à la caractérisation. Le quatrième chapitre présente les résultats des caractérisations statiques et dynamiques de modules de puissance MOSFET SiC. Ces résultats d’essai sont comparés à des modules IGBT Si de même calibre. Le cinquième chapitre est consacré à la mise en œuvre d’un banc d’essai utilisant la « méthode d’opposition ». Celui-ci permet de comparer les modules IGBT Si et les MOSFET SiC en fonctionnement onduleur grâce à des mesures électriques et calorimétriques. Le sixième et dernier chapitre présente des conclusions et donne des perspectives d’utilisation des composants MOSFET SiC dans les convertisseurs ferroviaires. Différents projets visant à utiliser des MOSFET SiC sur des applications ferroviaires y sont présentés. / Silicon Carbide (SiC) technology is pushing the limits of switching devices in three directions: higher blocking voltage, higher operating temperature and higher switching speed. Nowadays, samples of Silicon Carbide (SiC) MOSFET modules are available on the market and seem promising. The aim of the thesis is to characterize these first power modules thanks to dedicated test beds in order to use them in railway converters. The first chapter focuses on the state of the art of Tramway traction chain. It is this type of traction chain which is the target application of these SiC components. The second chapter presents a state of the art of the SiC devices. First, we recall the material properties and then we detail different structures of SiC components. The third chapter concerns modelling and simulations of SiC MOSFET power modules within a commutation cell. The switching phases of these components are studied in detail and the influences of various parameters are highlighted. Multi-physicals simulations allow designing test benches necessary for the characterization. The fourth chapter presents the results of static and dynamic characterizations of SiC MOSFET power modules. The test results are compared with Silicon IGBT modules of the same rating. The fifth chapter is dedicated to the achievement of a test bench based on the "opposition method". This test bench allows comparing Si IGBT and SiC MOSFET modules in a voltage source inverter (VSI) operation by using electrical and calorimetric measurement methods. The sixth and last chapter presents conclusions and provides outlook for SiC MOSFET components in railway converters. Different projects targeting to use SiC MOSFET on railway applications are presented.

L’environnement radiatif naturel est connu pour être sévère sur les composants électroniques de puissance. Il est caractérisé par des particules chargées électriquement, notamment des ions lourds et des protons. Dans le contexte avionique, c’est maintenant essentiel d’estimer les effets de dites particules : les MOSFETs de puissance sont en fait largement utilisés pour les caractéristiques électriques et le coût. Cette étude s’occupe de la prédiction du Single Event Effect (SEB) dans les MOSFETs de puissance : sur la base d’une analyse physique à travers des simulations TCAD, lemodèle de prédiction DELPHY est construit pour calculer les taux d’occurrence du SEB généré par ions lourds et protons. Le SEB provient de la génération d’une charge dans le composant, qui évolue via un courant élevé et auto-alimenté, ayant comme conséquence la destruction thermique du composant. Le SEB a été étudié dans ses différents aspects : c’est admit qu’il dépend de plusieurs facteurs, notamment la géométrie du composant, son dopage et sa polarisation ; la nature et le LET (Linear Energy Transfer) de la particule, le lieu et l’angle d’impact. Tous ces paramètres ne peuvent pas être contrôlés, et le compromis entre le coût et la fonctionnalité limite la mise en place des solutions de durcissement. Pour cette raison, un modèle de prédiction de l’occurrence SEB est nécessaire, ce qui fait l’objet de cette étude. Le modèle DELPHY est basé sur l’analyse physique du Single Event Burnout, à travers la simulation composant 2D TCAD, afin de maîtriser les paramètres cités auparavant qui sont pertinents pour le phénomène. Deux différentes topologies de composant on été étudiées (HEXFET et STRIPFET). A partir de cette analyse, une loi empirique de déclenchement a été calculée et un critère SEB basé sur le champ électrique et la charge déposée dans la couche epitaxiée a été défini. Les sections efficaces SEB ont été calculées pour des injections d’ions lourds. En prenant en compte la probabilité différentielle de génération des particules secondaires sous impact proton, les taux SEB ont été prédis aussi pour le cas du SEB généré par les protons. Toutes les sections efficaces calculées ont été comparées avec succès aux données expérimentales : d’abord avec les caractérisations composant publiées par le CNES ; en suite dans le cadre d’une étude spécifique commune ONERA-CERN afin de caractériser la prochaine génération des convertisseurs de puissance dans le Large Hadron Collider. DELPHY propose donc d’avoir un rôle essentiel comme instrument de prédiction SEB, et trace la route pour une amélioration de l’estimation des taux SEB. / The natural radiation environment has proved to be particularly harsh on power electronics devices. It is characterized by electrically charged particles such as heavy ions and protons among others. In particular, inside the atmosphere it has now become essential to estimate the effects of these particles: power MOSFETs in fact are widely used because of their appealing electrical characteristics and costs, thus making the prediction of destructive effects one of the fundamental parts of the project. This work focuses on the prediction of Single Event Burnout (SEB) inside power MOSFETs: based on physical analysis through TCAD simulations, the predictionmodel DELPHY is built in order to calculate occurrence rates of heavy ion and proton induced SEB. SEB consists of a charge generation inside the device, which evolves into a high and self-sustained current, whose main consequence is the thermal destruction of the component. SEB has been deeply studied in several aspects: it is now established that it depends on multiple factors, such as component geometry, doping and bias; particle nature and Linear Energy Transfer, impact location and angle. A power electronics designer does not have control over all the cited parameters, and the trade-off between cost and functionality limits the application of hardness measures at circuit and device level. For this reason, a SEB rate prediction model is neededand represents the object of this work. DELPHY model moves from physical analysis of SEB, performed with TCAD 2D simulations, in order to control the aforementioned factors which are relevant for the phenomenon. Two different MOSFET topologies have been studied (HEXFET and STRIPFET). Starting from this analysis, an empirical triggering law has been calculated and a SEB criterion based on electric field and charge deposition inside the epitaxial layer has been defined. SEB cross sections have then been calculated for heavy ion impacts. Taking into account the differential probability of secondary generation by proton impact, a SEB rate has been predicted also for proton induced SEB. All the calculated cross sections have been successfully compared to experimental data: firstly from a device characterization published by CNES; and secondly in the frame of a dedicated joint study ONERA-CERN to characterize next generation of Large Hadron Collider power converters. As a general conclusion, DELPHY model leads the way as a valid SEB prediction tool and opens new roads for enhancement of SEB rates estimation.

The target of this master’s thesis is to design a functional sample of radiofrequency power amplifier for short waves radio amateur bands and measure its basic parameters such as required input power, output power, output spectrum purity and efficiency. The construction is based on results of behavioral simulation of the amplifier’s model obtained from circuit simulator cadence™OrCAD 16. The amplifier ought to be later used as an output stage for a small radio amateur transceiver.

This doctoral thesis is focused on the analysis of transport characteristics of submicron and micron transistors MOSFET. The assumption is a constant gradient of concentration, which leads to the fact that the diffusion current density is independent of the distance from the source. Active energy was determined from temperature dependence. The proposed physical model made it possible to determine the value of access resistance between drain and source their temperature dependence. Based on the assumption that the divergence of the gradient of the current density in the channel is zero. IV characteristics of the transistor MOSFET are derived and conducted experimental monitoring current channel depending on the collector voltage for the series of samples with different channel lengths in a wide temperature range from 10 to 350 K. Information on the concentration of charge transport in the channel and the position of the Fermi level at the point of active trap, which is the source of RTS noise, is obtained from the analysis of the transport characteristics. Determining the concentration of charge transport and the position of the Fermi level is important because these variables determine the intensity of quantum transitions and their values are not the same throughout the length of the channel. It was experimentally proved from the analysis of the characteristics of RTS noise that concentration at the local channel decreases with increasing current at a constant voltage on the gate and a variable voltage at the collector. Further, the position of active traps of RTS noise was intended and it was found that this is located near the collector. Active trap is located at the point where the Fermi level coincides with energy level of the traps.

The goal of this project is to design a hardware unit that is designed to accelerate evolutionary design of digital circuits on transistor level. The project is divided to two parts. The first one describes design methods of the MOSFET circuits and issues of evolutionary algorithms. It also analyses current results in this domain and provides a new method for the design and optimization. The second part describes proposed unit that accelerates the new method on the circuit Zynq which integrates ARM processor and programmable logic. The new method functionality has been empirically analysed in the task of optimization of few circuits with more inputs. The hardware unit has been tested for designing of gates on transistor level.

L’amélioration des systèmes de conversion d’énergie rend les dispositifs à base de SiC très attractifs pour leur efficacité, compacité et robustesse. Cependant, leur comportement en réponse à un défaut de court-circuit doit être soigneusement étudié pour assurer la fiabilité des systèmes. Ce travail de recherche porte sur les problèmes de robustesse et de fiabilité du MOSFET SiC sous contraintes de court-circuit. Cette étude repose sur des caractérisations électriques et microstructurales. La somme de toutes les caractérisations avant, pendant et après les tests de robustesse ainsi que l’analyse microstructurale permet de définir des hypothèses sur l’origine physique de la défaillance pour ce type de composants. De plus, la mesure de la capacité est introduite au cours des tests de vieillissement en tant qu’indicateur de santé et outil clé pour remonter à l’origine physique du défaut. / The improvement of power conversion systems makes SiC devices very attractive for efficiency, compacity and robustness. However, their behavior in response to short circuit mode must be carefulli studied to ensure the reliability of systems. This research work deals with the SiC MOSFET robustness and reliability issues under short-circuit constraints. It is based upon electrical and microstructural characterizations. The sum of all the characterizations before, during and after the robustness tests as well as microstructural analysis allow to define hypotheses regarding the physical origin of failure of such components. Also, caoacitance measurement is introduced during aging tests as a health indicator and a key tool to go back to the physical origin of the defect.

Actuellement, la majorité des convertisseurs embarqués dans des trains circulant sous une caténaire alternative est composée d’un transformateur basse fréquence, puis de redresseurs,alimentant des moteurs de traction via des onduleurs de traction. Les inconvénients majeurs de ces structures sont un volume et une masse embarqués importants, dus au transformateur fonctionnant en basse fréquence. Le rendement est également mauvais, à cause des contraintes de volume et de masse. Grâce aux développements des semiconducteurs haute tension et forte puissance et des transformateurs moyenne fréquence, i.e. de l’ordre de quelques kilohertz, de nouvelles topologies de convertisseurs embarqués, appelées transformateurs électroniques, sont à l’étude. Si plusieurs topologies ont déjà été étudiées dans la littérature, elles n’ont jamais été comparées. L’objectif principal de cette thèse est donc de proposer une méthodologie de dimensionnement des différentes topologies de transformateurs électroniques, afin de pouvoir les comparer. Un état de l’art des différentes structures proposées dans la littérature est présenté dans le premier chapitre de ce mémoire. Le chapitre 2 est consacré à la comparaison de structures indirectes. Pour cela, une méthodologie, permettant d’optimiser le dimensionnement de chaque structure afin de maximiser son rendement sous des contraintes de masse et de volume, a été développée. Elle est ensuite appliquée sur des topologies utilisant des MOSFET SiC, contrairement aux structures à IGBT Si développées dans la littérature. L’inductance magnétisante est considérée afin d’assurer un fonctionnement en commutation douce, et ainsi limiter les pertes. Un troisième chapitre propose un filtre actif innovant, intégré aux DC-DC du convertisseur. Celui-ci a pour but de réduire le volume du condensateur de filtrage des bus intermédiaires, et ainsi le volume total du convertisseur, sans dégrader la fiabilité intrinsèque de celui-ci. Son fonctionnement et son impact sur les pertes du DC-DC y sont étudiés. Enfin, le dernier chapitre est dédié à l’étude des interactions entre le convertisseur embarqué et l’infrastructure ferroviaire. Pour cela, des modèles d’infrastructure 25 kV-50 Hz ont été réalisés. Ceux ci comportent notamment un circuit original modélisant l’effet de peau dans la caténaire. Des résonances à certaines fréquences, caractéristiques de la géométrie du réseau et de la position du train sur celui-ci, ont été mises en évidence dans l’impédance vue par le train. Ces modèles ont aussi été implémentés dans un simulateur numérique, pour alimenter une maquette petite échelle de convertisseur. Ce type de test n’a, a priori, jamais été réalisé sur un transformateur électronique. Une conclusion générale et des perspectives sur les travaux présentés concluent ce mémoire / Current on-board converters, running on AC catenaries, are mainly composed by a low frequency transformer, then rectifiers, supplying traction motors through three-phase inverters. Due to volume and mass constraints on the converter, the efficiency of the transformer is limited. Moreover, this transformer is quite bulky and heavy. Thanks to the development of high voltage and high power semiconductors, such as Si IGBTs or SiC MOSFETs, and of medium frequency transformer, i.e. operating at a few kilohertz, new topologies of on-board converters, named Power Electronic Traction Transformer (PETT), are studied. Though several structures have been studied in the literature, they have never been compared. The main objective of this thesis is, thus, to develop a methodology to size PETT topologies, in order to compare them. In the first chapter, a state of the art of the PETT structures proposed in literature is presented. The second chapter is dedicated to the comparison of indirect topologies. A methodology, optimising the sizing of each structure to maximise its efficiency under mass and volume constraints, is developed. It is applied on topologies using SiC MOSFETs, contrary to Si IGBT structures developed in the literature. The magnetizing inductance is also considered to insure soft switching and reduce the losses. In the third chapter, an novel active filter, included in the DC-DCs of the converter, is proposed. The aim is to reduce the volume of the filtering capacitors on the intermediate buses, and thus, of the entire converter, without impacting the intrinsic reliability of the converter. Its impact on the losses of the DC-DC is studied. The last chapter deals with the interactions between the on-board converter and the infrastructure. Thus, the 25 kV-50 Hz railway network is modeled. It includes a novel circuit, modelling the skin effect in the catenary. Some resonances, dependant on the sector geometry and the train position, are highlighted in the impedance seen by a train. Moreover, the models are implemented in a numerical simulator to supply a small scale mock-up of a PETT. PHIL tests have, a priori, never been carried on a PETT. A conclusion and some perspectives of future work close thisdissertation.

Dans le contexte écologique actuel, les équipementiers automobiles européens sont dans l’obligation de développer des systèmes innovants afin de réduire les rejets de gaz à effet de serre des véhicules. Les nouvelles applications électroniques micro-hybrides exigent le développement de stratégies quant à l’intégration des systèmes et la réduction des pertes. Ainsi, une proposition a consisté à réaliser des modules de puissance constitués de transistors MOSFETs basse tension fort courant. L’application de type alterno-démarreur plus communément nommée « Stop & Start »exige des composants toujours plus robustes et fiables du fait de la sollicitation en mode d’avalanche sous des températures pouvant atteindre 175°C.Les travaux de recherche présentés dans cette thèse portent donc sur l’aspect d’optimisation de la robustesse et de la fiabilité des composants. Tout d’abord, il était essentiel de comprendre l’avalanche et ses enjeux pour la technologie. Ensuite dans ce contexte, le procédé notamment autour de l’oxyde de grille a été amélioré afin de garantir la tenue en mode de sollicitation grille-source et grille-drain pour satisfaire les exigences de fiabilité. En outre, le développement d’un test innovant de la puce, dérivé du QBD, a permis d’évaluer précisément les modifications apportées sur le procédé de fabrication et d’être corrélé avec les résultats des essais de fiabilité. Enfin, le cycle de vie d’un MOSFET nécessite un suivi qualité précis qui se compose de deux aspects essentiels. En premier lieu, le suivi des paramètres électriques et de leur dérive par une analyse statistique « postprocessing». En second lieu, la mise en place d’un outil de traçabilité du module à la puce pour traquer les éventuels rejets dans l’application finale et remonter à la cause d’origine. Toutes les innovations présentées, dans ce mémoire, s’inscrivent dans une démarche novatrice de l’amélioration continue de la qualité des composants de type MOSFET de puissance / In the current ecologic context, the European automotive suppliers have to develop innovating systems inorder to reduce greenhouse gas rejects produce by vehicles. The new mild-hybrid electronic applications require the development of new strategies due to their integration and the reduction of power losses.Thereby, a proposition consisted in creating power modules constituted by MOSFETs characterized by alow blocking voltage under high current. The starter alternator reversible application also named “Stop &Start” requires robust and reliable components in order to support a high current solicitation in avalanche mode for temperatures up to 175°C.Research work presented in this thesis concerns the robustness and reliability enhancement of MOSFET components. First of all, the important part is about avalanche mode understanding and their issues. Inthis context, the fabrication process is a main part for quality and reliability requirements. Then, the workis focused on gate oxide process quality in order to hold gate-source and gate-drain stress modes.Moreover, the development of an innovating test at wafer level derivate from QBD test, allowed the precise evaluation of process modification thanks to the correlation with reliability campaign results. Finally, theMOSFET life cycle needs a quality monitoring constituted by two main steps. The first one is the monitoring of electrical parameters in time with a post-processing statistical analysis. The second one is the use of a traceability tool between the power module and the silicon die in order to highlight possible defects in the final starter alternator application, and understand failure root causes. The innovations presented in this thesis are included in the continued improvement approach for MOSFETs quality and robustness enhancement.

As modern microelectronics advances, enormous challenges have to be overcome in order to further increase device performance, enabling highspeed and ultra-low-power applications. With progressive scaling of Silicon MOSFETs, charge carrier mobility has dropped significantly and became a critical device parameter over the last decade. Present technology nodes make use of strain engineering to partially recover this mobility loss. Even though carrier mobility is a crucial parameter for present technology nodes, it cannot be determined accurately by methods typically available in industrial environments. A major objective of this work is to study the magnetoresistance mobility μMR of strained VLSI devices based on a 28 nm ground rule. This technique allows for a more direct access to charge carrier mobility, compared to conventional current/ voltage and capacitance/ voltage mobility derivation methods like the effective mobility μeff, in which series resistance, inversion charge density and effective channel length are necessary to extract the mobility values of the short channel devices. Aside from providing an anchor for accurate μeff measurements in linear operation conditions, μMR opens the possibility to investigate the saturation region of the device, which cannot be accessed by μeff. Electron and hole mobility of nFET and pFET devices with various gate lengths are studied from linear to saturation region. In addition, the interplay between mobility enhancement due to strain improvement, and mobility degradation due to short channel effects with decreasing channel length is analyzed. As a concept device for future nanoelectronic building blocks, silicon nanowire Schottky field-effect transistors are investigated in the second part of this work. These devices exhibit an ambipolar behaviour, which gives the opportunity to measure both electron and hole transport on a single device. The temperature dependence of the source/drain current for specific gate and drain voltages is analyzed within the framework of voltage dependent effective barrier heights.:1. Einleitung 2. Theoretische Grundlagen 3. Charakterisierungsmethoden 4. Messaufbau 5. Ergebnisse der Untersuchungen an MOSFETs 6. Ergebnisse der Untersuchungen an SiNW Transistoren 7. Zusammenfassung Anhang Danksagungen

Der Graben-Gate-MOSFET ist eine herausragende Bauelementarchitektur unter den vertikalen Bauelementen auf GaN-Basis, die derzeit für die nächste Generation der Leistungselektronik untersucht werden. Ein niedriges Reststromniveau im Aus-Zustand bei hoher Drain-Spannung ist für vertikale Transistoren von großer Bedeutung, da es ein entscheidendes Merkmal für eine hohe Durchbruchspannung und Zuverlässigkeit der Bauelemente ist. Die Drain-Restströme im Aus-Zustand haben ihren Ursprung in verschiedenen Quellen im vertikalen Trench-Gate-MOSFET. Neben dem Trench-Gate-Modul können auch die Reststrompfade an der trockengeätzten Seitenwand des lateralen Kantenabschlusses erheblich zum Drain-Reststrom im Aus-Zustand beitragen. In diesem Bericht wird der Einfluss jedes relevanten Prozessschritts auf den Drain-Reststrom im Aus-Zustand anhand spezifischer Teststrukturen auf hochwertigem epitaktischem GaN-Material, welche den lateralen Kantenabschluss des MOSFETs nachbilden, untersucht. Die elektrische Charakterisierung zeigt die Empfindlichkeit des Reststroms gegenüber plasmabezogenen Prozessen. Es wird eine Technologie der Randterminierung vorgestellt, die zu einem niedrigen Reststrom führt und gleichzeitig dicke dielektrische Schichten aus plasma-unterstützter Abscheidung enthält, die für die Herstellung einer Feldplattenstruktur über dem Kantenabschluss vorgesehen sind. / The trench gate MOSFET represents a prominent device architecture among the GaN based vertical devices currently investigated for the next generation of power electronics. A low leakage current level in off-state under high drain bias is of great importance for vertical transistors since it is a crucial feature for high breakdown voltage and device reliability. The off-state drain leakage originates from different sources in the vertical trench gate MOSFET. Besides the trench gate module, the leakage paths at the dry-etched sidewall of the lateral edge termination can also significantly contribute to the off-state drain-current. In this report, the influence of each relevant process step on the drain leakage current in off-state is investigated utilizing specific test structures on high-quality GaN epitaxial material which mimic the lateral edge termination of the MOSFET. Electrical characterization reveals the sensitivity of the leakage current to plasma-related processes. A termination technology is presented that results in low leakage current while including thick dielectric layers from plasma-assisted deposition as intended for fabrication of a field plate structure over the edge termination.