The complementary metal-oxide-semiconductor (CMOS) scaling process of the recent decades, coupled with new device structures and materials, has aggravated thermal problems and turned them into major reliability issues for deeply-scaled devices. As a consequence, the thermal transport dynamic and its impact on the device performance at submicron dimensions is established as a contemporary theme. In this context, a new selfconsistent electro-thermal particle-based device simulator for the study of self-heating effects in p-type metal-oxide-semiconductor field-effect transistors (MOSFETs) based in silicon is developed and presented. The electrical module of the tool utilizes the Ensemble Monte Carlo method to perform the charge transport, whereas the thermal module evaluates the non-isothermal temperature profiles by solving the phonon energy balance equations for both acoustic and optical phonon baths. These temperature profiles are fed back into the electrical module, which adjusts the carriers’ scattering rate accordingly, thus, properly accounting for the device current capability degradation. The developed tool proved to be suitable for sub-100 nm device simulations, and it was used to perform relevant case study simulations of 24-nm channel length bulk and fully-depleted siliconon- insulator (FD-SOI) MOSFETs. General device parameters extracted from the simulations are qualitatively in agreement with the expected behavior, as well as data from the literature, ensuring the proper operation of the tool. Electro-thermal simulations of bulk and FD-SOI devices provided both acoustic and optical phonon temperature profiles across the transistor structure, as well as the heat generation map and the device power dissipation. Some results were also extracted via Joule heating thermal model, and they are presented for comparison. The current degradation due to self-heating was found to be significant for FD-SOI devices, but very modest for bulk ones. At a fixed bias point of VD =VG = 1:5 V, for instance, bulk devices presented a current variation of as much as 0:75%, whereas for FD-SOI devices it reached up to 8:82% for Tgate = 400 K. Hot spot acoustic (lattice) and optical phonon temperatures were extracted as a function of the applied bias for both topologies. The lattice temperature rise, for instance, exceeded 10 K and 150 K over the heat sink temperature for bulk and FD-SOI transistors, respectively, observing the same bias point and gate temperature presented earlier. The particle-based nature of the tool is also suitable for the study of the impact of trap activity in MOSFETs and its interplay with self-heating effects. Simulations of charge traps were used to analyze the statistical distribution of the current deviations in 25-nm bulk MOSFETs due to traps. The simulations showed that these deviations are exponentially-distributed, as experimentally observed and reported in the literature. Electro-thermal simulations of charge traps in bulk and FD-SOI transistors revealed that the largest degradation on the device current occurs when the effects of self-heating and trap activity take place simultaneously. At lower biases, the impact of charge traps dominates the current degradation, whereas the self-heating component prevails for larger biases.

O ruído de baixa frequência é um limitador de desempenho em circuitos analógicos, digitais e de radiofrequência, introduzindo ruído de fase em osciladores e reduzindo a estabilidade de células SRAM, por exemplo. Transistores de efeito de campo de metalóxido- semicondutor (MOSFETs) são conhecidos pelos elevados níveis de ruído 1= f e telegráfico, cuja potência pode ser ordens de magnitude maior do que a observada para ruído térmico para frequências de até dezenas de kHz. Além disso, com o avanço da tecnologia, a frequência de corner —isto é, a frequência na qual as contribuições dos ruídos térmico e shot superam a contribuição do ruído 1= f — aumenta, tornando os ruídos 1= f e telegráfico os mecanismos dominantes de ruído na tecnologia CMOS para frequências de até centenas de MHz. Mais ainda, o ruído de baixa frequência em transistores nanométricos pode variar significativamente de dispositivo para dispositivo, o que torna a variabilidade de ruído um aspecto importante para tecnologias MOS modernas. Para assegurar o projeto adequado de circuitos do ponto de vista de ruído, é necessário, portanto, identificar os mecanismos fundamentais responsáveis pelo ruído de baixa frequência em MOSFETs e desenvolver modelos capazes de considerar as dependências do ruído com geometria, polarização e temperatura. Neste trabalho é proposta uma técnica para análise de ruído de baixa frequência baseada na autocorrelação dos espectros de ruído em função de parâmetros como frequência, polarização e temperatura. A metodologia apresentada revela informações importantes sobre os mecanismos responsáveis pelo ruído 1= f que são difíceis de obter de outras formas. As análises de correlação realizadas em três tecnologias CMOS comerciais (140 nm, 65 nm e 45 nm) fornecem evidências contundentes de que o ruído de baixa frequência em transistores MOS tipo-n e tipo-p é composto por um somatório de sinais telegráficos termicamente ativados. / Low-frequency noise (LFN) is a performance limiter for analog, digital and RF circuits, introducing phase noise in oscillators and reducing the stability of SRAM cells, for example. Metal-oxide-semiconductor field-effect-transistors (MOSFETs) are known for their particularly high 1= f and random telegraph noise levels, whose power may be orders of magnitude larger than thermal noise for frequencies up to dozens of kHz. With the technology scaling, the corner frequency — i.e. the frequency at which the contributions of thermal and shot noises to noise power overshadow that of the 1= f noise — is increased, making 1= f and random telegraph signal (RTS) the dominant noise mechanism in CMOS technologies for frequencies up to several MHz. Additionally, the LFN levels from device-to-device can vary several orders of magnitude in deeply-scaled devices, making LFN variability a major concern in advanced MOS technologies. Therefore, to assure proper circuit design in this scenario, it is necessary to identify the fundamental mechanisms responsible for MOSFET LFN, in order to provide accurate LFN models that account not only for the average noise power, but also for its variability and dependences on geometry, bias and temperature. In this work, a new variability-based LFN analysis technique is introduced, employing the autocorrelation of multiple LFN spectra in terms of parameters such as frequency, bias and temperature. This technique reveals information about the mechanisms responsible for the 1= f noise that is difficult to obtain otherwise. The correlation analyses performed on three different commercial mixed-signal CMOS technologies (140-nm, 65-nm and 40-nm) provide strong evidence that the LFN of both n- and p-type MOS transistors is primarily composed of the superposition of thermally activated random telegraph signals (RTS).

A miniaturização de dispositivos tecnológicos levou à percepção de novas classes de efeitos devidos ao con namento quântico e à mudança na proporção entre número de átomos presentes na superfície e no volume de estruturas que atingem a escala nanométrica, levando à noção de nanociência e nanotecnologia. Dentre os desa os impostos por essas áreas emergentes encontram-se os desa os para os métodos analíticos, em particular para os métodos baseados em feixes de íons, que tiveram um papel fundamental na tecnologia do silício. O uso de feixes de íons para a caracterização de nanoestruturas não é muito difundido devido a limitações na resolução espacial e no dano causado pelos íons energéticos incidentes nas nanoestruturas. Nesta tese é apresentado o estado da arte das aplicações da análise por feixes de íons na nanotecnologia e são descritos avanços direcionados à adoção de métodos analíticos de feixes de íons para as nanociências. Serão abordados os principais métodos de per lometria com alta resolução em profundidade, em especí co a per lometria utilizando reações nucleares com ressonâncias estreitas em suas curvas de seção de choque (RNRA, do inglês Resonant Nuclear Reaction Analysis ) e espalhamento de íons de energias intermediárias (MEIS do inglês Medium Energy Ion Scattering ). Uma vez que os modelos convencionais, baseados em uma aproximação Gaussiana, não são adequados para descrever o espectro de espalhamento de íons correspondente a estruturas nanométricas, neste trabalho foram desenvolvidos modelos que descrevem adequadamente os processos de perda de energia dos íons na matéria, viabilizando a adoção sistemática de espalhamento de íons de energias intermediárias para a análise de nanoestruturas. Aplica ções recentes de RNRA e MEIS para eletrodos de porta metálicos e dielétricos com alta constante dielétrica sendo incorporados à tecnologia MOSFET atual são apresentadas como avaliação dos métodos. / Device miniaturization revealed a new class of e ects due to quantum con nement and a di erent ration between the number of surface and bulk atoms as compared to macroscopic structures, giving rise to nanoscience and nanotechnology. Among the challenges imposed by these emerging areas are those related to the analytical techniques for material science, especially for ion beam analysis techniques (IBA). These techniques played a key role in the development of silicon technology. However, ion beam analysis is not of widespread use for nanostructure characterization due to limitation on the spatial resolution and also the damage caused by the energetic impinging ions at the target nanostructures. This thesis present state of the art applications of ion beam analysis for nanotechnology, describing advanced aimed at a more systematic use of analytical techniques based on ion beams for nanosciences. Detailed description of resonant nuclear reaction analysis (RNRA) medium energy ion scattering (MEIS) are presented, followed by the development of advanced ion energy loss models for high resolution depth pro ling using MEIS. The evaluation of RNRA e MEIS are presented based on recent applications for metal gates and high-k gate dielectrics of latest generation Metal-Oxide-Semiconductor Field-E ect Transistor (MOSFET) devices.

La réduction de la puissance consommée des transistors à effet de champ (MOSFETs) est un challenge pour le futur de la nanoélectronique. En 2025, l’Agence Internationale de l’Énergie (AIE) estime qu’il y aura environ 50 milliard d’objets autonomes et nomades nécessitant alors une faible puissance consommée. L’apparition de nouveaux dispositifs tels que les transistors à effet tunnel (TFETs) ou les transistors à ionisation par impact (I MOSFETs) permettra potentiellement de réduire la puissance consommée de ces objets. Dans ce travail de thèse, nous avons étudié pour la première fois le transistor à ionisation par impact à base de matériaux III V des filières arséniée et antimoniée. La structure pin, composant principal du I MOSFET, est tout d’abord étudiée. L’ensemble des briques technologiques des I MOSFET a ensuite été développé, et en particulier l’interface entre l’oxyde et le semiconducteur III-V qui a été optimisée par un traitement innovant par plasma d’oxygène (O2). Ce traitement a montré une amélioration de la qualité de l’interface oxyde/semiconducteur conduisant à une commande des charges beaucoup plus efficace. Pour finir, nous avons montré les études, fabrications et caractérisations d’un transistor à effet tunnel InGaAs et d’un I MOSFET GaSb présentant une architecture verticale où la grille est auto-alignée. / The reduction in the power consumption of field effect transistors (MOSFETs) is a challenge for the future of nanoelectronics. By 2025, the International Energy Agency (IEA) estimates that there will be around 50 billion autonomous and nomadic objects requiring low power consumption. The appearance of new devices such as tunnel effect transistors (TFETs) or impact ionization transistors (I¬ MOSFETs) will potentially reduce the power consumption of these objects.In this thesis work, we studied for the first time the impact ionization transistor based on materials III-V, especially arsenic and antimony based materials. The pin structure, the main component of the I MOSFET, is first studied. We then developed all the process steps of the I-MOSFET fabrication, and in particular we optimized the interface between the oxide and the III-V semiconductor by an innovative treatment using oxygen plasma (O2). This special treatment has shown a clear improvement in charge control. Finally, we have shown studies, fabrications and characterizations of an InGaAs based TFET and a GaSb based I MOSFET with a vertical architecture, where the gate is self-aligned.

L'explosion des moyens de communication sans fil durant les quinze dernières années, ainsi que les services nécessitant des communications à haut débit ont conduit l'industrie du semiconducteur à s'intéresser de plus en plus au circuit intégré pour des applications analogiques radio-fréquences. Les dispositifs réalisés en technologie CMOS présentent aujourd'hui des performances les rendant intéressants pour la conception de circuits RF. Or, la plupart des modèles disponibles actuellement ne sont pas adaptés aux besoins des applications RF, et ne peuvent donc pas être utilisés tels quels pour la conception de tels circuits. Afin d'améliorer la connaissance et la modélisation du MOSFET pour ce type d'applications, nous avons développé, au cours de ces travaux de thèse, de nouvelles méthodes d'analyse de la partie extrinsèque du transistor MOS, basées sur la mesure de paramètres S, et sur une connaissance approfondie de la théorie du MOSFET et de sa technologie. Ces méthodes consistent à isoler les éléments extrinsèques pour les étudier et connaître leurs effets. Elles permettent une extraction et une modélisation rigoureuses de composantes telles que la résistance de grille ou le réseau substrat, dont l'influence au premier ordre sur le comportement RF du transistor a été mise en évidence. Elles ont également conduit à montrer l'existence d'effets haute fréquence de second ordre induits par ces éléments parasites du dispositif, et montrent l'évolution grandissante de leur impact, au fil des générations technologiques, sur les performances RF du composant.

L'augmentation des puissances commutées en électronique de puissance passe par l'association de composants élémentaires en série et en parallèle. Cette association se retrouve à différentes échelles: au sein des modules du commerce ou au niveau de l'association de modules dans un convertisseur statique.<br />Les travaux dans ce domaine ne sont pas nouveaux, puisque de nombreux problèmes nuisant à l'association série ou parallèle ont été rencontrés dans le passé. Le but de cette thèse n'est pas de redécouvrir ces problèmes, ni leurs solutions, mais plutôt, par une étude systématique de la commutation, de mieux comprendre les phénomènes intervenant dans une association de composants à grille isolée. L'originalité de cette étude est qu'elle s'intéresse aux semiconducteurs dans leur environnement. Des règles ont ainsi pu être dégagées permettant une meilleure répartition des contraintes électriques entre les composants. Pour la mise en parallèle, le rôle du câblage a été mis en évidence, et pour la mise en série, un circuit d'équilibrage actif a été proposé, se basant sur les acteurs principaux de la commutation.

Dans les travaux de cette thèse, nous avons appréhendé de nouveaux outils et nouvelles démarches pour la conception assisté et au prototypage des semiconducteurs de puissance intégrée sur silicium. Dans cet objectif, nous avons défini trois grandes problématiques :la sensibilité des caractéristiques électriques du composant de puissance en fonction des impacts de dispersion possibles de la filière technologique, la convergence des compromis technologiques et électriques entre l'interrupteur de puissance et les fonctions annexes intégrées monolithiquement au sein de l'interrupteur de puissance, la performance dynamique du composant de puissance en lien avec son environnement électronique. Ensuite, nous avons proposé et choisie des méthodes, des démarches et des outils les plus adaptés pour la modélisation et le dimensionnement optimal afin de repousser les limites actuelles de ces trois problématiques. A la dernier partie de ces travaux, nos outils sont appliqués aux différents dimensionnement de MOSFET de puissance.

L'augmentation des puissances commutées en électronique de puissance passe par l'association de composants élémentaires en série et en parallèle. Cette association se retrouve à différentes échelles: au sein des modules du commerce ou au niveau de l'association de modules dans un convertisseur statique. Les travaux dans ce domaine ne sont pas nouveaux, puisque de nombreux problèmes nuisant à l'association série ou parallèle ont été rencontrés dans le passé. Le but de cette thèse n'est pas de redécouvrir ces problèmes, ni leurs solutions, mais plutôt, par une étude systématique de la' commutation, de mieux comprendre les phénomènes intervenant dans une association de composants à grille isolée. L'originalité de cette étude est qu'elle s'intéresse aux semiconducteurs dans leur environnement. Des règles ont ainsi pu être dégagées permettant une meilleure répartition des contraintes électriques entre les composants. Pour la mise en parallèle, le rôle du câblage a été mis en évidence, et pour la mise en série, un circuit d'équilibrage actif a été proposé, se basant sur les acteurs principaux de la commutation

Le Carbure de Silicium, par ses propriétés intrinsèques, offre des perspectives dans le domaine de l'électronique de puissance à même de supplanter le Silicium aujourd'hui sollicité à ses limites. En particulier, le Carbure de Silicium (SiC) permet la réalisation de diodes réunissant la technologie Schottky et supportant une haute tension. Après avoir resitué la filière du SiC dans son contexte, on présente dans ce travail les éléments de physique du semiconducteurappliqués à la diode Schottky SiC et justifiant les propriétés et le dimensionnement du composant. Le comportement électrique statique et dynamique des diodes Schottky SiC est ensuite comparé à l'état de l'art des diodes bipolaires en Silicium, et une simulation fine de la cellule de commutation est présentée. Le comportement électrothermique des diodes Schottky SiC est analysé dans la partie suivante à l'aide d'un outil de simulation dédié, permettant d'intégrer à la fois les phénomènes d'emballement thermique propres aux composants majoritaires et les propriétés de haute tenue en température du SiC, pour fournir une évaluation de la densité de courant utile des diodes. Enfin, la dernière partie propose une évaluation de la technologie Schottky SiC DANS UNE APPLICATION pfc, suivant le régime de fonctionnement du convertisseur. Une amélioration visant à exploiter au mieux les propriétés de cette nouvelle diode dans le PFC est ensuite présentée.

<p>Today, micro- and nano-electronic devices are becoming more complex and advanced as the dimensions are shrinking. It is therefore a very challenging task to develop new device technologies with performance that can be predicted. This thesis focuses on advanced measurement techniques and TCAD simulations in order to characterize and understand the device physics of advanced semiconductor devices. </p><p>TCAD simulations were made on a novel MOSFET device with asymmetric source and drain structures. The results showed that there exists an optimum range of implantation doses where the device has a significantly higher figure-of-merit regarding speed and voltage capability, compared to a symmetric MOSFET. Furthermore, both 2D and 3D simulations were used to develop a resistive model of the substrate noise coupling. </p><p>Of particular interest to this thesis is the random dopant fluctuation (RDF). The result of RDF can be characterized using very advance and reliable measurement techniques. In the thesis an ultra-high precision parametric mismatch measurement system was designed and implemented. The best ever reported performance on short-term repeatability of the measurements was demonstrated. A new bipolar parametric mismatch phenomenon was also revealed using the measurement system.</p><p>A complete simulation platform, called SiSPET (Simulated Statistical Parameter Extraction Tool), was developed and integrated into the framework of a commercial TCAD environment. A special program for randomization of the doping was developed and proven to provide RDF effects in agreement measurement. The SiSPET system was used to investigate how different device models were able to take RDF effects into account. The RDF effects were translated in to parameter fluctuations using the developed extraction routines. It was shown that the basic MOSFET fluctuation model could be improved by including the field dependenent mobility. However, if a precise description of the fluctuations is required an advanced compact-model, such as MOS Model 11 should be used.</p>