Syfte – Studiens syfte är att bidra till kunskap om hur SCOR-modellen kan användas för att identifiera och förbättra en kritisk process i ett orderflöde med avseende att höja pålitligheten i leveranser till kund. För att uppfylla syftet har det brutits ner i tre delmål.Delmål 1: Att kartlägga det nuvarande orderflödets materialflöde och informationsflöde.Delmål 2: Att utvärdera orderflödet med hjälp av SCOR-modellen och identifiera en kritisk process med avseende att höja pålitligheten i leveranser till kund.Delmål 3: Att analysera den kritiska processen utifrån SCOR-modellen och identifiera förbättringspotential med avseende att höja pålitligheten i leveranser till kund.Metod – För att uppfylla studiens syfte genomfördes en fallstudie på Expedit AB. Litteraturstudier utfördes för att skapa ett teoretiskt ramverk. Insamlingen av empirin bestod av intervjuer, dokumentstudier och observationer. För att analysera data användes mönsterpassning samt analysverktygen flödeskartläggning och orsak-verkan-diagram. Vid beräkningar användes SCOR-modellens beräkningsmetoder.Resultat – Genom intervjuer, observationer och flödeskartläggning kunde det första delmålet uppfyllas och illustreras. Utvärderingen resulterade i att inköpsprocessen identifierades som den kritiska processen då 55% av avvikelserna kopplade till pålitlighet i leverans till kund var relaterade till inköpsprocessen. De identifierade problemområdena i den kritiska processen var bristande kommunikation, variationer, bristande standarder, felaktig orderregistrering och externa avvikelser. SCOR-modellens praxis för inköpsprocessen kunde lösa bristande kommunikation, variationer, felaktig orderregistrering samt externa avvikelser. Bristande standarder löstes genom kompletterande teori och därmed kunde syftet uppfyllas.Implikationer – Denna studie har visat hur en kritisk process i ett orderflöde kan identifieras och förbättras med avseende på att höja pålitligheten i leveranser till kund. Studien har bidragit till att stärka nuvarande teori.Begränsningar – Studien innefattar en enfallsstudie men det hade varit önskvärt att använda sig av en flerfallstudie för att höja generaliserbarheten hos studien. De flesta intervjuer bygger mestadels på följdfrågor och detta sänker reliabiliteten hos studien då dessa frågor är beroende av respondentens svar. / Purpose – The purpose of this thesis is to develop an understanding on how a crucial process can be identified and how to make it more efficient in order to increase delivery reliability to customer using the SCOR-model. To fulfil the purpose it has been broken down into three parts:Part 1: To map the current order flow with material flow and information flowPart 2: To evaluate the order flow using the SCOR-model and identify a crucial process in order to increase delivery reliability to customerPart 3: To analyze the crucial process using the SCOR-model and identify areas of improvement in order to increase delivery reliability to customerMethod – In order to meet the purpose of thesis, a case study has been conducted on Expedit AB. Literature studies were performed to create a theoretical framework. To gather empirical data, interviews, document studies and observations was conducted. To analyze the empirical findings pattern matching was used and also analyze tools such as flow mapping and cause-and-effect-diagram. The supply chain operations reference model calculations methods were used to make calculations.Findings – The first part of the purpose was accomplished through interviews, observations and was illustrated in a flow map. As a result of the evaluation of the order flow the purchasing process was identified as the crucial process. This conclusion was made since 55% of the deviations was related to the purchasing process. Five areas of improvement were identified within the crucial process was lack of communication, variations, lack of standards, incorrect order registration and external deviations. In order to handle problems related to lack of communication, variations, incorrect order registration and external deviations the SCOR-models purchasing practices were used. In order to handle problems related to lack of standards additional theories where used and by doing so the purpose could be fulfilled.Implications – This study has shown how a crucial process in an order flow can be identified and how to make it more efficient in order to increase delivery reliability to customer. The study has contributed to strengthening existing theories.Limitations – This case study only consist one case instead of several which would have increased the generalizability of the study. A majority of the conducted interviews are mostly based on supplementaries, this lower the reliability of the study since these questions are based on the respondents answers.

Os serviços oferecidos pelo Sistema Único de Saúde (SUS) estão organizados em rede, de forma a oferecer a seus usuários uma atenção integral. Com esse propósito, a configuração desta rede de serviços deve privilegiar o acesso do usuário ao nível de atenção que possa oferecer resolução ao seu caso, disponibilizando um adequado sistema de referência e contrarreferência para o usuário que necessite ser encaminhado de um nível de atenção a outro. Sendo assim, este estudo tem por objetivo avaliar a percepção dos profissionais e usuários referente ao sistema de referência e contrarreferência, e como este sistema funciona no cotidiano das unidades envolvidas neste estudo. Trata-se de um estudo qualitativo, cujos dados foram coletados através da aplicação de um questionário que visava obter as representações sociais de profissionais e usuários sobre o tema proposto, bem como alguns aspectos operacionais sobre o funcionamento deste sistema nestas unidades. Posteriormente os resultados foram apresentados e analisados na forma do Discurso do Sujeito Coletivo e permitiram concluir que profissionais e usuários têm a mesma percepção a respeito dos problemas que afetam o bom funcionamento deste sistema, tais como falta de profissionais, demora no atendimento, falta de resolutividade da atenção básica, disponibilidade de serviços na atenção secundária em desacordo com as necessidades da população, dificuldades na comunicação entre os profissionais dos diferentes níveis de atenção, e uma deficiência no controle do fluxo dos usuários, fazendo com que o sucesso dos encaminhamentos dependa muitas vezes do empenho pessoal dos profissionais e do esforço pessoal dos próprios pacientes. / The services offered by the Unified Health System (SUS) are organized in a network in order to offer its users an integral attention. For this purpose, the configuration of this services network should prioritize the users access to the health care level that can provide the solution to his case, and a suitable reference and counter reference system to the user that needs to be sent from a health care level to another. Thus, this study aims to evaluate the perception of professionals and users concerning the reference and counter reference system, and how this system works daily in the health units involved in this study. This is a qualitative study, where data were collected through the application of a questionnaire aimed to obtain the social representations of professionals and users about the proposed subject, as well as some operational aspects about the operation of this system at these health units. Subsequently the results were presented and analyzed in the form of Collective Subject Discourse and allow us to conclude that professionals and users have the same perception about the problems that affect the proper functioning of this system, such as lack of professionals, delay in treatment, lack of resoluteness of the primary health care, availability of services in secondary care at odds with people\'s needs, difficulties in communication between professionals of different health care levels, and a deficiency in controlling the flow of users, making the success of referrals dependent often on personal commitment of the professionals involved and of the patient\'s own efforts.

A contínua miniaturização das tecnologias CMOS oferece maior capacidade de integração e, consequentemente, as variações de temperatura dentro de uma pastilha de silício têm se apresentado cada vez mais agressivas. Ademais, dependendo da aplicação, a temperatura ambiente a qual o CHIP está inserido pode variar. Dessa maneira, procedimentos para diminuir o impacto dessas variações no desempenho do circuito são imprescindíveis. Tais métodos devem ser incluídos em ambos fluxos de projeto CMOS, analógico e digital, de maneira que o desempenho do sistema se mantenha estável quando a temperatura oscilar. A ideia principal desta dissertação é propor uma metodologia de projeto CMOS analógico que possibilite circuitos com baixa dependência térmica. Como base fundamental desta metodologia, o efeito de coeficiente térmico nulo no ponto de polarização da corrente de dreno (ZTC) e da transcondutância (GZTC) do MOSFET são analisados e modelados. Tal modelamento é responsável por entregar ao projetista analógico um conjunto de equações que esclarecem como a temperatura influencia o comportamento do transistor e, portanto, o comportamento do circuito. Essas condições especiais de polarização são analisadas usando um modelo de MOSFET que é contínuo da inversão fraca para forte. Além disso, é mostrado que as duas condições ocorrem em inversão moderada para forte em qualquer processo CMOS. Algumas aplicações são projetadas usando a metodologia proposta: duas referências de corrente baseadas em ZTC, duas referências de tensão baseadas em ZTC, e quatro circuitos gm-C polarizados em GZTC. A primeira referência de corrente é uma Corrente de Referência CMOS Auto-Polarizada (ZSBCR), que gera uma referência de 5uA. Projetada em CMOS 180 nm, a referência opera com uma tensão de alimentação de 1.4 à 1.8 V, ocupando uma área em torno de 0:010mm2. Segundo as simulações, o circuito apresenta um coeficiente de temperatura efetivo (TCeff ) de 15 ppm/oC para -45 à +85 oC e uma sensibilidade à variação de processo de = = 4:5% incluindo efeitos de variabilidade dos tipos processo e descasamento local. A sensibilidade de linha encontrada nas simulações é de 1%=V . A segunda referência de corrente proposta é uma Corrente de Referência Sem Resistor Auto-Polarizada com Capacitor Chaveado (ZSCCR). O circuito é projetado também em 180 nm, resultando em uma corrente de referência de 5.88 A, para uma tensão de alimentação de 1.8 V, e ocupando uma área de 0:010mm2. Resultados de simulações mostram um TCeff de 60 ppm/oC para um intervalo de temperatura de -45 à +85 oC e um consumo de potência de 63 W. A primeira referência de tensão proposta é uma Referência de Tensão resistente à pertubações eletromagnéticas contendo apenas MOSFETs (EMIVR), a qual gera um valor de referência de 395 mV. O circuito é projetado no processo CMOS 130 nm, ocupando em torno de 0.0075 mm2 de área de silício, e consumindo apenas 10.3 W. Simulações pós-leiaute apresentam um TCeff de 146 ppm/oC, para um intervalo de temperatura de 55 à +125oC. Uma fonte EMI de 4 dBm (1 Vpp de amplitude) aplicada na alimentação do circuito, de acordo com o padrão Direct Power Injection (DPI), resulta em um máximo de desvio DC e ondulação Pico-à-Pico de -1.7 % e 35.8m Vpp, respectivamente. A segunda referência de tensão é uma Tensão de Referência baseada em diodo Schottky com 0.5V de alimentação (SBVR). Ela gera três saídas, cada uma utilizando MOSFETs com diferentes tensões de limiar (standard-VT , low-VT , e zero-VT ). Todos disponíveis no processo adotado CMOS 130 nm. Este projeto resulta em três diferentes voltages de referências: 312, 237, e 51 mV, apresentando um TCeff de 214, 372, e 953 ppm/oC no intervalo de temperatura de -55 à 125oC, respectivamente. O circuito ocupa em torno de 0.014 mm2, consumindo um total de 5.9 W. Por último, circuitos gm-C são projetados usando o conceito GZTC: um emulador de resistor, um inversor de impedância, um filtro de primeira ordem e um filtro de segunda ordem. Os circuitos também são simulados no processo CMOS 130 nm, resultando em uma melhora na estabilidade térmica dos seus principais parâmetros, indo de 27 à 53 ppm/°C. / Continuing scaling of Complementary Metal-Oxide-Semiconductor (CMOS) technologies brings more integration and consequently temperature variation has become more aggressive into a single die. Besides, depending on the application, room ambient temperature may also vary. Therefore, procedures to decrease thermal dependencies of eletronic circuit performances become an important issue to include in both digital and analog Integrated Circuits (IC) design flow. The main purpose of this thesis is to present a design methodology for a typical CMOS Analog design flow to make circuits as insensitivity as possible to temperature variation. MOSFET Zero Temperature Coefficient (ZTC) and Transconductance Zero Temperature Coefficient (GZTC) bias points are modeled to support it. These are used as reference to deliver a set of equations that explains to analog designers how temperature will change transistor operation and hence the analog circuit behavior. The special bias conditions are analyzed using a MOSFET model that is continuous from weak to strong inversion, and both are proven to occur always from moderate to strong inversion operation in any CMOS fabrication process. Some circuits are designed using proposed methodology: two new ZTC-based current references, two new ZTC-based voltage references and four classical Gm-C circuits biased at GZTC bias point (or defined here as GZTC-C filters). The first current reference is a Self-biased CMOS Current Reference (ZSBCR), which generates a current reference of 5 A. It is designed in an 180 nm process, operating with a supply voltage from 1.4V to 1.8 V and occupying around 0:010mm2 of silicon area. From circuit simulations the reference shows an effective temperature coefficient (TCeff ) of 15 ppm/oC from 45 to +85oC, and a fabrication process sensitivity of = = 4:5%, including average process and local mismatch. Simulated power supply sensitivity is estimated around 1%/V. The second proposed current reference is a Resistorless Self-Biased ZTC Switched Capacitor Current Reference (ZSCCR). It is also designed in an 180 nm process, resulting a reference current of 5.88 A under a supply voltage of 1.8 V, and occupying a silicon area around 0:010mm2. Results from circuit simulation show an TCeff of 60 ppm/oC from -45 to +85 oC and a power consumption of 63 W. The first proposed voltage reference is an EMI Resisting MOSFET-Only Voltage Reference (EMIVR), which generates a voltage reference of 395 mV. The circuit is designed in a 130 nm process, occupying around 0.0075 mm2 of silicon area while consuming just 10.3 W. Post-layout simulations present a TCeff of 146 ppm/oC, for a temperature range from 55 to +125oC. An EMI source of 4 dBm (1 Vpp amplitude) injected into the power supply of circuit, according to Direct Power Injection (DPI) specification results in a maximum DC Shift and Peak-to-Peak ripple of -1.7 % and 35.8m Vpp, respectively. The second proposed voltage reference is a 0.5V Schottky-based Voltage Reference (SBVR). It provides three voltage reference outputs, each one utilizing different threshold voltage MOSFETs (standard-VT , low-VT , and zero-VT ), all available in adopted 130 nm CMOS process. This design results in three different and very low reference voltages: 312, 237, and 51 mV, presenting a TCeff of 214, 372, and 953 ppm/oC in a temperature range from -55 to 125oC, respectively. It occupies around 0.014 mm2 of silicon area for a total power consumption of 5.9 W. Lastly, a few example Gm-C circuits are designed using GZTC technique: a single-ended resistor emulator, an impedance inverter, a first order and a second order filter. These circuits are simulated in a 130 nm CMOS commercial process, resulting improved thermal stability in the main performance parameters, in the range from 27 to 53 ppm/°C.

O objetivo principal deste trabalho é o desenvolvimento de controladores robustos baseados no princípio do modelo interno, em referenciais síncrono e estacionário, para aplicação ao estágio de saída de uma fonte ininterrupta de energia (UPS) a fim de minimizar a distorção na tensão de saída causada pela conexão de cargas não lineares balanceadas e desbalanceadas. A formulação em referencial estacionário (abc) é realizada através da aplicação de controladores com múltiplos modos ressonantes, a fim de se estabelecer erro nulo ao seguimento de referência senoidal e rejeição de distúrbios na tensão de saída devido às correntes com elevado conteúdo harmônico drenadas pelas cargas. Além disso, o controle é formulado em referencial síncrono (dq0) utilizando controladores Proporcional-Integral (PI) convencionais muito difundidos na maioria das aplicações comerciais de UPS. O projeto de ambos controladores é realizado utilizando uma metodologia de controle robusto com realimentação de estados, onde os parâmetros dos controladores são determinados através da resolução de um problema de otimização convexa sujeito a um conjunto de restrições na forma de desigualdades matriciais lineares (LMI). Uma análise comparativa de desempenho é realizada entre controladores com um modo ressonante (sintonizado na fundamental) e o PI em dq0, pois apresentam estruturas funcionalmente equivalentes sob a ótica do princípio do modelo interno aplicada a seus respectivos referenciais. Além do mais, demonstra-se a melhoria no desempenho com o uso dos controladores múltiplo ressonantes em referencial estacionário onde escolhe-se as frequências de ressonância de cada modo de maneira a suprimir os efeitos de harmônicas específicas na tensão de saída da UPS. A análise comparativa entre os controladores propostos é realizada através de simulações numéricas, utilizando os procedimentos de ensaio dinâmico e estático e as exigências estabelecidas pela norma internacional IEC 62040-3. / The main objective of this work is the development of robust controllers based on the internalmodel principle, in synchronous and stationary frames, applied to the output stage of an uninterruptible power supply (UPS), in order to minimize the output voltage distortion caused by the connection of balanced and unbalanced nonlinear loads. The formulation in stationary abc-frame is accomplished through the aplication of a multiple resonant controller, so that, it is possible to achieve zero-error tracking of the sinusoidal reference and disturbances rejection on the output voltage due to the high amount of harmonic currents drained by the loads. Moreover, a controller in synchronous reference frame (dq0 axis) is formulated through the application of conventional Proportional-Integral (PI) controllers which are widely used in comercial UPS applications. The design of both controllers is formulated using a state-feedback robust controlmethod, in which the controller parameters are determined by solving a convex optimization problem subject to a set of LMI constraints. A comparative analysis on the performance of the single-mode resonant controller (tuned at the fundamental frequency) and the PI controller is performed, because these controllers are functionally equivalent in the sense of the internal model principle applied to their respective frames. Furthermore, the improvement in performance is demostrated with the use of multiple resonant controllers in stationary abc-frame where the resonance frequencies are chosen to suppress the effects of a specific harmonic in the UPS output voltage. The comparative analysis of the proposed controllers is performed through numerical simulations, making use of the dynamical and steady-state test methods and performance requirements defined by the IEC 62040-3 international stardard.

Introdução: A atenção durante o ciclo gravídico puerperal é de extrema importância para garantir a saúde materna e infantil, devendo o pré-natal ocorrer prioritariamente na Atenção Primária à Saúde, respeitando-se a realização de no mínimo sete consultas e a captação da gestante o mais precocemente possível, conforme preconizado nas políticas públicas dessa área. Entretanto, muitas vezes, depara-se com situações fora da normalidade obstétrica, em que patologias relacionadas à gestante e/ou ao feto, impõe a referência da assistência para um nível mais complexo de atenção. Nesse momento, frente a ineficácia dos mecanismos de contrarreferência, a Atenção Primária poderá deixar de obter as informações necessárias para o correto acompanhamento dessas mulheres e de seus conceptos. O presente estudo procurou evidenciar como têm ocorrido os mecanismos de referência e contrarreferência das gestantes encaminhadas por Unidades Básicas de Saúde da Zona Norte do município de São Paulo, para uma Maternidade Escola, referência para gestantes de alto risco, nessa mesma região. Objetivo: Investigar limites e potencialidades do sistema de referência e contrarreferência, no acompanhamento de gestantes de alto risco, encaminhadas para a Maternidade Escola Dr. Mário de Moraes Altenfelder Silva, mais conhecida como Maternidade Escola Cachoeirinha. Método: Trata-se de um estudo descritivo, qualitativo, do tipo estudo de caso, tomando como participantes 14 enfermeiros e 9 médicos das UBS Vila Dionísia e Dra. Ilza Hutzler. Além das entrevistas individuais semiestruturadas, realizou-se a caracterização da população estudada. A partir do referencial teórico adotado, emergiram três unidades temáticas: o sistema de saúde; o funcionamento do sistema de referência e contrarreferência e fatores estruturais das Unidades Básicas de Saúde. A análise dos discursos foi realizada empregando-se a técnica de análise de conteúdo de Bardin, tendo sido evidenciadas 7 subunidades temáticas empíricas. Resultados e Discussão: A análise dos dados permitiu a avaliação do sistema de referência e contrarreferência e da observância dos princípios e diretrizes do SUS, com relação ao pré-natal de alto risco, realizado na Maternidade Cachoeirinha. Evidenciou-se que não ocorre a contrarreferência para as UBS, dessa forma, a continuidade da assistência durante o pré-natal de alto risco, no puerpério e para o recém-nascido é prejudicada. Além disso, observou-se que o conhecimento sobre o SUS, por parte dos trabalhadores entrevistados é deficiente e o conteúdo é pouco abordado durante os programas de graduação. Conclusões: Deve haver capacitação para os profissionais da atenção primária e terciária de forma integrada, no que se refere aos princípios e diretrizes do SUS, principalmente no que diz respeito à referência e contrarreferência. Faz-se necessária também, a capacitação de médicos e enfermeiros das UBS em pré-natal. Para esse estudo, que se trata de um Mestrado Profissional, foram elaboradas duas ferramentas, o fluxograma e o formulário de acompanhamento da gestante de alto-risco, para serem utilizados nas trocas de informações dentro da APS e da atenção terciária. O formulário deverá ser preenchido pela Maternidade mensalmente, e posteriormente, por mala direta, enviada às UBS. / Introduction: Attention during the puerperal pregnancy cycle is extremely important to ensure maternal and infant health, prenatal care should occur primarily in Primary Health Care, respecting the minimum amount of seven visits being performed plus receiving the pregnant at the earliest in order to follow the advocated public policies of this area. However, there are usual situations apart from the obstetric normality, in which pathologies related to either the pregnant woman or the fetus, imposes the reference of care to a more complex level of attention. At this moment, due to the ineffectiveness of counter-referral mechanisms, Primary Care may fail to obtain the necessary information for the correct supervision of these women and their infants. The present study sought to highlight how the reference and counter - referral mechanisms of pregnant women referred by Basic Health Units of the North region in Sao Paulo for a Maternity School, a reference for high-risk pregnant women in this same region. Objective: To investigate the limits and potentialities of the referral and counter-referral system to supervise high-risk pregnant women referred to the Mário de Moraes Altenfelder Silva Maternity School, known as the Cachoeirinha Maternity School. Method: This is a descriptive, qualitative, case-study involving 14 nurses and 9 physicians from the UBS Vila Dionísia and UBS Dr. Ilza Hutzler. In addition to the semi-structured individual interviews, the study population was characterized. Based on the theoretical framework adopted, three thematic units emerged: the health system; the functioning of the reference and counter-reference system and structural factors of the Basic Health Units. The discourse analysis was carried out using Bardin content analysis technique, and seven empirical thematic subunits were evidenced. Results and Discussion: The analysis of the data allowed the evaluation of the referral and counter-referral system and compliance with the principles and guidelines of SUS, with regard to the high-risk prenatal care performed at Maternidade Cachoeirinha. It was evidenced that the counter-referral does not occur for the UBS, therefore, continuity of care during high-risk prenatal care, in the puerperium and for the newborn is impaired. In addition, it was observed that the knowledge about SUS by the workers interviewed is deficient and the content is little approached during undergraduate programs. Conclusions: There should be training for primary and tertiary care professionals in an integrated way, with regard to SUS principles and guidelines, especially in relation to referral and counter-referral. It is also necessary to train physicians and nurses of the UBS in prenatal care. For this study, which is a Professional Master\'s Degree, two tools, the flowchart and the follow-up form of high-risk pregnant women, were developed to be used in the exchange of information within PHC and tertiary care. The form must be completed by the Maternity monthly, and later, by direct mail, sent to the UBS.

Includes bibliography.

A contínua miniaturização das tecnologias CMOS oferece maior capacidade de integração e, consequentemente, as variações de temperatura dentro de uma pastilha de silício têm se apresentado cada vez mais agressivas. Ademais, dependendo da aplicação, a temperatura ambiente a qual o CHIP está inserido pode variar. Dessa maneira, procedimentos para diminuir o impacto dessas variações no desempenho do circuito são imprescindíveis. Tais métodos devem ser incluídos em ambos fluxos de projeto CMOS, analógico e digital, de maneira que o desempenho do sistema se mantenha estável quando a temperatura oscilar. A ideia principal desta dissertação é propor uma metodologia de projeto CMOS analógico que possibilite circuitos com baixa dependência térmica. Como base fundamental desta metodologia, o efeito de coeficiente térmico nulo no ponto de polarização da corrente de dreno (ZTC) e da transcondutância (GZTC) do MOSFET são analisados e modelados. Tal modelamento é responsável por entregar ao projetista analógico um conjunto de equações que esclarecem como a temperatura influencia o comportamento do transistor e, portanto, o comportamento do circuito. Essas condições especiais de polarização são analisadas usando um modelo de MOSFET que é contínuo da inversão fraca para forte. Além disso, é mostrado que as duas condições ocorrem em inversão moderada para forte em qualquer processo CMOS. Algumas aplicações são projetadas usando a metodologia proposta: duas referências de corrente baseadas em ZTC, duas referências de tensão baseadas em ZTC, e quatro circuitos gm-C polarizados em GZTC. A primeira referência de corrente é uma Corrente de Referência CMOS Auto-Polarizada (ZSBCR), que gera uma referência de 5uA. Projetada em CMOS 180 nm, a referência opera com uma tensão de alimentação de 1.4 à 1.8 V, ocupando uma área em torno de 0:010mm2. Segundo as simulações, o circuito apresenta um coeficiente de temperatura efetivo (TCeff ) de 15 ppm/oC para -45 à +85 oC e uma sensibilidade à variação de processo de = = 4:5% incluindo efeitos de variabilidade dos tipos processo e descasamento local. A sensibilidade de linha encontrada nas simulações é de 1%=V . A segunda referência de corrente proposta é uma Corrente de Referência Sem Resistor Auto-Polarizada com Capacitor Chaveado (ZSCCR). O circuito é projetado também em 180 nm, resultando em uma corrente de referência de 5.88 A, para uma tensão de alimentação de 1.8 V, e ocupando uma área de 0:010mm2. Resultados de simulações mostram um TCeff de 60 ppm/oC para um intervalo de temperatura de -45 à +85 oC e um consumo de potência de 63 W. A primeira referência de tensão proposta é uma Referência de Tensão resistente à pertubações eletromagnéticas contendo apenas MOSFETs (EMIVR), a qual gera um valor de referência de 395 mV. O circuito é projetado no processo CMOS 130 nm, ocupando em torno de 0.0075 mm2 de área de silício, e consumindo apenas 10.3 W. Simulações pós-leiaute apresentam um TCeff de 146 ppm/oC, para um intervalo de temperatura de 55 à +125oC. Uma fonte EMI de 4 dBm (1 Vpp de amplitude) aplicada na alimentação do circuito, de acordo com o padrão Direct Power Injection (DPI), resulta em um máximo de desvio DC e ondulação Pico-à-Pico de -1.7 % e 35.8m Vpp, respectivamente. A segunda referência de tensão é uma Tensão de Referência baseada em diodo Schottky com 0.5V de alimentação (SBVR). Ela gera três saídas, cada uma utilizando MOSFETs com diferentes tensões de limiar (standard-VT , low-VT , e zero-VT ). Todos disponíveis no processo adotado CMOS 130 nm. Este projeto resulta em três diferentes voltages de referências: 312, 237, e 51 mV, apresentando um TCeff de 214, 372, e 953 ppm/oC no intervalo de temperatura de -55 à 125oC, respectivamente. O circuito ocupa em torno de 0.014 mm2, consumindo um total de 5.9 W. Por último, circuitos gm-C são projetados usando o conceito GZTC: um emulador de resistor, um inversor de impedância, um filtro de primeira ordem e um filtro de segunda ordem. Os circuitos também são simulados no processo CMOS 130 nm, resultando em uma melhora na estabilidade térmica dos seus principais parâmetros, indo de 27 à 53 ppm/°C. / Continuing scaling of Complementary Metal-Oxide-Semiconductor (CMOS) technologies brings more integration and consequently temperature variation has become more aggressive into a single die. Besides, depending on the application, room ambient temperature may also vary. Therefore, procedures to decrease thermal dependencies of eletronic circuit performances become an important issue to include in both digital and analog Integrated Circuits (IC) design flow. The main purpose of this thesis is to present a design methodology for a typical CMOS Analog design flow to make circuits as insensitivity as possible to temperature variation. MOSFET Zero Temperature Coefficient (ZTC) and Transconductance Zero Temperature Coefficient (GZTC) bias points are modeled to support it. These are used as reference to deliver a set of equations that explains to analog designers how temperature will change transistor operation and hence the analog circuit behavior. The special bias conditions are analyzed using a MOSFET model that is continuous from weak to strong inversion, and both are proven to occur always from moderate to strong inversion operation in any CMOS fabrication process. Some circuits are designed using proposed methodology: two new ZTC-based current references, two new ZTC-based voltage references and four classical Gm-C circuits biased at GZTC bias point (or defined here as GZTC-C filters). The first current reference is a Self-biased CMOS Current Reference (ZSBCR), which generates a current reference of 5 A. It is designed in an 180 nm process, operating with a supply voltage from 1.4V to 1.8 V and occupying around 0:010mm2 of silicon area. From circuit simulations the reference shows an effective temperature coefficient (TCeff ) of 15 ppm/oC from 45 to +85oC, and a fabrication process sensitivity of = = 4:5%, including average process and local mismatch. Simulated power supply sensitivity is estimated around 1%/V. The second proposed current reference is a Resistorless Self-Biased ZTC Switched Capacitor Current Reference (ZSCCR). It is also designed in an 180 nm process, resulting a reference current of 5.88 A under a supply voltage of 1.8 V, and occupying a silicon area around 0:010mm2. Results from circuit simulation show an TCeff of 60 ppm/oC from -45 to +85 oC and a power consumption of 63 W. The first proposed voltage reference is an EMI Resisting MOSFET-Only Voltage Reference (EMIVR), which generates a voltage reference of 395 mV. The circuit is designed in a 130 nm process, occupying around 0.0075 mm2 of silicon area while consuming just 10.3 W. Post-layout simulations present a TCeff of 146 ppm/oC, for a temperature range from 55 to +125oC. An EMI source of 4 dBm (1 Vpp amplitude) injected into the power supply of circuit, according to Direct Power Injection (DPI) specification results in a maximum DC Shift and Peak-to-Peak ripple of -1.7 % and 35.8m Vpp, respectively. The second proposed voltage reference is a 0.5V Schottky-based Voltage Reference (SBVR). It provides three voltage reference outputs, each one utilizing different threshold voltage MOSFETs (standard-VT , low-VT , and zero-VT ), all available in adopted 130 nm CMOS process. This design results in three different and very low reference voltages: 312, 237, and 51 mV, presenting a TCeff of 214, 372, and 953 ppm/oC in a temperature range from -55 to 125oC, respectively. It occupies around 0.014 mm2 of silicon area for a total power consumption of 5.9 W. Lastly, a few example Gm-C circuits are designed using GZTC technique: a single-ended resistor emulator, an impedance inverter, a first order and a second order filter. These circuits are simulated in a 130 nm CMOS commercial process, resulting improved thermal stability in the main performance parameters, in the range from 27 to 53 ppm/°C.

O objetivo principal deste trabalho é o desenvolvimento de controladores robustos baseados no princípio do modelo interno, em referenciais síncrono e estacionário, para aplicação ao estágio de saída de uma fonte ininterrupta de energia (UPS) a fim de minimizar a distorção na tensão de saída causada pela conexão de cargas não lineares balanceadas e desbalanceadas. A formulação em referencial estacionário (abc) é realizada através da aplicação de controladores com múltiplos modos ressonantes, a fim de se estabelecer erro nulo ao seguimento de referência senoidal e rejeição de distúrbios na tensão de saída devido às correntes com elevado conteúdo harmônico drenadas pelas cargas. Além disso, o controle é formulado em referencial síncrono (dq0) utilizando controladores Proporcional-Integral (PI) convencionais muito difundidos na maioria das aplicações comerciais de UPS. O projeto de ambos controladores é realizado utilizando uma metodologia de controle robusto com realimentação de estados, onde os parâmetros dos controladores são determinados através da resolução de um problema de otimização convexa sujeito a um conjunto de restrições na forma de desigualdades matriciais lineares (LMI). Uma análise comparativa de desempenho é realizada entre controladores com um modo ressonante (sintonizado na fundamental) e o PI em dq0, pois apresentam estruturas funcionalmente equivalentes sob a ótica do princípio do modelo interno aplicada a seus respectivos referenciais. Além do mais, demonstra-se a melhoria no desempenho com o uso dos controladores múltiplo ressonantes em referencial estacionário onde escolhe-se as frequências de ressonância de cada modo de maneira a suprimir os efeitos de harmônicas específicas na tensão de saída da UPS. A análise comparativa entre os controladores propostos é realizada através de simulações numéricas, utilizando os procedimentos de ensaio dinâmico e estático e as exigências estabelecidas pela norma internacional IEC 62040-3. / The main objective of this work is the development of robust controllers based on the internalmodel principle, in synchronous and stationary frames, applied to the output stage of an uninterruptible power supply (UPS), in order to minimize the output voltage distortion caused by the connection of balanced and unbalanced nonlinear loads. The formulation in stationary abc-frame is accomplished through the aplication of a multiple resonant controller, so that, it is possible to achieve zero-error tracking of the sinusoidal reference and disturbances rejection on the output voltage due to the high amount of harmonic currents drained by the loads. Moreover, a controller in synchronous reference frame (dq0 axis) is formulated through the application of conventional Proportional-Integral (PI) controllers which are widely used in comercial UPS applications. The design of both controllers is formulated using a state-feedback robust controlmethod, in which the controller parameters are determined by solving a convex optimization problem subject to a set of LMI constraints. A comparative analysis on the performance of the single-mode resonant controller (tuned at the fundamental frequency) and the PI controller is performed, because these controllers are functionally equivalent in the sense of the internal model principle applied to their respective frames. Furthermore, the improvement in performance is demostrated with the use of multiple resonant controllers in stationary abc-frame where the resonance frequencies are chosen to suppress the effects of a specific harmonic in the UPS output voltage. The comparative analysis of the proposed controllers is performed through numerical simulations, making use of the dynamical and steady-state test methods and performance requirements defined by the IEC 62040-3 international stardard.

A contínua miniaturização das tecnologias CMOS oferece maior capacidade de integração e, consequentemente, as variações de temperatura dentro de uma pastilha de silício têm se apresentado cada vez mais agressivas. Ademais, dependendo da aplicação, a temperatura ambiente a qual o CHIP está inserido pode variar. Dessa maneira, procedimentos para diminuir o impacto dessas variações no desempenho do circuito são imprescindíveis. Tais métodos devem ser incluídos em ambos fluxos de projeto CMOS, analógico e digital, de maneira que o desempenho do sistema se mantenha estável quando a temperatura oscilar. A ideia principal desta dissertação é propor uma metodologia de projeto CMOS analógico que possibilite circuitos com baixa dependência térmica. Como base fundamental desta metodologia, o efeito de coeficiente térmico nulo no ponto de polarização da corrente de dreno (ZTC) e da transcondutância (GZTC) do MOSFET são analisados e modelados. Tal modelamento é responsável por entregar ao projetista analógico um conjunto de equações que esclarecem como a temperatura influencia o comportamento do transistor e, portanto, o comportamento do circuito. Essas condições especiais de polarização são analisadas usando um modelo de MOSFET que é contínuo da inversão fraca para forte. Além disso, é mostrado que as duas condições ocorrem em inversão moderada para forte em qualquer processo CMOS. Algumas aplicações são projetadas usando a metodologia proposta: duas referências de corrente baseadas em ZTC, duas referências de tensão baseadas em ZTC, e quatro circuitos gm-C polarizados em GZTC. A primeira referência de corrente é uma Corrente de Referência CMOS Auto-Polarizada (ZSBCR), que gera uma referência de 5uA. Projetada em CMOS 180 nm, a referência opera com uma tensão de alimentação de 1.4 à 1.8 V, ocupando uma área em torno de 0:010mm2. Segundo as simulações, o circuito apresenta um coeficiente de temperatura efetivo (TCeff ) de 15 ppm/oC para -45 à +85 oC e uma sensibilidade à variação de processo de = = 4:5% incluindo efeitos de variabilidade dos tipos processo e descasamento local. A sensibilidade de linha encontrada nas simulações é de 1%=V . A segunda referência de corrente proposta é uma Corrente de Referência Sem Resistor Auto-Polarizada com Capacitor Chaveado (ZSCCR). O circuito é projetado também em 180 nm, resultando em uma corrente de referência de 5.88 A, para uma tensão de alimentação de 1.8 V, e ocupando uma área de 0:010mm2. Resultados de simulações mostram um TCeff de 60 ppm/oC para um intervalo de temperatura de -45 à +85 oC e um consumo de potência de 63 W. A primeira referência de tensão proposta é uma Referência de Tensão resistente à pertubações eletromagnéticas contendo apenas MOSFETs (EMIVR), a qual gera um valor de referência de 395 mV. O circuito é projetado no processo CMOS 130 nm, ocupando em torno de 0.0075 mm2 de área de silício, e consumindo apenas 10.3 W. Simulações pós-leiaute apresentam um TCeff de 146 ppm/oC, para um intervalo de temperatura de 55 à +125oC. Uma fonte EMI de 4 dBm (1 Vpp de amplitude) aplicada na alimentação do circuito, de acordo com o padrão Direct Power Injection (DPI), resulta em um máximo de desvio DC e ondulação Pico-à-Pico de -1.7 % e 35.8m Vpp, respectivamente. A segunda referência de tensão é uma Tensão de Referência baseada em diodo Schottky com 0.5V de alimentação (SBVR). Ela gera três saídas, cada uma utilizando MOSFETs com diferentes tensões de limiar (standard-VT , low-VT , e zero-VT ). Todos disponíveis no processo adotado CMOS 130 nm. Este projeto resulta em três diferentes voltages de referências: 312, 237, e 51 mV, apresentando um TCeff de 214, 372, e 953 ppm/oC no intervalo de temperatura de -55 à 125oC, respectivamente. O circuito ocupa em torno de 0.014 mm2, consumindo um total de 5.9 W. Por último, circuitos gm-C são projetados usando o conceito GZTC: um emulador de resistor, um inversor de impedância, um filtro de primeira ordem e um filtro de segunda ordem. Os circuitos também são simulados no processo CMOS 130 nm, resultando em uma melhora na estabilidade térmica dos seus principais parâmetros, indo de 27 à 53 ppm/°C. / Continuing scaling of Complementary Metal-Oxide-Semiconductor (CMOS) technologies brings more integration and consequently temperature variation has become more aggressive into a single die. Besides, depending on the application, room ambient temperature may also vary. Therefore, procedures to decrease thermal dependencies of eletronic circuit performances become an important issue to include in both digital and analog Integrated Circuits (IC) design flow. The main purpose of this thesis is to present a design methodology for a typical CMOS Analog design flow to make circuits as insensitivity as possible to temperature variation. MOSFET Zero Temperature Coefficient (ZTC) and Transconductance Zero Temperature Coefficient (GZTC) bias points are modeled to support it. These are used as reference to deliver a set of equations that explains to analog designers how temperature will change transistor operation and hence the analog circuit behavior. The special bias conditions are analyzed using a MOSFET model that is continuous from weak to strong inversion, and both are proven to occur always from moderate to strong inversion operation in any CMOS fabrication process. Some circuits are designed using proposed methodology: two new ZTC-based current references, two new ZTC-based voltage references and four classical Gm-C circuits biased at GZTC bias point (or defined here as GZTC-C filters). The first current reference is a Self-biased CMOS Current Reference (ZSBCR), which generates a current reference of 5 A. It is designed in an 180 nm process, operating with a supply voltage from 1.4V to 1.8 V and occupying around 0:010mm2 of silicon area. From circuit simulations the reference shows an effective temperature coefficient (TCeff ) of 15 ppm/oC from 45 to +85oC, and a fabrication process sensitivity of = = 4:5%, including average process and local mismatch. Simulated power supply sensitivity is estimated around 1%/V. The second proposed current reference is a Resistorless Self-Biased ZTC Switched Capacitor Current Reference (ZSCCR). It is also designed in an 180 nm process, resulting a reference current of 5.88 A under a supply voltage of 1.8 V, and occupying a silicon area around 0:010mm2. Results from circuit simulation show an TCeff of 60 ppm/oC from -45 to +85 oC and a power consumption of 63 W. The first proposed voltage reference is an EMI Resisting MOSFET-Only Voltage Reference (EMIVR), which generates a voltage reference of 395 mV. The circuit is designed in a 130 nm process, occupying around 0.0075 mm2 of silicon area while consuming just 10.3 W. Post-layout simulations present a TCeff of 146 ppm/oC, for a temperature range from 55 to +125oC. An EMI source of 4 dBm (1 Vpp amplitude) injected into the power supply of circuit, according to Direct Power Injection (DPI) specification results in a maximum DC Shift and Peak-to-Peak ripple of -1.7 % and 35.8m Vpp, respectively. The second proposed voltage reference is a 0.5V Schottky-based Voltage Reference (SBVR). It provides three voltage reference outputs, each one utilizing different threshold voltage MOSFETs (standard-VT , low-VT , and zero-VT ), all available in adopted 130 nm CMOS process. This design results in three different and very low reference voltages: 312, 237, and 51 mV, presenting a TCeff of 214, 372, and 953 ppm/oC in a temperature range from -55 to 125oC, respectively. It occupies around 0.014 mm2 of silicon area for a total power consumption of 5.9 W. Lastly, a few example Gm-C circuits are designed using GZTC technique: a single-ended resistor emulator, an impedance inverter, a first order and a second order filter. These circuits are simulated in a 130 nm CMOS commercial process, resulting improved thermal stability in the main performance parameters, in the range from 27 to 53 ppm/°C.

O objetivo principal deste trabalho é o desenvolvimento de controladores robustos baseados no princípio do modelo interno, em referenciais síncrono e estacionário, para aplicação ao estágio de saída de uma fonte ininterrupta de energia (UPS) a fim de minimizar a distorção na tensão de saída causada pela conexão de cargas não lineares balanceadas e desbalanceadas. A formulação em referencial estacionário (abc) é realizada através da aplicação de controladores com múltiplos modos ressonantes, a fim de se estabelecer erro nulo ao seguimento de referência senoidal e rejeição de distúrbios na tensão de saída devido às correntes com elevado conteúdo harmônico drenadas pelas cargas. Além disso, o controle é formulado em referencial síncrono (dq0) utilizando controladores Proporcional-Integral (PI) convencionais muito difundidos na maioria das aplicações comerciais de UPS. O projeto de ambos controladores é realizado utilizando uma metodologia de controle robusto com realimentação de estados, onde os parâmetros dos controladores são determinados através da resolução de um problema de otimização convexa sujeito a um conjunto de restrições na forma de desigualdades matriciais lineares (LMI). Uma análise comparativa de desempenho é realizada entre controladores com um modo ressonante (sintonizado na fundamental) e o PI em dq0, pois apresentam estruturas funcionalmente equivalentes sob a ótica do princípio do modelo interno aplicada a seus respectivos referenciais. Além do mais, demonstra-se a melhoria no desempenho com o uso dos controladores múltiplo ressonantes em referencial estacionário onde escolhe-se as frequências de ressonância de cada modo de maneira a suprimir os efeitos de harmônicas específicas na tensão de saída da UPS. A análise comparativa entre os controladores propostos é realizada através de simulações numéricas, utilizando os procedimentos de ensaio dinâmico e estático e as exigências estabelecidas pela norma internacional IEC 62040-3. / The main objective of this work is the development of robust controllers based on the internalmodel principle, in synchronous and stationary frames, applied to the output stage of an uninterruptible power supply (UPS), in order to minimize the output voltage distortion caused by the connection of balanced and unbalanced nonlinear loads. The formulation in stationary abc-frame is accomplished through the aplication of a multiple resonant controller, so that, it is possible to achieve zero-error tracking of the sinusoidal reference and disturbances rejection on the output voltage due to the high amount of harmonic currents drained by the loads. Moreover, a controller in synchronous reference frame (dq0 axis) is formulated through the application of conventional Proportional-Integral (PI) controllers which are widely used in comercial UPS applications. The design of both controllers is formulated using a state-feedback robust controlmethod, in which the controller parameters are determined by solving a convex optimization problem subject to a set of LMI constraints. A comparative analysis on the performance of the single-mode resonant controller (tuned at the fundamental frequency) and the PI controller is performed, because these controllers are functionally equivalent in the sense of the internal model principle applied to their respective frames. Furthermore, the improvement in performance is demostrated with the use of multiple resonant controllers in stationary abc-frame where the resonance frequencies are chosen to suppress the effects of a specific harmonic in the UPS output voltage. The comparative analysis of the proposed controllers is performed through numerical simulations, making use of the dynamical and steady-state test methods and performance requirements defined by the IEC 62040-3 international stardard.