Actuellement, plusieurs types de photodétecteurs sont disponibles sur le marché. Leurs performances se caractérisent notamment par la réponse spectrale, le courant d'obscurité, le rapport signal sur bruit, le rendement quantique et le temps de réponse. L'émergence de nouvelles applications nécessite des photodétecteurs de plus en plus sensibles, afin de pouvoir détecter de très faibles niveaux de radiation, voire de pouvoir compter des photons un par un. Ce travail de thèse s'intéresse aux moyens de réalisation de nanopixels pour la détection de faibles niveaux de lumière visible, en utilisant l'absorption dans des nanocristaux de silicium. Après avoir discuté de l'influence de la réduction des dimensions sur les propriétés électroniques et optiques du silicium, ainsi que de l'utilisation du blocage de Coulomb pour la photodétection, nous présentons un procédé de fabrication et d'isolation de nanopiliers contenant des nanocristaux de silicium dans une matrice d'oxyde de silicium. Les caractéristiques électriques des nanopixels intégrant ces nanocristaux ont permis de mettre en évidence les phénomènes de piégeage de charges dans les îlots, ainsi que leur contribution aux mécanismes de transport. Nous présentons finalement une première étude des propriétés électro-optiques des nanopixels qui ont été caractérisés par des mesures de photocourant.

L'objectif de ce travail est de comprendre comment s'auto-organisent les films minces de PS-b-PMMA présentant des nanodomaines cylindriques de PMMA orientés verticalement. Ces films sont ensuite utilisés pour organiser des nano-objets discrets de faibles dimensions (diamètre ~ 20 nm) et en forte densité (~1011/cm²).<br />Il est montré que la phase de cylindres verticaux se forme de façon indirecte pendant le recuit thermique à partir d'une phase homogène. Tout d'abord, il se forme une phase de cylindres désordonnés au sein du film sur laquelle la phase de cylindres verticaux s'établie par un mécanisme de nucléation-croissance, menant à la présence de défauts aux joints de grains. <br />L'élimination des défauts dans le réseau nécéssite une diffusion de ces derniers. Après avoir montré expérimentalement et théoriquement que les sites heptacoordinés adoptent une morphologie distordue en raison de la contrainte du réseau, nous proposons un mécanisme de diffusion des dislocations basé sur la division des nanodomaines distordus. Nous montrons que les films réalisés possédent un ordre hexatique selon la théorie KTHNY.<br /> Finalement, nous utilisons ces films en tant que masque pour réaliser, par gravure plasma, des nano-piliers en Si/SiGe ou bien des capacités MOS à nanocristaux de Pt

La substitution du canal de silicium par un semi-conducteur III-V est une des voies envisagées pour accroitre la mobilité des électrons dans les transistors n-MOSFET et ainsi réduire la consommation des circuits. Afin de réduire les coûts et de profiter des plateformes industrielles de la microélectronique, les transistors III-V doivent être réalisés sur des substrats de silicium. Cependant, la différence de paramètre de maille entre le Si et les couches III-V induit de nombreux défauts cristallins dans le canal du transistor, diminuant la mobilité des porteurs. L’objectif de cette thèse est la réalisation de transistors à canal III-V sur substrat de silicium au sein de la plateforme microélectronique du CEA Leti. Dans le cadre de ces travaux, deux filières technologiques d’intégration ont été développées pour la réalisation de transistors tri-gate à base d’In0,53Ga0,47As sur substrat de silicium : par un collage moléculaire d’une couche d’InGaAs sur InP et par une épitaxie directe de la couche d’InGaAs sur substrat Si. Les différentes étapes technologiques spécifiques à l’InGaAs ont été mises au point au cours de ces travaux, en prenant en compte les contraintes de contamination des équipements. Le traitement de surface de l’InGaAs et le dépôt du diélectrique de grille à haute permittivité (type high-k) par ALD ont été particulièrement étudiés afin de réduire la quantité d’états d’interface (Dit) et d’optimiser l’EOT. Pour cela, des analyses XPS et des mesures électriques C(V) de capacités MOS ont été réalisées à l’échelle d’un substrat de 300mm de diamètre. / The replacement of the silicon channel by III-V materials is investigated to increase the electron mobility in the channel and reduce the power consumption. In order to decrease the cost and to take advantage of the microelectronic silicon platform, III-V transistors must be built on Silicon substrates. However, the lattice parameter mismatch between Silicon and the III-V layers leads to a high defects density in the channel and reduces the carrier mobility. This thesis aims to realize III-V transistors on silicon substrate in the CEA-Leti microelectronic clean room. In the frame of this PhD, two integration process are elaborated to realize In0,53Ga0,47As tri-gate transistors on silicon: the molecular bonding of an InGaAs layer grown on a InP substrate, and the direct epitaxy of InGaAs on a silicon substrate. The fabrication steps for InGaAs transistors were developed, taking into account the clean room contamination restriction. InGaAs surface treatment and high-permittivity dielectric deposition by ALD are studied in order to reduce the density of interface states (Dit) and to optimize the EOT. XPS analysis and C(V) measurement are performed at the scale of a 300mm Silicon substrate.

Dans l’industrie de la micro-électronique, les efforts à fournir pour les nouvelles applications développées deviennent de plus en plus contraignants et difficiles à supporter en terme de coût. Les agressions provenant des décharges électrostatiques (ESD) générées par l’environnement direct sur les puces constituent un facteur important de la chute de rendement et donc des coûts. Ces difficultés s’ajoutent aux limites physiques plus strictes pour fabriquer des transistors lorsque l’on aborde des échelles nanométriques. La technologie Silicium sur Isolant (SOI) a été développée afin de contourner cette difficulté, mais l’intégration des protections ESD limite son émergence du fait de la complexité de la mise au point et du développement d’un réseau de protection pour la puce.L’objectif annoncé de ce travail de recherche, effectué en collaboration entre STMicroelectronics le CEA et l’IMEP est d’évaluer les caractéristiques principales de la technologie pour la protection contre les décharges et de proposer une stratégie innovante de protection adaptée au SOI. En effet, à partir de résultats expérimentaux, nous avons pu constater que l’oxyde enterré, le BOX, limite les performances en robustesse et diminue la fenêtre de conception pour le déclenchement des protections. Pour y remédier, une structure commandée bidirectionnelle a été développée sur PDSOI afin de faciliter la dissipation thermique et améliorer la robustesse. Pour prolonger cette solution sur technologie FDSOI, une étude approfondie sur le thyristor afin a été menée afin de porter cette solution. L’analyse de simulation 3D et de résultats silicium ont permis de proposer une stratégie de protections innovantes pour le thyristor sur FDSOI. / In the microelectronics industry, the fabrication process for advanced technological nodes becomes more and more cumbersome and limiting in terms of cost. The electrostatic discharges (ESD) generated by the direct environment affect the circuits and constitute an important factor for the decrease of the yield and thus result in an increase of the costs. Apart from these difficulties, there are also issues arising from the physical limits of transistor integration when reaching the nanoscale.The Silicon on Insulator (SOI) technology was developed in order to bypass this difficulty. However, the integration of ESD protections limits its emergence due to the development complexity and the protection circuit needed. The goal of this work which was a collaboration between STMicroelectronics, CEA and IMEP was to evaluate the principal characteristics of this technology for electrostatic discharge protection and propose a novel protection strategy adapted for SOI.In fact, we were able to confirm from experimental results that the buried oxide (BOX) limits the performances in terms of robustness and narrows the window of conception for the triggering of the protections. A commanded bidirectional structure was developed on PDSOI and proposed as a solution to facilitate the thermal dissipation and improve the robustness.In order to extend this solution on FDSOI technology, a detailed study on the thyristor was performed. Analysis of the 3D simulations and experimental results permitted to propose an innovative strategy for ESD protections on FDSOI.

Les oxydes forment une classe de matériaux qui couvrent un vaste spectre de fonctionnalités: diélectricité, semiconductivité, métallicité, supraconductivité, optique non linéaire, acoustique, piézoélectricité, ferroélectricité, ferromagnétisme... Dans cette thèse nous avons réalisé l'intégration d'oxydes sous forme de couches minces cristallines sur silicium, en utilisant l'épitaxie par jets moléculaires (EJM). Le premier objectif de la croissance d'oxydes cristallins sur silicium est de réaliser des isolateurs de grille à forte constante diélectrique pour les technologies CMOS avancées " sub-22nm ". L'utilisation de l'oxyde de gadolinium (Gd2O3) a été explorée en détail comme un candidat très prometteur pour remplacer l'oxyde de grille traditionnelle qu'est la silice (SiO2). La croissance épitaxiale de Gd2O3 sur le substrat Si (111) a été réalisée en identifiant les conditions de croissance optimale pour obtenir de bonnes propriétés diélectriques avec notamment l'obtention d'une valeur d'EOT de 0,73nm et des courants de fuite compatibles avec les spécifications de l'ITRS pour les nœuds " sub-22nm ". En outre, les propriétés diélectriques de Gd2O3 ont pu être améliorées en effectuant des recuits post-dépôts. L'autre intérêt d'avoir un empilement d'oxydes cristallins sur silicium repose sur leurs applications potentielles dans les technologies " Plus que Moore " ainsi que pour l' " Intégrations hétérogènes". Le système SrTiO3/Si (001) a été étudié comme un système modèle de l'intégration des oxydes sur semi-conducteur. La cristallinité, la qualité de l'interface oxyde-semiconducteur, l'état de surface et le processus de relaxation de STO déposé sur silicium ont été examinés et analysés, permettant de déterminer des conditions de croissance optimales. Plusieurs processus de croissance ont été réalisés et comparées. Finalement, une couche mince de STO de même qualité qu'un substrat massif a pu être obtenue sur silicium avec une bonne cristallinité et une surface atomiquement lisse. A partir des empilements de Gd2O3/Si et SrTiO3/Si, il a été possible d'intégrer sur silicium des oxydes possédant des fonctionnalités variées comme la ferro-(piézo-)électricité (BaTiO3, PZT et PMN-PT), le ferromagnétisme (LSMO) et l'optoélectronique (Ge). Ces couches minces fonctionnelles sur Si peuvent être alors largement utilisées pour des applications de stockage mémoire, les lasers et les cellules solaires, etc.

Les oxydes forment une classe de matériaux qui couvrent un vaste spectre de fonctionnalités: diélectricité, semiconductivité, métallicité, supraconductivité, optique non linéaire, acoustique, piézoélectricité, ferroélectricité, ferromagnétisme… Dans cette thèse nous avons réalisé l’intégration d’oxydes sous forme de couches minces cristallines sur silicium, en utilisant l’épitaxie par jets moléculaires (EJM).Le premier objectif de la croissance d’oxydes cristallins sur silicium est de réaliser des isolateurs de grille à forte constante diélectrique pour les technologies CMOS avancées« sub-22nm ». L’utilisation de l’oxyde de gadolinium (Gd2O3) a été explorée en détail comme un candidat très prometteur pour remplacer l’oxyde de grille traditionnelle qu’est la silice(SiO2). La croissance épitaxiale de Gd2O3 sur le substrat Si (111) a été réalisée en identifiant les conditions de croissance optimale pour obtenir de bonnes propriétés diélectriques avec notamment l’obtention d’une valeur d’EOT de 0,73nm et des courants de fuite compatibles avec les spécifications de l’ITRS pour les noeuds « sub-22nm ». En outre, les propriétés diélectriques de Gd2O3 ont pu être améliorées en effectuant des recuits post-dépôts. L’autre intérêt d’avoir un empilement d’oxydes cristallins sur silicium repose sur leurs applications potentielles dans les technologies « Plus que Moore » ainsi que pour l’« Intégrations hétérogènes». Le système SrTiO3/Si (001) a été étudié comme un système modèle de l'intégration des oxydes sur semi-conducteur. La cristallinité, la qualité de l’interface oxyde-semiconducteur, l’état de surface et le processus de relaxation de STO déposé sur silicium ont été examinés et analysés, permettant de déterminer des conditions de croissance optimales. Plusieurs processus de croissance ont été réalisés et comparées. Finalement, une couche mince de STO de même qualité qu’un substrat massif a pu être obtenue sur silicium avec une bonne cristallinité et une surface atomiquement lisse. A partir des empilements de Gd2O3/Si et SrTiO3/Si, il a été possible d’intégrer sur silicium des oxydes possédant des fonctionnalités variées comme la ferro-(piézo-)électricité(BaTiO3, PZT et PMN-PT), le ferromagnétisme (LSMO) et l’optoélectronique (Ge). Ces couches minces fonctionnelles sur Si peuvent être alors largement utilisées pour des applications de stockage mémoire, les lasers et les cellules solaires, etc. / Oxides form a class of material which covers almost all the spectra of functionalities : dielectricity, semiconductivity, metallicity superconductivity, non-linear optics, acoustics, piezoelectricity, ferroelectricity, ferromagnetism…In this thesis, crystalline oxides have beenintegrated on the workhorse of the semiconductor industry, the silicon, by Molecular Beam Epitaxy (MBE).The first great interest of the epitaxial growth of crystalline oxides on silicon consists in the application of “high-k” dielectric for future sub-22nm CMOS technology. Gadoliniumoxide was explored in detail as a promising candidate of the alternative of SiO2. The pseudomorphic epitaxial growth of Gd2O3 on Si (111) was realized by identifying the optimal growth conditions. The Gd2O3 films show good dielectric properties and particularly an EOTof 0.73nm with a leakage current consistent with the requirements of ITRS for the sub-22nmnodes. In addition, the dielectric behavior of Gd2O3 thin films was further improved by performing PDA treatments. The second research interest on crystalline oxide/Si platform results from its potential application for the “More than Moore” and “Heterogeneous integration” technologies. TheSrTiO3/Si (001) was intensively studied as a paradigm of the integration of oxides on semiconductors. The crystallinity, interface and surface qualities and relaxation process of the STO films on silicon grown at the optimal conditions were investigated and analyzed. Several optimized growth processes were carried out and compared. Finally a “substrate-like” STO thin film was obtained on the silicon substrate with good crystallinity and atomic flat surface. Based on the Gd2O3/Si and SrTiO3/Si templates, diverse functionalities were integrated on the silicon substrate, such as ferro-(piezo-)electricity (BaTiO3, PZT and PMN-PT),ferromagnetism (LSMO) and optoelectronics (Ge). These functional materials epitaxially grown on Si can be widely used for storage memories, lasers and solar cells, etc.