Global ETD Search

11	Test fonctionnel des circuits intégrés digitaux Archambeau, Eric 21 October 1985 (has links) (PDF) L'objet de cette thèse est l'étude de deux méthodes de génération automatique de vecteurs de test pour les circuits intégrés digitaux. Après un rappel des problèmes actuels posés par le test des circuits VLSI (partie I), deux méthodes de génération automatique de vecteurs de test adressant deux types différents d'hypothèses de pannes sont présentées: une méthode heuristique de génération de vecteurs (partie II) et une méthode de test pseudo-exhaustif (partie III) Circuit intégré Circuit VLSI Analyse fonctionnement Contrôle automatique Essai Programme ordinateur Détection panne Coût Circuit numérique Thèse Programme REPTIL Programme P.E.T
12	PAOLA : un système d'optimisation topologique de P.L.A Perez Segovia, Tomas 25 October 1985 (has links) (PDF) Lors de la conception des circuits intégrés VLSI, les Réseaux Logiques Programmables (P.L.A.) permettent le dessin automatique des masques à partir d'une description logique. La surface occupée par ces PLAs peut, dans certains cas, s'avérer prohibitive; d'où l'intérêt des méthodes d'optimisation topologique de ceux-ci. Après avoir défini les différentes représentations possibles des PLAs, on présente l'état en ce qui concerne l'optimisation topologique des PLAs. La méthode des «Lignes Brisées» est ensuite détaillée en insistant sur les heuristiques choisies ainsi que sur les interactions qui existent entre l'étape d'optimisation et l'étape de tracé des connexions internes. On termine par une présentation globale du système PAOLA d'optimisation topologique et dessin de PLAs Circuit intégré Circuit VLSI Conception assistée Masque Réseau logique programmable Optimisation Topologie Description Représentation Interconnexion Système PAOLA
13	SILICIEL : Contributions à l'architecture des cicuits intégrés at à la compilation du silicium Schoellkopf, Jean-Pierre 22 April 1985 (has links) (PDF) Cette thèse présente des contributions dans les domaines de l'architecture des ordinateurs réalisés sous la forme d'un Circuit Intégré. Un assembleur de silicium, appelé LUBRICK, permet de décrire, dans un langage de programmation, la constitution d'un assemblage hiérarchisé de cellules pour réaliser la description complète des masques d'un Circuit Intégré. La compilation du silicium, discipline qui consiste à déduire les masques d'un circuit en partant d'une description fonctionnelle, est ici abordée sous un angle pratique, avec la présentation d'un compilateur prototype d'une forme de partie contrôle et des présentations de modèles topologiques de parties opératives et de parties contrôle qui servent de cible au compilateur Circuit intégré Circuit VLSI Architecture Masque Description Langage assembleur Langage ordinateur Technologie MOS Compilateur Silicium Prototype Conception assistée Programme ordinateur Thèse
14	Mécanisme prédictif d'évaluation des caractéristiques géométriques des circuits VLSI Suwardi, Iping Supriana 03 June 1985 (has links) (PDF) Le travail présenté dans cette thèse porte sur le domaine de l'aide à la construction du plan de masse de circuits VLSI. Cette construction est basée sur une évaluation topologique prédictive et une approche hiérarchisée. FLOPE est un éditeur interactif permettant la construction d'un plan masse de manière structurée. Il est essentiellement destiné à communiquer avec des évaluateurs existants ou à venir. Son rôle dans la conception hiérarchique est notamment: d'anticiper les problèmes de composition grâce è l'évaluation prévisionnelle de surface, de forme et d'interconnexions lors de l'étape de décomposition; d'absorber souplement les modifications topologiques grâce à un mécanisme de propagation. FLOPE a été implanté en langage CEYX-Le-Lisp Circuit intégré Conception assistée Circuit VLSI Tracé graphique Masque Topologie Structure hiérarchisée Interconnexion Compilateur Silicium Description Construction modulaire Langage ordinateur Système CAPRI
15	Correction et traitement d'images des circuits VLSI issues d'un microscope électronique à balayage Zolghadrasli, Alireza 22 April 1985 (has links) (PDF) La croissance de la complexité des Circuits Intégrés (CI) conduit à rechercher de nouveaux outils pour la mise au point de CI prototypes. La possibilité de «voir travailler» un circuit en utilisant un Microscopie Electronique à Balayage (MEB) exploité en mode de contraste de potentiel semble être une (la) solution possible. Ce contexte permet en effet de relever les états logiques et électriques au niveau des composants internes (transistors). Les zones à analyser sont choisies par le concepteur, soit sur l'image observée soit à partir de sa description issue des outils de CAO. Dans ce cadre sont présentés ici: le contexte des travaux: l'outil d'Analyse des CI par Microscopie Electronique; l'étude des déformations géométriques et optiques des images obtenues; une proposition de solution en vue de permettre une corrélation entre l'image des circuits et leur description Circuit intégré Circuit VLSI Microscopie électronique balayage Conception assistée Prototype Traitement image Corrélation Aberration optique Correction Vérification
16	Analyse de défaillances de circuits VLSI par microscopie électronique à balayage Bergher, Laurent 07 June 1985 (has links) (PDF) Cette thèse concerne l'analyse de défaillances de circuits VLSI et plus particulièrement la détection de défauts sur des circuits (microprocesseurs) à structure non connue. Une méthodologie basée sur balayage fonctionnant en contraste de potentiel est proposée. Les différents outils nécessaires à la mise en œuvre de cette méthodologie sont ensuite développés. les principaux résultats obtenus sont exposés, résultats permettant de démontrer la faisabilité de cette méthodologie. Une deuxième partie décrit un dispositif original de formation et de mémorisation d'images à semi-conducteur réalisable en technologie MOS. Les principales caractéristiques de ce capteur sont présentées ainsi que les résultats de mesures effectuées sur un circuit prototype. Enfin des améliorations de ce dispositif sont proposés Circuit intégré Circuit VLSI Détection Défaut cristallin Microscopie électronique balayage Méthodologie Défaillance Mémoire Dispositif semiconducteur Imageur Technologie MOS Prototype Microprocesseur
17	Projet ACIME : analyse des circuits intégrés par microscopie électronique (ACIME project: integrated circuit analysis by electronic microscopy) Laurent, Jacques 22 October 1984 (has links) (PDF) L'accroissement de la densité d'intégration des circuits intégrés exige des moyens de contrôle d'une extrème précision. La microscopie électronique à balayage en contraste de potentiel convient particulièrement. La thèse présente tous les aspects: organisation, observabilité, méthodes d'observation, modes de traitement et les applications à la mise au point de circuits prototypes, l'analyse des défaillances, le contrôle de qualité, la recherche des limites de fonctionnement, la restructuration. Discussion de la nécessité du développement de méthodologies d'utilisation Circuit intégré Circuit VLSI Microscopie électronique balayage Contraste Conception circuit Prototype Détection défaut Contrôle qualité Circuit ULSI Projet ACIME
18	Étude d'une machine cellulaire pour la simulation logique de circuits intégrés Bernard, Jean-Pierre 03 July 1985 (has links) (PDF) Cette thèse propose une architecture cellulaire pour la simulation logique. Une première partie présente la simulation logique. Les modélisations, algorithmes, structures des simulateurs classiques sont décrits. Un recensement et une étude sommaire des machines spécialisées existantes sont proposés ainsi qu'une classification des machines cellulaires. Une deuxième partie présente les spécifications d'une architecture cellulaire et propose des solutions aux problèmes d'affectation et d'acheminement soulevés. Une troisième partie décrit la cellule de base d'une manière détaillée dans un réseau 8×8 et évalue la complexité et les performances attendues. Une dernière partie expose les performances globales de simulation du réseau de base et cite quelques extensions dans et hors de la simulation logique Simulation ordinateur Simulation logique Circuit intégré Architecture système Construction modulaire Conception assistée Circuit VLSI Algorithme Modélisation Simulateur Performance Porte logique Interconnexion Système hiérarchisé Circuit logique
19	Implantation automatisée de circuits précaractérisés et prédiffusés Tsitsimis, Jean 18 October 1984 (has links) (PDF) L'objet de la thèse est l'étude des méthodes d'implantation automatisée de deux types de circuits: précaractérisés et les circuits prédiffusés. On propose des méthodes et des logiciels effectuant une initialisation du placement des blocs qui est améliorée par transformations élémentaires successives. Les méthodes sont principalement des méthodes stochastiques et des méthodes d'analyse factorielle. Un «préroutage» des connexions conduit à un écartement des blocs assurant le tracé total des équipotentiels. Etude de l'implantation des circuits dans les réseaux prédiffusés de technologie CML (current mode logic). Elle est effectuée en trois phases: affectation des portes logiques au quadrant, placement à l'intérieur de chaque quadrant, et tracé des connexions Circuit intégré Circuit VLSI Conception circuit Conception assistée Bloc Bibliothèque Topologie Connexion électrique Circuit logique Algorithme Arrangement Optimisation Borne électrique Logiciel Méthode graphe Croisement à niveau différent
20	Assemblage et génération automatique des dispositifs périphériques de PLA complexes Hmimid, Mohamed 12 November 1984 (has links) (PDF) Outil de génération et d'assemblage automatique dans le système PAOLA des dispositifs périphériques des PLA complexes. Le programme GATA génèse automatiquement des amplificateurs d'entrées, de sorties et d'interface. Il possède une optimisation électrique, et géométrique et topologique effectué sous les contraintes de placement des entrées-sorties, une bibliothèque de cellules qui contient la description de l'ensemble des dispositifs périphériques du PLA, une adaptabilité à une technologie nouvelle. AQUARIUM est un programme d'assemblage automatique de dispositifs des PLA. Ce programme tient compte de l'environnement des PLA ainsi que des contraintes fournies par le concepteur pour effectuer un assemblage des amplificateurs avec la matière ET/OU Conception assistée Programme ordinateur Assemblage Fabrication assistée Génération Circuit VLSI Masque Essai Circuit intégré Fabrication microélectronique Amplificateur Conception circuit Système PAOLA Programme GATA Programme AQUARIUM Réseau logique programmation

Search results