真核生物在遺傳資訊核糖核酸實際轉譯成蛋白質之前，可能受環境、序列上的特定二級結構、特定部分序列樣式……等影響，而製造出目的、功能不同的蛋白質，這項生物機制稱為選擇性接合。目前對於選擇性接合機制的形成原因、根據何項資訊作選擇性調控，尚未有全面性的研究足以判斷。本研究嘗試透過發展適當的資料探勘技術，分析大量核糖核酸序列，找出可能影響選擇性接合的序列樣式。 選擇性接合可分為七種類型，我們針對其中一類稱為跳接式選擇性接合的基因資料，根據分析該資料的特性，提出兩類型的容錯資料探勘方法與流程，分別是全序列樣式探勘與轉化重複結構樣式探勘。前者對發生跳接式選擇性接合的整段intron序列，找出所有容錯頻繁樣式。再利用Kum[18]等人提出的一致性序列樣式的近似探勘方法，找出足以代表同一群聚中所有頻繁容錯樣式的一致性序列樣式。 轉化重複結構樣式探勘的作法則是先找出intron序列的前後部分區段中，可能具有容錯轉化重複樣式的序列集合。再進行容錯頻繁樣式探勘與一致性序列樣式的近似探勘方法。由於轉化重複樣式是生物序列中常見的一種序列結構，可能透過該類型結構，影響跳接式選擇性接合的發生方式。因此利用這樣的探勘方法，我們可以找到可能的具重要決定性轉化重複結構樣式。 最後，我們對兩個選擇性接合資料集合Avatar-120和ISIS-54，進行全序列樣式探勘與轉化重複結構樣式探勘實驗，討論發掘出序列樣式的支持度及平均錯誤率。並進一步與Miriami[24]等人研究發表的兩個樣式比較，利用整體序列最佳並列排比，評估樣式間的差異性，以發掘出“新穎”的樣式。 / Before RNA sequences are translated into proteins, eukaryotes may produce different functional proteins from the same RNA sequences. It is due to influence of environment, second structure, specific substring pattern, etc. This mechanism is named alternative splicing. At present, there are still not enough research to judge causes and critical information of alternative splicing. We try to develop suitable data mining technologies to analyze large number of RNA sequences, and find out possible patterns affecting alternative splicing. Basically, there are seven possible types of alternative splicing. We focus on “exon skipping” type. According to the analysis of exon skipping data, we propose two fault-tolerant data mining methods and procedures: “Full Sequence Pattern Mining (FSPM)” and “Inverted Repeat Pattern Mining (IRPM).” Full sequence pattern mining method can be applied to mine all fault-tolerant frequent substrings in the whole intron sequences, and then get consensus sequential patterns using ApproxMap method proposed by Kum[18]. Inverted repeat pattern mining method can be used to look for consenesus patterns with structure of inverted repeat. Because inverted repeat patterns are often appeared in biological sequences and such structural patterns may result in exon skipping. We could discover some important patterns by this method. Finally, we mined patterns from two alternative splicing databsets “Avatar-120” and “ISIS-54”by above two proposed methods. The support and average fault number of mined patterns were discussed. These patterns were also used global alignment method as compared with two patterns (C / G-rich) discovered by Miriami[24]. Novel patterns measured by discrimination were reported.

La problématique de recherche abordée dans ce mémoire de thèse découle de l’étude approfondie d’une association convertisseur-machine dédiée aux modes traction et recharge d’un véhicule électrique. Il s’agit d’un onduleur triphasé constitué de trois onduleurs monophasés connectés à une machine triphasée à phases indépendantes.Dans le chapitre II, une étude comparative entre deux solutions industrielles montre que l’architecture étudiée offre des caractéristiques compétitives notamment en termes de rendement global du convertisseur, performances mécaniques, et surface de silicium nécessaire.Par ailleurs, outre la possibilité de mutualiser les trois fonctions du véhicule que sont la traction, la recharge (rapide ou lente) et l’assistance du réseau électrique, cette topologie offre plusieurs atouts : des possibilités variées d’alimentation et donc un potentiel intéressant de reconfiguration en marche dégradée. La thématique abordée dans les chapitres III et IV est donc centrée sur l’optimisation des stratégies de contrôle de cette structure vis-à-vis de deux types de défauts : les imperfections intrinsèques du système d’une part et les défaillances accidentelles d’autre part.Dans un premier temps, un travail approfondi sur les méthodes de modulation de largeur d’impulsion a permis de synthétiser une stratégie offrant une faible sensibilité vis-à-vis des imperfections de la commande et de la non-linéarité du convertisseur. Dans un second temps, il a été montré qu’en cas de défaillance d’un composant à semi-conducteur, il était obligatoire de recourir à la reconfiguration matérielle de la topologie. L’architecture permettant la continuité de service a été étudiée du point de vue de sa commande. Son analyse nous a amenés à proposer une structure de contrôle basée sur des solutions automatiques simples et efficaces. Finalement, le principe du fonctionnement en marche dégradée a été étendu au fonctionnement normal dans le but d’en améliorer le rendement sur cycle. / This Ph.D. thesis focuses on a novel combination of a frequency converter and an electric machine specially dedicated to traction drive and battery recharging modes of an electric vehicle (EV). This power architecture is composed of a six legs voltage inverter connected to a three-phase open-end winding machine. Chapter II details a quantitative comparison between two industrial power architectures and concludes that the SOFRACI powertrain is a competitive solution in terms of power converter efficiency, drive mechanical performances, and required silicon area.This architecture offers the attractive possibility of combining three important functions: traction and braking, battery charging and connecting the energy storage to a smart grid. In addition, this topology offers several advantages such as various motor feeding possibilities and a high degree of reconfiguration in degraded operating mode. The third and fourth chapters of this thesis concern the optimization of control strategies with regard to two types of faults: firstly the inherent imperfections in the converter itself (non modeled non-linearity and ineffective synchronization of control values) and secondly accidental failures. In the first case, an analysis of the pulse width modulation (PWM) methods enables the creation of a PWM strategy with a very low sensitivity to PWM uncertainties and the non-linear behavior of the power converter.In the second case, in the event of a faulty semiconductor device, it is shown that a hardware reconfiguration is required to enable an emergency traction mode. The sustainability of the traction mode is then examined with respect to the control strategy. This analysis leads to an innovative control structure based on basic and easy to implement solutions. Finally, the degraded mode operation principles have been extended to normal mode operation for the purpose of enhancing the cycle efficiency.

Le sujet de cette thèse s'inscrit dans le cadre des systèmes tolérants aux défauts sous contraintes avec prise en considération de la dégradation des performances. L'objectif principal de ce travail consiste à considérer la gestion des références comme une partie intégrante du système de commande tolérant aux défauts. Dans la littérature, la plupart des méthodes actives de tolérance aux défauts supposent que le recouvrement du système nominal est toujours possible et que les performances nominales sont toujours atteignables. Cette condition est peu réaliste dans la pratique puisque plusieurs éléments empêchent le système reconfiguré de revenir à son mode de fonctionnement nominal. Dans le domaine industriel, l'ensemble des contraintes du système est un handicap majeur qui limite le fonctionnement nominal d'un système à des plages fonctionnelles bien définies. Ces plages fonctionnelles sont énormément réduites après l'apparition de certains défauts dits sévères et qui affectent généralement les actionneurs. Par conséquent, cette hypothèse de recouvrement des performances nominales dans le cas des systèmes sous contraintes limite l'ensemble des défauts traités par ces méthodes classiques à quelques défauts dits mineurs. Afin de remédier a ce problème, une architecture de reconfiguration structurée en deux niveaux est proposée. Le premier concerne les algorithmes classiques de reconfiguration en agissant sur un contrôleur reconfigurable, et le deuxième agit sur le module de gestion des références conçu à base d'un gouverneur de référence avec offset. La connaissance exacte du modèle en post-défaut nécessite un système de détection et diagnostic de défaut qui permet d'estimer l'amplitude de défaut, ce qui conduit à la synthèse d'un observateur adaptatif d'estimation de défaut à base de LMI. Afin de synchroniser le déroulement du processus FTC, deux indices ont été conçus. Le premier indice porte sur le mécanisme de décision permettant de sélectionner le/les niveau(x) de reconfiguration nécessaire(s) à l'accommodation du défaut. Le deuxième indice permet d'évaluer le niveau de dégradation du système « post-défaut ». Une dégradation de performance est toujours admise tant que les consignes de sécurité sont respectées / The subject of this thesis is part of fault tolerant control systems under constraints with consideration of performance degradation. The main objective of this work is to consider the reference management as an integral part of the fault tolerant control system. In the literature, the most active methods of fault tolerance imply that recovery of the nominal system is always possible and that performance ratings are still achievable. This requirement is unrealistic in practice because several factors prevent the system reconfigured back to its nominal operating mode. In industry, the set of system constraints is a major problem which limits the nominal operating of the system to defined functional ranges. These functional ranges are reduced dramatically after the occurrence of some faults known as severe faults that generally affect the capacity of actuators. Therefore, this assumption of nominal performance recovery in the case of systems under constraints limits the set of faults treated with these conventional methods to a few minor faults. To remedy this problem, architecture of reconfiguration structured in two levels is proposed. The first level concerns the conventional reconfiguration algorithms acting on a reconfigurable controller, and the second acts on the module of reference management based on a reference-offset governor. The exact knowledge of the post-fault model requires a fault detection and diagnosis system to estimate the magnitude of fault, which led to the synthesis of an adaptive observer based LMI for estimating fault. To synchronize the FTC process flow, two indices have been designed. The first index refers to the decision mechanism for selecting the reconfiguration level required for the accommodation of the fault. The second index used to evaluate the level of the degradation of the system "post-fault". The performance degradation is still allowed as long as safety instructions are respected

Cette thèse porte sur la représentation T-S des systèmes non linéaires et les non-linéarités qui leur sont associées (saturation et paramètres variants dans le temps) pour la commande et le diagnostic. Ainsi, une nouvelle approche utilisant la transformation par secteurs non linéaires permet de ré-écrire le système sous forme polytopique en prenant en compte la présence de paramètres variants dans le temps. Cette forme polytopique est ensuite utile pour la synthèse d'observateurs assurant l'estimation simultanée de l'état et des paramètres du système. Une application au diagnostic est également considérée en comparant les valeurs des paramètres estimés en ligne avec leurs valeurs nominales supposées connues et représentatives du mode de fonctionnement non défaillant. Concernant la commande, la contrainte de saturation est représentée sous forme de modèle T-S et est intégrée au modèle du système. La synthèse de plusieurs lois de commande assurant la stabilité du système bouclé, en prenant en compte les limites de saturation est proposée. La poursuite de modèle de référence est également traitée avec la mise en évidence des conditions structurelles de poursuite pour les modèles non linéaires sous forme T-S. L'accent est mis sur les différents critères de choix de commande en fonction des buts recherchés / A first contribution of this thesis is to propose a systematic procedure to deal with the state and parameter estimation for nonlinear time-varying systems. It consists in transforming the original system into a T-S model with unmeasurable premise variables using the sector nonlinearity transformation. Then a joint state and parameter observer is designed and the convergence conditions of the joint state and parameter estimation errors are established. The second contribution of this thesis is the stabilization problem under saturation constraints. In fact, we aim to present a new approach for the saturation nonlinearity study, where the sector nonlinearity transformation is used to represent the nonlinear behaviour of a saturated actuator under a T-S form. The T-S representation of the saturation is used to integrate the limitation constraints into the control synthesis, such that the system stability is ensured and the controller gains are calculated according to the saturation level. The model reference tracking control problem is also addressed. It aims to highlight the encoutered difficulties and the proposed solutions to achieve the tracking objective. Through analytical studies, by presenting clear structural conditions and control strategies, we try to point and answer some major interogations, that are : "how the model reference is to be chosen ? " and "which tracking criterion to consider to achieve a certain objective ? ". The case of constrained control input is also considered with a special focus on the anticipation for the saturated control

Cette thèse traite le problème de l'estimation d'état, du diagnostic et de commande tolérante aux défauts des systèmes non linéaires représentés par un modèle de Takagi-Sugeno (T-S) à variables de prémisse non mesurables. De nombreux algorithmes pour la synthèse d'observateurs robustes vis-à-vis des perturbations, des imperfections de modélisation et des entrées inconnues sont présentés en se basant sur quatre types d'observateurs : les observateursproportionnels, les observateurs à entrées inconnues, les observateurs proportionnel intégral (PI) et multi-intégral (PMI). Par la suite, ces derniers sont utilisés pour le diagnostic de fautes affectant des systèmes non linéaires. Ceci est réalisé au moyen de trois stratégies. La première utilise l'observateur à entrée inconnue par découplage afin de rendre l'observateur insensible à certains défauts et permettre de détecter et d'isoler les défauts en construisant des bancs d'observateurs. En raison des conditions structurelles souvent insatisfaites, le découplage total des défauts de l'erreur d'estimation d'état n'est pas réalisable. Afin de s'affranchir de ces contraintes, la seconde stratégie utilise les observateurs PI et PMI pour estimer simultanément l'état et les défauts du système. La troisième stratégie qui utilise le formalisme H8 vise à concevoir un générateur de résidus minimisant l'influence des perturbations et maximisant l'influence des défauts. Un choix adéquat des paramètres du générateur de résidus permet la détection, la localisation et l'estimation des défauts. Enfin, une loi de commande tolérante aux défauts par poursuite de trajectoire d'un modèle de référence estproposée en exploitant les observateurs PI et PMI / This thesis deals with state estimation, fault diagnosis and fault tolerant control of nonlinear systems represented by a Takagi-Sugeno model with unmeasurable premise variables. The problem of state estimation of nonlinear systems with T-S model with unmeasurable premise variable is explored. Algorithms for robust observers synthesis with respect to perturbations, modeling uncertainties and unknown inputs are afterward presented. These algorithms are based on four kinds of observers called proportional, unknown input observers (UIOs), proportional-integral (PI) and multiple-integral (PMI) . The application on model-based diagnosis is studied based on three strategies. The first one uses unknown input observer to decouple some faults and makes the observers insensitive to certain faults. This allows to detect and isolate faults by constructing observers banks. Due to strong structural conditions on designing UIOs decoupling the faults on the state estimation error is not possible. To avoid this problem, the second strategy uses PI and PMI observers in order to estimate simultaneously the state and the faults of the system. The third strategy uses the H8 formalism. This aims to minimize the influence of perturbations and to maximize the effects of faults on the residual signal. An adequate choice of the residual generator parameters allows to detect, to isolate and to estimate the faults affecting the system. Lastly, a fault tolerant control law is proposed by reference trajectory tracking based on the use of PI and PMI observers

Le principal objectif de nos travaux était l’établissement de modèles suffisamment précis pour étudier le comportement des machines électriques en présence d’un défaut de court-circuit entre spires et d’en déduire les signatures pertinentes pour la détection de ce type de défaut. L’autre objectif était de dimensionner des machines électriques à courant de court-circuit d’amplitude limitée pour réduire le risque de propagation du défaut. La première approche de modélisation consiste à effectuer une étude complète en utilisant la méthode d’éléments finis pas à pas dans le temps. Les résultats obtenus par ce modèle "éléments finis" concernant une MSAP et une MAS, saines et aussi en présence de plusieurs défauts "entre spires" de niveaux de sévérité différents, concordent avec ceux obtenus expérimentalement sur deux bancs d’essai. La seconde approche a consisté à mettre au point un modèle "circuits électriques" dont la complexité dépend du type de structure magnétique et du type de bobinage de la machine étudiée. Nous avons proposé deux méthodes de détermination des paramètres : 1- des méthodes numériques (éléments finis) ; 2- l’établissement des nouvelles expressions analytiques. Dans le dernier chapitre, une méthode basée sur la segmentation des aimants sous un pôle qui n’est en fait qu’une démultiplication du nombre de pôles au rotor sans modification du bobinage statorique est proposée est utilisé pour réduire le courant de défaut / The main objective of this research is to establish the sufficiently precise models to study the behavior of electrical machines in the presence of inter-turn short circuit fault and then find the relevant signatures to detect this type of fault. The other objective is to design a limited short-circuit current electrical machines to reduce the risk of fault development. The first modeling approach is a comprehensive study using the time stepping finite element method. The results obtained by this model "finite element" on a MSAP and MAS, healthy and faulty, for different levels of fault severity, are close with those obtained experimentally by two test benches. The second approach is to develop a model circuit electric, whose complexity depends on the type of magnetic structure and the type of machine winding. We have proposed two methods for determining the model parameters: 1 - numerical methods (FEM) which require long time bur very precise; 2 – establish new analytical expressions which is fast but less precise. In the last part, a method based on segmentation of the magnet is presented in order to reduce the short circuit current. The segmented PM motor contains the reduced fault current and can be used in the application which requires high degree of reliability

La récupération d'énergie thermique basée sur les générateurs thermoélectriques (TEG) est utilisée dans de nombreuses applications telles que les dispositifs médicaux auto-alimentés. La sûreté de fonctionnement et la continuité de service de ces systèmes sont aujourd'hui des préoccupations majeures. Ainsi, toute défaillance au niveau d'un des interrupteurs commandables de la circuiterie électronique d'interface peut provoquer de graves dysfonctionnements du système. Tout défaut non détecté et non compensé peut mettre en danger l'ensemble du système et interrompt l'alimentation en énergie de la charge. Par conséquent, la mise en œuvre d'une compensation de défaut efficace et rapide est impérative afin d'assurer la continuité de service. Dans ces travaux de recherche, nous étudions la continuité de service d'une interface électronique pour TEG basée sur une conversion à deux étages Buck/Buck-Boost cascadés. Une modélisation électrique générique (modèle de Thévenin) du TEG sous différentes conditions de fonctionnement et prenant en compte l'ensemble des résistances thermiques de contact est tout d'abord présentée. Ensuite, une méthode de compensation de défaut de type circuit-ouvert au niveau de l'interrupteur commandable de l'un des deux convertisseurs DC-DC est également proposée. Nous présentons une topologie originale de convertisseur DC-DC à tolérance de pannes, sans redondance matérielle classique. Cette topologie permet d'assurer la continuité de service du système de récupération d'énergie en mode nominal. Les études théoriques ont été validées par simulation et par des tests expérimentaux / Thermal energy harevsting based on thermoelectric generators is used in many applications such as self-powered medical devices. The reliability and continuity of service of these systems are now major concerns. Furthermore, any failure in the controllable switch of the electronic interface circuitry can cause serious system malfunctions. Any undetected and uncompensated fault can endanger the entire system and interrupt the power supply to the load. Therefore, the implementation of an efficient and rapid fault compensation is imperative in order to ensure the continuity of service. In this research, we study the continuity of service of an electronic interface for TEG, based on a two-stage conversion cascaded Buck/Buck-Boost. A generic electrical modeling of the TEG model under different operating conditions and with taking into account all the thermal contact resistances is first presented. Next, an open-circuit fault compensation method of the controllable switch of one of the two DC-DC converters is also proposed. We present an original fault-tolerant DC-DC converter topology with no conventional hardware redundancy. This topology ensures the continuity of service of the energy recovery system in nominal mode. Theoretical studies were validated by simulation and experimental tests

Esta tese estuda a utilização da aritmética computacional para criptografia de chave pública (PKC Public-Key Cryptography) e investiga alternativas ao nível da arquitetura de sistema criptográfico em hardware que podem conduzir a uma redução no consumo de energia, considerando o baixo consumo de potência e o alto desempenho em dispositivos portáteis com energia limitada. A maioria desses dispositivos é alimentada por bateria. Embora o desempenho e a área de circuitos consistem desafios para o projetista de hardware, baixo consumo de energia se tornou uma preocupação em projetos de sistema críticos. A criptografia de chave pública é baseada em funções aritméticas como a exponenciação e multiplicação módulo. PKC prove um esquema de troca de chaves autenticada por meio de uma rede insegura entre duas entidades e fornece uma solução de grande segurança para a maioria das aplicações que devem trocar informações sensíveis. Multiplicação em módulo é largamente utilizada e essa operação aritmética é mais complexa porque os operandos são números extremamente grandes. Assim, métodos computacionais para acelerar as operações, reduzir o consumo de energia e simplificar o uso de tais operações, especialmente em hardware, são sempre de grande valor para os sistemas que requerem segurança de dados. Hoje em dia, um dos mais bem sucedidos métodos de multiplicação em módulo é a multiplicação de Montgomery. Os esforços para melhorar este método são sempre de grande importância para os projetistas de hardware criptográfico e de segurança em sistemas embarcados. Esta pesquisa trata de algoritmos para criptografia de baixo consumo de energia. Abrange as operações necessárias para implementações em hardware da exponenciação e da multiplicação em módulo. Em particular, esta tese propõe uma nova arquitetura para a multiplicação em módulo chamado \"Parallel k-Partition Montgomery Multiplication\" e um projeto inovador em hardware para calcular a exponenciação em módulo usando o sistema numérico por resíduos (RNS). / This thesis studies the use of computer arithmetic for Public-Key Cryptography (PKC) and investigates alternatives on the level of the hardware cryptosystem architecture that can lead to a reduction in the energy consumption by considering low power and high performance in energy-limited portable devices. Most of these devices are battery powered. Although performance and area are the two main hardware design goals, low power consumption has become a concern in critical system designs. PKC is based on arithmetic functions such as modular exponentiation and modular multiplication. It produces an authenticated key-exchange scheme over an insecure network between two entities and provides the highest security solution for most applications that must exchange sensitive information. Modular multiplication is widely used, and this arithmetic operation is more complex because the operands are extremely large numbers. Hence, computational methods to accelerate the operations, reduce the energy consumption, and simplify the use of such operations, especially in hardware, are always of great value for systems that require data security. Currently, one of the most successful modular multiplication methods is Montgomery Multiplication. Efforts to improve this method are always important to designers of dedicated cryptographic hardware and security in embedded systems. This research deals with algorithms for low-power cryptography. It covers operations required for hardware implementations of modular exponentiation and modular multiplication. In particular, this thesis proposes a new architecture for modular multiplication called Parallel k-Partition Montgomery Multiplication and an innovative hardware design to perform modular exponentiation using Residue Number System (RNS).

Esta tese estuda a utilização da aritmética computacional para criptografia de chave pública (PKC Public-Key Cryptography) e investiga alternativas ao nível da arquitetura de sistema criptográfico em hardware que podem conduzir a uma redução no consumo de energia, considerando o baixo consumo de potência e o alto desempenho em dispositivos portáteis com energia limitada. A maioria desses dispositivos é alimentada por bateria. Embora o desempenho e a área de circuitos consistem desafios para o projetista de hardware, baixo consumo de energia se tornou uma preocupação em projetos de sistema críticos. A criptografia de chave pública é baseada em funções aritméticas como a exponenciação e multiplicação módulo. PKC prove um esquema de troca de chaves autenticada por meio de uma rede insegura entre duas entidades e fornece uma solução de grande segurança para a maioria das aplicações que devem trocar informações sensíveis. Multiplicação em módulo é largamente utilizada e essa operação aritmética é mais complexa porque os operandos são números extremamente grandes. Assim, métodos computacionais para acelerar as operações, reduzir o consumo de energia e simplificar o uso de tais operações, especialmente em hardware, são sempre de grande valor para os sistemas que requerem segurança de dados. Hoje em dia, um dos mais bem sucedidos métodos de multiplicação em módulo é a multiplicação de Montgomery. Os esforços para melhorar este método são sempre de grande importância para os projetistas de hardware criptográfico e de segurança em sistemas embarcados. Esta pesquisa trata de algoritmos para criptografia de baixo consumo de energia. Abrange as operações necessárias para implementações em hardware da exponenciação e da multiplicação em módulo. Em particular, esta tese propõe uma nova arquitetura para a multiplicação em módulo chamado \"Parallel k-Partition Montgomery Multiplication\" e um projeto inovador em hardware para calcular a exponenciação em módulo usando o sistema numérico por resíduos (RNS). / This thesis studies the use of computer arithmetic for Public-Key Cryptography (PKC) and investigates alternatives on the level of the hardware cryptosystem architecture that can lead to a reduction in the energy consumption by considering low power and high performance in energy-limited portable devices. Most of these devices are battery powered. Although performance and area are the two main hardware design goals, low power consumption has become a concern in critical system designs. PKC is based on arithmetic functions such as modular exponentiation and modular multiplication. It produces an authenticated key-exchange scheme over an insecure network between two entities and provides the highest security solution for most applications that must exchange sensitive information. Modular multiplication is widely used, and this arithmetic operation is more complex because the operands are extremely large numbers. Hence, computational methods to accelerate the operations, reduce the energy consumption, and simplify the use of such operations, especially in hardware, are always of great value for systems that require data security. Currently, one of the most successful modular multiplication methods is Montgomery Multiplication. Efforts to improve this method are always important to designers of dedicated cryptographic hardware and security in embedded systems. This research deals with algorithms for low-power cryptography. It covers operations required for hardware implementations of modular exponentiation and modular multiplication. In particular, this thesis proposes a new architecture for modular multiplication called Parallel k-Partition Montgomery Multiplication and an innovative hardware design to perform modular exponentiation using Residue Number System (RNS).

L’objectif de cette thèse est de proposer des stratégies de diagnostic dans le cas d'une commande en vitesse sans capteur mécanique (vitesse/position) d’une machine asynchrone triphasée en présence de défaut d'ouverture des transistors IGBT (Insulated Gate Bipolar Transistor) de l’onduleur. Une étude de l’impact de ces défauts sur les performances de ces structures sans capteur mécanique en termes de stabilité et de robustesse des observateurs en mode dégradé est présentée. Un observateur par mode glissant (Sliding Mode Observer) à base de modèle est développé et validé expérimentalement en vue de la commande sans capteur mécanique de la machine asynchrone triphasée. Les signaux issus de l’observateur (approche modèle) sont utilisés conjointement avec ceux mesurés (approche signale) pour former une approche hybride de diagnostic de défauts des transistors IGBT de l’onduleur. Un observateur par mode glissant d’ordre 2 à base d’un algorithme Super-Twisting est ensuite développé en vue d’améliorer la stabilité et d’assurer la continuité de fonctionnement du système en présence d'un défaut afin de pouvoir appliquer une stratégie de commande tolérante aux défauts dans les meilleures délais et conditions de fonctionnement. / The main goal of this thesis is to propose diagnostic strategies in the case of a sensorless speed control of a three-phase induction motor under an opened-switch or opened-phase fault. A qualitative analysis of the performances, in terms of stability and robustness, of sensorless control applied to the electrical drive in pre-fault and post-fault operation modes is presented. A model-based sliding mode observer is developed and experimentally validated for sensorless speed control of three-phase induction motor. The signals issued from the observer (model approach) as well as the measured ones (signal approach) are simultaneously used to form a hybrid approach for inverter open-switch fault detection and identification. A second-order sliding mode observer based on Super-Twisting algorithm (STA) is also developed to improve the stability and to ensure the continuity of operation of the electrical drive especially during transient states induced by the fault, permitting thus to apply the reconfiguration step without losing the control