Le travail présenté dans cette thèse a pour objectif de proposer et d'évaluer les performances de différentes techniques de suppression de bruit impulsif de type asynchrone adaptées aux transmissions sur courants porteurs en lignes (CPL) indoor. En effet, outre les caractéristiques physiques spécifiques à ce type de canal de transmission, le bruit impulsif asynchrone reste la contrainte sévère qui pénalise les systèmes CPL en terme de QoS. Pour remédier aux dégradations dues aux bruits impulsifs asynchrones, les techniques dites de retransmission sont souvent très utilisées. Bien qu'elles soient efficaces, ces techniques de retransmission conduisent à une réduction de débit et à l'introduction de délais de traitement supplémentaires pouvant être critiques pour des applications temps réel. Par ailleurs, plusieurs solutions alternatives sont proposées dans la littérature pour minimiser l'impact du bruit impulsif sur les transmissions CPL. Cependant, le nombre de techniques, qui permettent d'obtenir un bon compromis entre capacité de correction et complexité d'implantation reste faible pour les systèmes CPL. Dans ce contexte, nous proposons dans un premier temps d'utiliser un filtre linéaire adaptatif : le filtre de Widrow, nommé aussi ADALINE (ADAptive LInear NEuron), que nous utilisons comme méthode de débruitage pour les systèmes CPL. Pour améliorer les performances du débruitage effectué à l'aide d'ADALINE, nous proposons d'utiliser un réseau de neurones (RN) non linéaire comme méthode de débruitage. Le réseau de neurones est un bon outil qui est une généralisation de la structure du filtre ADALINE. Dans un deuxième temps, pour améliorer les performances du débruitage par un réseau de neurones, nous proposons un procédé d'annulation du bruit impulsif constitué de deux algorithmes : EMD (Empirical Mode Decomposition) associé à un réseau de neurones de type perceptron multicouches. L'EMD effectue le prétraitement en décomposant le signal bruité en signaux moins complexes et donc plus facilement analysables. Après quoi le réseau de neurones effectue le débruitage. Enfin, nous proposons une méthode d'estimation du bruit impulsif utilisant la méthode GPOF (Generalized Pencil Of Function). L'efficacité des deux méthodes, EMD-RN et la technique utilisant l'algorithme GPOF, est évaluée en utilisant une chaîne de simulation de transmission numérique compatible avec le standard HPAV.

Ce travail a été consacré à l'étude théorique du bismuth semi-métallique à l'aide de méthodes basées sur la théorie de la fonctionnelle de la densité (DFT). Les effets de couplage spin-orbite et d'échange et de corrélation dans l'approximation de densité locale (LDA) et de gradient généralisé (GGA) ont été approfondis de façon systématique. J'ai trouvé que les poches d'électrons et de trous au niveau de Fermi sont correctement décrites, ce qui m'a permis d'interpréter avec succés les expériences pompe-sonde dans le bismuth photoexcité menées au laboratoire des Solides Irradiés. Le calcul du couplage électron-phonon a montré la forte dépendance, par rapport au vecteur d'onde électronique, du couplage de la bande de valence la plus haute avec le phonon A1g LO de centre de zone, ce qui explique l'observation de la forte dépendance en k de l'amplitude d'oscillation de l'énergie de liaison de cette même bande en photoémission résolue en temps. J'ai aussi montré que la présence d'extréma dans les bandes de valence et de conduction, où la masse des porteurs peut atteindre 18 m0, favorise une accumulation des porteurs et conduit à une augmentation de leur fréquence plasma au cours du temps aprés photoexcitation, un effet qui n'a pas (encore) été observé dans d'autres matériaux. Enfin, j'ai développé une nouvelle méthode en théorie de perturbation de la fonctionnelle de la densité dépendante du temps (TDDFPT), qui permet de calculer la réponse électronique du matériau pour n'importe quelle valeur du moment transféré. Cette approche basée sur la méthode de récursion de Lanczos m'a permis de calculer les spectres de perte d'énergie électronique de Bi dans la gamme d'énergie 0-100 eV et de combler l'intervalle d'énergie entre les pertes des électrons de valence et celles des électrons de cœur. Cette méthode ouvre des perspectives considérables, comme le calcul des plasmons de surface.

Du fait de leurs fortes propriétés non-linéaires, les structures photoniques semi-conductrices sont très intéressantes pour le traitement tout-optique du signal. La structuration à petite échelle permet de localiser la lumière et donc d'exalter les phénomènes non-linéaires, mais avec un pouvoir d'exaltation différent suivant l'ordre de la non-linéarité, introduisant ainsi une nouvelle hiérarchie des régimes d'interaction. Après une description théorique présentant le renforcement des processus non- linéaires par la localisation dans les semi-conducteurs, nous démontrons expérimentalement et quantitativement, pour la première fois, l'influence de la localisation sur l'exaltation des non- linéarités telles que l'effet Kerr, l'absorption à deux photons et les effets de porteurs libres, par l'étude d'un guide à cristal photonique de GaAs. Nous résolvons le problème de l'amplification Raman d'impulsions dans un nanoguide de silicium, en développant un modèle analytique permettant de montrer l'influence des effets de modulation de la phase non-linéaire sur la chute du gain Raman effectif dans le silicium. Ce modèle est validé expérimentalement. Finalement, nous abordons l'application de la localisation à la commutation non- linéaire tout-optique. Nous introduisons la notion de longueurs non-linéaire de commutation et d'absorption permettant d'étudier différents matériaux. Nous montrons que la commutation par effet Kerr pur est impossible pour le Si et le GaAs (contrairement à l'AlGaAs et au GaN), mais qu'une commutation par effet de porteurs libres y est envisageable pour certaines géométries de microstructures.

Ces travaux se sont consacrés à l’étude de l’intégration du silicium poreux au procédé de fabrication des TRIACs. Ce matériau a pour but d’optimiser les structures actuelles du point de vue de leur périphérie. Son utilisation en tant que terminaison de jonction pourrait ouvrir la voie à une diminution de la taille des puces et donc augmenter la quantité de puces par wafer. Le silicium poreux est intégré aux périphéries des TRIACs par gravure électrochimique dans du silicium faiblement dopé n (30−40 Ω.cm). Pour assurer le bon déroulement de la réaction et ce dans un cadre industriel, la technique d’injection de trous depuis une jonction p+/n est étudiée. L’influence des paramètres d’anodisation dans ces conditions est analysée. Une double couche composée de silicium macroporeux rempli de silicium mésoporeux et surmonté d’une couche de nucléation a été obtenue. Le silicium poreux est localisé dans la périphérie des TRIACs. Des mesures de tenue en tension d’une jonction p/n présentant cette terminaison à base de silicium poreux ont été évaluées et ont montrées des tenues en tension dix fois supérieures à la même structure sans silicium poreux. Toutefois, des perspectives d’amélioration sont proposées car ces résultats restent insuffisants. / The integration of porous silicon to TRIACs process is studied. The aim of this material is to optimize current structures dedicated to electrical insulation of those components namely the periphery. The use of porous silicon as junction termination could allow the increase of the number of die per wafer. Porous silicon is integrated to TRIAC peripheries by electrochemical etching in low doped n type silicon (30−40 Ω.cm). Hole injection from a p+/n junction is studied to determine the performance of the reaction as part of an industrial microelectronic process. The reaction parameters are studied in those conditions. A double layer consisting in a macroporous layer fully filled with mesoporous silicon and surmounted by a nucleation layer, is obtained. Porous silicon formation is limited to TRIAC peripheries. Voltage withstand of a p/n junction with porous silicon termination shows values ten times higher than the same structure without this insulator. Nevertheless, prospects of improvement are suggested because those results are insufficient.

Ce travail constitue une contribution à l’étude de la synergie entre le vieillissement accéléré et l’évolution de la robustesse aux évènements singuliers pour les technologies MOS avancées. Ce manuscrit expose le travail fait autour de la Caractérisations des mécanismes de dégradation NBTI, HCI, TDDB et Electromigration sur les structures de tests conçues dans le véhicule de test NANOSPACE en technologie CMOS LP 65 nm. Il décrit aussi l’évaluation de la robustesse face aux évènements singuliers après un vieillissement de type NBTI sur les chaines de portes logiques (inverseurs, NOR, bascules D). Cette dernière partie nous a permis de démontrer que le vieillissement de type NBTI améliore la robustesse face aux SET dans ce cas d’étude. / This work is a contribution to the study of the synergy between accelerated aging and the evolution of robustness to single event effects for advanced MOS technologies.This manuscript describes the work done around the characterization of degradation mechanisms NBTI, HCI, TDDB and Electromigration on test structures designed in the NANOSPACE test vehicle on CMOS 65 nm Low Power technology. It also describes the evaluation of the robustness to Single Events Effects after NBTI aging on chains of logic gates (inverters, NOR, D flip-flops). This last part allows to show that the NBTI aging improves the robustness to SET in this case of study.

Actuellement, les circuits numériques nécessitent d'être de plus en plus performants. Aussi, les produits doivent être conçus le plus rapidement possible afin de gagner les précieuses parts de marché. Les méthodes rapides de conception et l'utilisation de MPSoC ont permis de satisfaire à ces exigences, mais sans tenir compte précisément de l'impact du vieillissement des circuits sur la conception. Or les MPSoC utilisent les technologies de fabrication les plus récentes et sont de plus en plus soumis aux défaillances matérielles. De nos jours, les principaux mécanismes de défaillance observés dans les transistors des MPSoC sont le HCI et le NBTI. Des marges sont alors ajoutées pour que le circuit soit fonctionnel pendant son utilisation, en considérant le cas le plus défavorable pour chaque mécanisme. Ces marges deviennent de plus en plus importantes et diminuent les performances attendues. C'est pourquoi les futures méthodes de conception nécessitent de tenir compte des dégradations matérielles en fonction de l’utilisation du circuit. Dans cette thèse, nous proposons une méthode originale pour simuler le vieillissement des MPSoC à haut niveau d'abstraction. Cette méthode s'applique lors de la conception du système c.-à-d. entre l'étape de définition des spécifications et la mise en production. Un modèle empirique permet d'estimer les dégradations temporelles en fin de vie d'un circuit. Un exemple d'application est donné pour un processeur embarqué et les résultats pour un ensemble d'applications sont reportés. La solution proposée permet d'explorer différentes configurations d'une architecture MPSoC pour comparer le vieillissement. Aussi, l'application la plus sévère pour le vieillissement peut être identifiée. / Nowadays, more and more performance is expected from digital circuits. What’s more, the market requires fast conception methods, in order to propose the newest technology available. Fast conception methods and the utilization of MPSoC have enabled high performance and short time-to-market while taking little attention to aging. However, MPSoC are more and more prone to hardware failures that occur in transistors. Today, the prevailing failure mechanisms in MPSoC are HCI and NBTI. Margins are usually added on new products to avoid failures during execution, by considering worst case scenario for each mechanism. For the newest technology, margins are becoming more and more important and products performance is getting lower and lower. That’s why the conception needs to take into account hardware failures according to the execution of software. This thesis propose a new methodology to simulate aging at high level of abstraction, which can be applied to MPSoC. The method can be applied during product conception, between the specification phase and the production. An empirical model is used to estimate slack time at circuit's end of life. A use case is conducted on an embedded processor and degradation results are reported for a set of applications. The solution enables architecture exploration and MPSoC aging can thus be compared. The software with most severe impact on aging can also be determined.

Les semi-conducteurs organiques à base d’aluminium ont été systématiquement synthétisés et caractérisés par méthodes photo-physiques et électrochimiques. Une étude de leur relation structure-propriétés électroniques a été menée. Les orbitales frontières ont été comparées à celles obtenues par calcul. De nouvelles méthodes ont été utilisées permettant une description de la morphologie des SCOs et un calcul de mobilité des porteurs de charges associés. La mobilité des trous dans Al(Op)3 a été mesurée sur des transistors en film minces: 0.6-2.1×10−6cm2V−1s−1. Par des techniques de spectroscopie en photoémission, la surface de l’hybride Co/Al(Op)3 a été sondée, révélant deux états d’interfaces hybrides, où la polarisation de spin de HIS1 est 8% plus élevée comparée au cobalt nu, et 4% plus faible dans HIS2. Enfin, des aimant moléculaires à base de phénalényle ont été étudiés. [Dy(Op)2Cl(HOp)(EtOH)] présente notamment un gap énergétique de 43.8K et un temps de relaxation de 5x10-4 s. / Aluminum-based organic semiconductors (OSCs) were systematically synthesized and studied by photophysical and electrochemical methods to identify a relationship between their chemical structure and electronic properties, using Alq3 as benchmark. Experimental HOMO and LUMO were compared to those computed. In addition, newly developed methods were implemented to generate morphologies and calculate charge carrier mobilities. The hole mobility of Al(Op)3 was measured in thin film transistors: 0.6-2.1×10−6 cm2V−1s−1. By photoemission spectroscopy techniques, the Co/Al(Op)3 hybrid interface was probed. Two hybrid interface states (HISs) were unraveled; the SP (spin polarization) of HIS1 is 8% higher than bare cobalt, whereas the SP of HIS2 is 4% lowered. At last, phenalenyl-based dysprosium SMMs (single-molecule magnet) were investigated. [Dy(Op)2Cl(HOp)(EtOH)] showed an energy gap of 43.8K and a quantum relaxation time of 5x10-4s.

L’accroissement du champ d’application et de la performance des microcontrôleurs s’accompagne d’une augmentation de la puissance consommée limitant l’autonomie des systèmes nomades (smartphones, tablettes, ordinateurs portables, implants biomédicaux, …). L’étude menée dans le cadre de la thèse, consiste à réduire la consommation dynamique des circuits fabriqués en technologie CMOS 80 nm avec mémoire non-volatile embarquée (e-NVM) ; à travers l’amélioration des performances des transistors MOS. Pour augmenter la mobilité des porteurs de charge, des techniques de fabrication utilisées dans les nœuds les plus avancés (40 nm, 32 nm) sont d’abord étudiées en fonction de différents critères (intégration, coût, gain en courant/performance). Celles sélectionnées sont ensuite optimisées et adaptées pour être embarquées sur une plate-forme e-NVM 80 nm. L’étape suivante est d’étudier comment transformer le gain en courant, en gain sur la consommation dynamique, sans dégrader la consommation statique. Les approches utilisées ont été de réduire la tension d’alimentation et la largeur des transistors. Un gain en consommation dynamique supérieur à 20 % est démontré sur des oscillateurs en anneau et sur un circuit numérique conçu avec près de 20 000 cellules logiques. La méthodologie appliquée sur le circuit a permis de réduire automatiquement la taille des transistors (évitant ainsi une étape de conception supplémentaire). Enfin, une dernière étude consiste à optimiser la consommation, les performances et la surface des cellules logiques à travers des améliorations de conception et une solution permettant de réduire l’impact de la contrainte induite par l’oxyde STI. / The increase of the scope of application and the performance of microcontrollers is accompanied by an increase in power consumption reducing the life-time of mobile systems (smartphones, tablets, laptops, biomedical implants, …). Here, the work consists of reducing the dynamic consumption of circuits manufactured in embedded non-volatile memories (e-NVM) CMOS 80 nm technology by improving the performance of MOS transistors. In order to increase the carriers’ mobility, manufacturing techniques used in the most advanced technological nodes (40 nm, 32 nm) are firstly studied according to different criteria (process integration, cost, current/performance gain). Then, selected techniques are optimized and adapted to be used on an e-NVM technological platform. The next step is to study how to transform the current gain into dynamic power gain without impacting the static consumption. To do so, the supply voltage and the transistor widths are reduced. Up to 20 % in dynamic current gain is demonstrated using ring oscillators and a digital circuit designed with 20,000 standard cells. The methodology applied on the circuit allows automatic reduction to all transistor widths without additional design modifications. Finally, a last study is performed in order to optimize the consumption, the performance and the area of digital standard cells through design improvements and by reducing the mechanical stress of STI oxide.

Cette thèse se concentre sur la contrôlabilité de l'indice de réfraction au niveau sub-micronique par changements d'indice induits par laser sur de longues dimensions i.e., avec des hauts rapports d'aspect élevés et des sections à l'échelle nanométrique. À cette fin, nous explorons les faisceaux ultracourts de Bessel non-diffractifs d'ordre zéro et les facteurs qui contribuent au confinement de l'énergie au-delà de la limite de diffraction. Le traitement par laser de matériaux transparents à l'aide de faisceaux non diffractifs offre un avantage important pour les structures sub-microniques en volume de haut rapport d'aspect à des fins applicatives en nanophotonique et en nanofluidique. Nous présentons l'effet de différentes conditions de focalisation et de paramètres laser sur la modification de la silice fondue, explorant ainsi les différents régimes d'interaction. Cette thèse aborde essentiellement des conditions modérées de focalisation car elles offrent un régime d'interaction stable sur une large gamme de paramètres laser, permettant l'ingénierie de la dispersion. La durée de l'impulsion laser s'est révélée être essentielle dans la définition du type de modification de l'indice de réfraction ou de modification structurale. Par exemple, l'usinage utilisant des impulsions laser femtosecondes entraîne une augmentation des structures d'indice de réfraction alors que les impulsions laser picosecondes engendrent une cavité uniforme i.e., des structures de faible indice. Pour acquérir un meilleur contrôle et une meilleure précision du dépôt d'énergie laser, un ensemble de mécanismes physiques responsables des dommages induits par laser dans des conditions d'excitation non-diffractives a été observé expérimentalement et examiné par des simulations indiquant le rôle essentiel de la diffusion de la lumière sur les électrons. Des mesures de microscopie pompe-sonde résolues en temps avec une résolution temporelle sub-picoseconde et spatiale sub-micronique donnent accès à l'excitation et à la relaxation dynamique instantanées. La transmission optique dynamique et le contraste de phase offrent des informations complémentaires sur la réponse électronique ou sur celle de la matrice vitreuse. La dynamique ultrarapide des porteurs libres a été particulièrement étudiée puisque le transfert d'énergie des électrons vers le réseau est la clé de transformation ultérieure du matériau. Le rôle de l'excitation instantanée pour différentes durées et énergie d'impulsion laser est exposé. Ainsi, la dynamique complète des porteurs de charge est présentée pour différents paramètres du laser. En particulier, la dynamique d'obtention de structures d'indice de réfraction positif et des cavités uniformes indique deux chemins différents de relaxation électronique et de dépôt de l'énergie: une relaxation rapide par l'intermédiaire de défauts pour les structures d'indice positif et une relaxation thermomécanique lente pour les cavités nanométriques. Enfin, en corrélant les résultats des études résolues en temps, les simulations et les résultats de photoluminescence après irradiation, nous formulons des scénarios potentiels de formation de l'indice de réfraction positif ainsi que des structures d'indice faible ou de vides uniformes / This thesis is focused on the controllability of laser-induced refractive index changes at sub-micron level over long dimensions i.e., with high aspect ratios and sections on the nanoscale. To this end, we explore non-diffractive zerothorder ultrafast Bessel beams and factors contributing to energy confinement beyond the diffraction limit. Laser processing of transparent materials using non-diffracting beams offers a strong advantage for high aspect ratio submicron structures inside the bulk in view of nanophotonics and nanouidics applications. We present the role of various focusing conditions and laser parameters on material modification in bulk fused silica and explore the different interaction regimes. This thesis tackles mostly the moderate focusing conditions as they offer a stable interaction regime backed up dispersion engineering over a large range of laser parameters. The laser pulse duration was found to be key in defining the type of laser induced refractive index or structural modification. For instance, machining using femtosecond laser pulses results in increased refractive index structures whereas picosecond laser pulses result in uniform void i.e., low index structures. To acquire better control over the laser energy deposition and precision, a range of physical mechanisms responsible for the laser induced damage in non-diffractive excitation conditions have been observed experimentally and further interrogated by simulations indicating a critical role of light scattering on carriers. Time-resolved pump-probe microscopy measurements with a sub-picosecond temporal and sub-micron spatial resolution allow access to the instantaneous excitation and relaxation dynamics. Dynamic optical transmission and phase contrast o_er complementary information of either electronic and glass matrix response. Primarily, ultrafast dynamics of free carriers was studied as the electron mediated energy transfer to the lattice is key to the subsequent material transformation. Role of instantaneous excitation at different laser pulse durations and energies is outlined. Then complete carrier dynamics is presented at different laser parameters. Particularly dynamics in conditions of positive refractive index structures and uniform voids is indicating two different paths of electronic relaxation and energy deposition: a fast defect mediated relaxation for positive index structures and slow thermomechanical relaxation for nanosize void structures. Finally, by correlating the results of time resolved studies, simulations and post-irradiated photoluminescence results, we formulate potential formation scenarios for the positive refractive index and low index or uniform void structures

Au sein de la course industrielle à la miniaturisation et avec l’augmentation des exigences technologiques visant à obtenir plus de performances sur moins de surface, la fiabilité des transistors MOSFET est devenue un sujet d’étude de plus en plus complexe. Afin de maintenir un rythme de miniaturisation continu, des nouvelles architectures de transistors MOS en été introduite, les technologies conventionnelles sont remplacées par des technologies innovantes qui permettent d'améliorer l'intégrité électrostatique telle que la technologie FDSOI avec des diélectriques à haute constante et grille métal. Malgré toutes les innovations apportées sur l’architecture du MOS, les mécanismes de dégradations demeurent de plus en plus prononcés. L’un des mécanismes le plus critique des technologies avancées est le mécanisme de dégradation par porteurs chauds (HCI). Pour garantir les performances requises tout en préservant la fiabilité des dispositifs, il est nécessaire de caractériser et modéliser les différents mécanismes de défaillance au niveau du transistor élémentaire. Ce travail de thèse porte spécifiquement sur les mécanismes de dégradations HCI des transistors 28nm FDSOI. Basé sur l’énergie des porteurs, le modèle en tension proposé dans ce manuscrit permet de prédire la dégradation HC en tenant compte de la dépendance en polarisation de substrat incluant les effets de longueur, d’épaisseur de l’oxyde de grille ainsi que l’épaisseur du BOX et du film de silicium. Ce travail ouvre le champ à des perspectives d’implémentation du model HCI pour les simulateurs de circuits, ce qui représente une étape importante pour anticiper la fiabilité des futurs nœuds technologiques. / As the race towards miniaturization drives the industrial requirements to more performances on less area, MOSFETs reliability has become an increasingly complex topic. To maintain a continuous miniaturization pace, conventional transistors on bulk technologies were replaced by new MOS architectures allowing a better electrostatic integrity such as the FDSOI technology with high-K dielectrics and metal gate. Despite all the architecture innovations, degradation mechanisms remains increasingly pronounced with technological developments. One of the most critical issues of advanced technologies is the hot carrier degradation mechanism (HCI) and Bias Temperature Instability (BTI) effects. To ensure a good performance reliability trade off, it is necessary to characterize and model the different failure mechanisms at device level and the interaction with Bias Temperature Instability (BTI) that represents a strong limitation of scaled CMOS nodes. This work concern hot carrier degradation mechanisms on 28nm transistors of the FDSOI technology. Based on carrier’s energy, the energy driven model proposed in this manuscript can predict HC degradation taking account of substrate bias dependence (VB) including the channel length effects (L), gate oxide thickness (TOX) , back oxide BOX (TBox) and silicon film thickness (TSI ). This thesis opens up new perspectives of the model Integration into a circuit simulator, to anticipate the reliability of future technology nodes and check out circuit before moving on to feature design steps.