L'interaction entre un faisceau laser émis avec une partie de la lumière réfléchi depuis une cible qui rentre dans la cavité active du laser, est à l'origine du phénomène de rétro-injection optique ou self-mixing. L'utilisation de ces franges interférométriques non conventionnelles, semble attractive du au faible nombre des composant optiques et son caractère auto-aligné. Dans cette thèse nous approchons leur développement en tant qu'implémentation embarqué rentable pour la mesure du déplacement. A cette fin, nous avons exploré des méthodes du traitement du signal pour la détection des franges et la reconstruction du mouvement de la cible, en évitant l'usage de composant externes. Premièrement, nous avons identifié quelques incompatibilités dans des algorithmes précédentes établis dans notre centre de recherche, puis nous avons avancé des solutions. Fondé sur la théorie d'interpolation, an algorithme simplifié mais démontré convenable en temps-réel à été proposé pour la reconstruction du déplacement. En s'appuyant sur l'élaboration d'un signal analytique, il à été proposé une version amélioré pour le calcul de phase. Celle-ci nous à permit de fournir un algorithme pour la détection de franges, robuste aux variations d'amplitude, sans tenir compte du régime de rétro-injection, impliquant une convenable utilisation pour une variété d'applications. / The interaction between an emitted laser beam and a small portion of backscattered light from a pointed target that re-enters the laser's cavity, is at the origin of optical feedback phenomenon or self-mixing. Exploiting these unconventional interferometric fringes for non-contact sensors is attractive due to its minimal optical part-count and self-aligned nature. In this thesis we approach its development as a cost-eective embedded implementation for displacement measurement. To this end we explored signal processing methods for fringe detection and target's movement reconstruction, avoiding the usage of external components. We first identified some incompatibilities in prior algorithms from our research center, and then proposed further solutions. Based on interpolation theory, a simplified but proved real-time algorithm resulted for displacement reconstruction. Relying on analytical signal elaboration, an improved approach for phase calculation allowed us to provide a fringe detection algorithm robust to amplitude variations, disregarding the feedback regime and thus, allowing a seemly usage over an increased variety of applications.

A l’heure où la distribution de l’énergie électrique reste encore en discussion pour les nouvelles générations d’avions de transports civils ou militaires, une remise en cause du niveau des tensions continues disponibles pourrait porter les bus de tension de 270Vdc à 540Vdc. De fait, les équipementiers devront proposer des produits facilement adaptables à ces deux niveaux de tension. Par ailleurs, la course au rendement nécessite de revoir les systèmes actuels en proposant des versions plus compactes, fonctionnant à des meilleurs niveaux de rendement. L’atteinte de ces objectifs peut passer par une rupture technologique qui devrait s’opérer dans le domaine de la conversion d’énergie avec l’avènement, d’une part, des composants « grand gap », d’autre part, l’exploitation de structures innovantes de convertisseurs de puissance autore configurables. Les systèmes associant plusieurs convertisseurs et plusieurs machines, appelés communément Systèmes Multi-Convertisseurs Multi-Machines (SMCMM), jouent également un rôle prépondérant grâce aux avantages qu’ils présentent tels que, la modularité, la sûreté et l’accroissement de puissance. Néanmoins, si a priori, l’innovation technologique porte sur le convertisseur statique, le rendement d’un système électromécanique alliant convertisseur et machine ne correspond pas en général au produit des rendements de chacun des composants qui le constituent. En effet, le fonctionnement global fait apparaître de nouvelles problématiques. Dans ce contexte, la ligne directrice de ces travaux de recherche porte sur une méthodologie générale et le développement d’outils qui permettent d’étudier ces systèmes dans leur globalité. L’enjeu scientifique de cette étude consiste à adapter au mieux la machine à son convertisseur, optimiser la qualité du couple (amplitude et ondulations), donc à dimensionner et optimiser une machine qui réponde non seulement à la fonction principale visée par l’application, produire un couple mécanique à une vitesse donnée, mais qui satisfasse aussi une, voire plusieurs fonctionnalités requises pour l’utilisation d’onduleurs reconfigurables en tension. Afin de constituer une palette d’outils qui permettra de développer une méthodologie générale d’analyse des SMCMM, un outil de génération et de caractérisation systématique des bobinages et des aimants permanents est développé. Ce premier outil couplé à un modèle de type champ, basé sur la résolution analytique des équations du champ magnétique, est capable de fournir les performances électromagnétiques de la machine en fonction des critères du concepteur. Ensuite, un second outil qui permet d’appliquer la théorie d’une vision de conception par l’adéquation des sources du champ dans une machine, est développé. Nous pouvons alors rechercher la possibilité de maximiser le couple en adaptant, soit les bobinages, soit les aimants permanents. Pour étendre les précédents résultats à un cas général, un problème d’optimisation est formulé. Pour cela, un problème inverse à variables mixtes, relations complexes et non linéaires, est résolu avec un algorithme de type « boîte noire ». Les travaux se focalisent ensuite sur l’intégration de la fonction coupleur magnétique, puis sur la mise en évidence des conditions de fonctionnement optimal d’une machine synchrone à aimants permanents montés en surface et à double étoile (MSAPDE), alimentée par deux convertisseurs en parallèle reconfigurables en tension à commande entrelacée. Cette démarche est une première approche concrète de l’intégration machine convertisseur. Les courants induits dans les parties conductrices de la machine en mouvement sont modélisés afin de vérifier en fonction de la fréquence, leurs effets sur la fonction de coupleur magnétique. Finalement, après des simulations numériques qui permettent d’analyser et de classifier les avantages et les inconvénients de plusieurs solutions de machines, la réalisation de deux démonstrateurs de MSAPDE à coupleur intégré est initiée. / At the moment, distribution of electrical power is still being discussed for the new generations of civil and military aircraft. Level of DC voltage available is challenging and could take voltage from 270Vdc to 540Vdc. Hence, equipment suppliers must propose products easily adaptable to these two voltage levels. Otherwise, the race for better performances requires the revision existing systems by offering more compact versions functioning at better efficiency levels. Achieving these goals may be through a technological breakthrough that should be operated in the field of energy conversion with advent of both components "high band gap", and the use of innovative structures of self-reconfigurable power converters. Systems that combine several converters and several machines, commonly called Multi-Converters Multi-Machines Systems (SMCMM), also play a prominent part thanks to their advantages such as, modularity, safety and increased power. Nevertheless, if in principle, technical innovation concerns with the static converter, the efficiency of an electromechanical system which combines machine and converter does not correspond generally to the efficiency product of each constituent component. Indeed, overall functioning reveals new problems. In this context, the guidelines for this research work focus on a general methodology and the development of tools in order to study these systems as a whole. The scientific challenge of this study consists in adapting a machine to its converter, optimizing the torque quality (amplitude and ripples), so to size and to optimize a machine that meets not only the main function covered by the application, i.e. to produce a mechanical torque at a given speed, but also satisfies one or several functionalities required for using reconfigurable voltage inverters. In order to provide a range of tools that will allow the development of a general methodology for SMCMM analysis, a tool for automatic generating and characterizing windings and permanent magnets has been developed. This first tool coupled with an analytical model of field type, based on solving equations of magnetic field, is able to provide electromagnetic performances of the machine according to the designer's criteria. A second tool which allows us to apply theory of a design vision by the field sources adequacy in a machine has been developed. Consequently, we can look for possibility to maximize torque by adapting either windings or permanent magnets. To extend previous results to a general case, an optimization problem is formulated. For this purpose, an inverse problem with mixed variables, complex and non-linear relations, is solved with a "black box" algorithm. The work focus on magnetic coupler function integration, on the identification of optimal operating conditions of a synchronous machine with surface-mounted permanent magnets (AP) and double star (MSAPDE), supplied by two reconfigurable parallel interleaved inverters. This approach is a first practical step into machineconverter integration. Eddy currents in the moving conductive parts of the machine are modeled in order to check their effects on the magnetic coupler function according to frequency. Finally, after numerical simulations which allow us to analyze and classify pros and cons of several machine solutions, the fulfillment of two MSAPDE demonstrators integrating magnetic coupler is initiated.

Le développement de la radio logicielle fait suite à l’évolution rapide du domaine des télécommunications. Les besoins en performance et en dynamicité ont donné naissance à des MPSoC dédiés à la radio logicielle. La spécialisation de ces MPSoC rend cependant leur pro- grammation et leur vérification complexes. Des travaux proposent d’atténuer cette complexité par l’utilisation de paradigmes tels que le modèle de calcul flot de données. Parallèlement, le besoin de modèles flexibles et vérifiables a mené au développement de nouveaux modèles flot de données paramétriques. Dans cette thèse, j’étudie la compilation d’applications utilisant un modèle de calcul flot de données paramétrique et ciblant des plateformes de radio logicielle. Après un état de l’art du matériel et logiciel du domaine, je propose un raffinement de l’ordonnancement flot de données, et présente son application à la vérification des tailles mémoires. Ensuite, j’introduis un nouveau format de haut niveau pour définir le graphe et les acteurs flot de données, ainsi que le flot de compilation associé. J’applique ces concepts à la génération de code optimisé pour la plateforme de radio logicielle Magali. La compilation de parties du protocole LTE permet d’évaluer les performances du flot de compilation proposé. / The emergence of software-defined radio follows the rapidly evolving telecommunication domain. The requirements in both performance and dynamicity has engendered software- defined-radio-dedicated MPSoCs. Specialization of these MPSoCs make them difficult to program and verify. Dataflow models of computation have been suggested as a way to mi- tigate this complexity. Moreover, the need for flexible yet verifiable models has led to the development of new parametric dataflow models. In this thesis, I study the compilation of parametric dataflow applications targeting software-defined-radio platforms. After a hardware and software state of the art in this field, I propose a new refinement of dataflow scheduling, and outline its application to buffer size’s verification. Then, I introduce a new high-level format to define dataflow actors and graph, with the associated compilation flow. I apply these concepts to optimised code generation for the Magali software-defined-radio platform. Compilation of parts of the LTE protocol are used to evaluate the performances of the proposed compilation flow.

Ce travail vise la modélisation au niveau système, en langage SystemC-AMS, et la simulation d'un émetteur-récepteur au standard Bluetooth Low Energy (BLE). L'objectif est d'analyser la relation entre les performances, en termes de BER et la consommation d'énergie du transceiver. Le temps de simulation d’un tel système, à partir de cas d’étude (use case) réaliste, est un facteur clé pour le développement d’une telle plateforme. De plus, afin d’obtenir des résultats de simulation le plus précis possible, les modèles « haut niveau » doivent être raffinés à partir de modèles plus bas niveau où de mesure. L'approche dite Meet-in-the-Middle, associée à la méthode de modélisation équivalente en Bande Base (BBE, BaseBand Equivalent), a été choisie pour atteindre les deux conditions requises, à savoir temps de simulation « faible » et précision des résultats. Une simulation globale d'un système de BLE est obtenue en intégrant le modèle de l'émetteur-récepteur dans une plateforme existante développée en SystemC-TLM. La simulation est basée sur un système de communication de deux dispositifs BLE, en utilisant différents scénarios (différents cas d'utilisation de BLE). Dans un premier temps nous avons modélisé et validé chaque bloc d’un transceiver BT. Devant le temps de simulation prohibitif, les blocs RF sont réécrits en utilisant la méthodologie BB, puis raffinés afin de prendre en compte les non-linéarités qui vont impacter le couple consommation, BER. Chaque circuit (chaque modèle) est vérifié séparément, puis une première simulation système (point à point entre un émetteur et un récepteur) est effectuée / This work aims at system-level modelling a defined transceiver for Bluetooth Low energy (BLE) system using SystemC-AMS. The goal is to analyze the relationship between the transceiver performance and the accurate energy consumption. This requires the transceiver model contains system-level simulation speed and the low-level design block power consumption and other RF specifications. The Meet-in-the-Middle approach and the Baseband Equivalent method are chosen to achieve the two requirements above. A global simulation of a complete BLE system is achieved by integrating the transceiver model into a SystemC-TLM described BLE system model which contains the higher-than-PHY levels. The simulation is based on a two BLE devices communication system and is run with different BLE use cases. The transceiver Bit-Error-Rate and the energy estimation are obtained at the end of the simulation. First, we modelled and validated each block of a BT transceiver. In front of the prohibitive simulation time, the RF blocks are rewritten by using the BBE methodology, and then refined in order to take into account the non-linearities, which are going to impact the couple consumption, BER. Each circuit (each model) is separately verified, and then a first BLE system simulation (point-to-point between a transmitter and a receiver) has been executed. Finally, the BER is finally estimated. This platform fulfills our expectations, the simulation time is suitable and the results have been validated with the circuit measurement offered by Riviera Waves Company. Finally, two versions of the same transceiver architecture are modelled, simulated and compared

La contribution de cette thèse concerne le développement et la conception d’un système multimédia embarqué basé sur l’approche de conception conjointe matérielle/logicielle (codesign). Il en résulte ainsi la constitution d’une bibliothèque de modules IP (Intellectual Property) pour les applications vidéo. Dans ce contexte, une plateforme matérielle de validation a été réalisée servant au préalable à l’évaluation de l’approche de conception en codesign pour l’étude d’algorithmes de traitement vidéo. Nous nous sommes ainsi intéressés en particulier à l’étude et à l’implantation de la norme de décompression vidéo H.264/AVC. Pour la validation fonctionnelle, l’ensemble du développement a été réalisé autour d’une carte Xilinx à base d’un circuit programmable FPGA Xilinx Virtex-5en mettant en œuvre le processeur hardcore PowerPC du circuit programmable dans l’environnement logiciel Linux pour l’embarqué. Le décodeur H.264/AVC ainsi développé comporte différents accélérateurs matériels pour la transformation inverse ainsi que le filtre anti-blocs. Nous avons pu tester les performances au regard du respect des contraintes temporelles en intégrant une extension temps réel à la plateforme de validation suivant différentes conditions de stress du système. L’extension temps réel Xenomai fournit ainsi une réponse adéquate aux problématiques de charge du système et de maîtrise des contraintes temporelles inhérentes à tout système de traitement vidéo tout en autorisant aussi l’utilisation d’applications classiques mises en œuvre dans l’environnement standard Linux embarqué. / The main contribution of this thesis concerns the development and the design of an embedded system for multimedia based on the codesign approach (HW/SW). Towards this end, a library off lexible IP cores (Intellectual Property) for video applications was created. In this context, a hardware platform was used for evaluation of the codesign-based approach in order to study video processingalgorithms. Thus, we particularly focused on the study and the implementation of H.264/AVC decoder. For functional validation, the entire development was carried out around a FPGA Virtex-5 Xilinx board embedding a hardcore PowerPC processor running embedded Linux operating system. The H.264/AVC developed decoder consists of hardware accelerators for the inverse transformation and the deblocking filter. We evaluated the performances in terms of respect of temporal constraints by integrating a real-time extension to the validation platform under different stress conditions. The Xenomai real-time extension has proven its high performance level of compliance with hard real-time constraints. This extension offers a real solution for real-time behavior without limiting the use of conventional applications implemented traditionally in a time sharing environment.

Ce mémoire décrit la conception d’un dispositif, communicant sans fil, estimant la dépense énergétique liée à une activité physique (DEAP) de patients présentant de faibles niveaux d’activité physique (post-AVC) dans un milieu sensible comme les hôpitaux en associant fiabilité et sécurité. La nécessité d’une nouvelle conception s’appuie sur les résultats d’études préalables et de tests des dispositifs commercialisés dans ce domaine basés sur des accéléromètres. Pour limiter l’impact des radiofréquences, nous utilisons une technologie optique sans fil avec un émetteur porté par le patient en mouvement (plateforme existante associée à un accéléromètre et un système d’émission par diode infrarouge) et des récepteurs fixés au plafond reliés via Ethernet à un ordinateur distant permettant l’analyse des données. La probabilité de coupure d’un lien mobile en optique sans fil par transmission diffuse a été établie théoriquement en considérant un débit faible et une haute qualité de service classique dans le domaine médical. La mesure du nombre de pertes de trame durant la communication a permis de valider les performances théoriques de la technologie optique sans fil et d’établir la fiabilité de ce type de transmission infrarouge en fonction du nombre de récepteurs. Le calcul de la DEAP a été effectué à partir d’un pré-étalonnage sur deux personnes en comparant les résultats obtenus avec ceux donnés par calorimétrie et ceux donnés par un dispositif commercial. Nous avons optimisé l’étalonnage en réalisant un protocole d’essais avec un échantillon de personnes plus vaste puis avec un échantillon de onze personnes post-AVC pour valider le prototype. / This thesis describes the design of a wireless device, communicating and estimating the energy expenditure (EE) related to physical activity of patients with low levels of physical activity (post stroke) in a sensitive environment such as hospitals by combining reliability and safety. The necessity of a new device is based on the results of preliminary studies and tests of commercially available devices (for the same use) based on accelerometers. To limit the impact of radio frequencies, we use optical technology with a wireless transmitter worn by a mobile patient (existing platform combined with an accelerometer and a system of transmission with infrared diode) and receiver fixed on the ceiling and connected via Ethernet to a remote computer for data analysis. The outage probability of a mobile wireless diffuse optical transmission was theoretically established by considering a low speed and a high quality of service in the conventional medical area. Measuring the number of frame losses during communication validates the theoretical performance of the optical wireless technology and proves the reliability of this type of mobile infrared transmission according to the number of receivers. The calculation of the EE has been performed on a pre-calibration from two people by comparing the results with those given by calorimetry and those given by a commercial device. We optimized the calibration by performing a test protocol with a larger sample of people and with a sample of eleven stroke people to validate the prototype.

Le réseau de capteurs sans fil est une technologie clé du 21ème siècle car ses applications sont nombreuses et diverses. Cependant le réseau de capteurs sans fil est un système à très forte contrainte de ressources. En conséquence, les techniques utilisées pour le développement des systèmes embarqués classiques ne peuvent être appliquées. Aujourd’hui les capteurs sans fil ont été réalisés en utilisant une architecture monoprocesseur. Cette approche ne permet pas de réaliser un capteur sans fil robuste et à énergie efficiente pour les applications telles que agriculture de précision (en extérieur) et télémédecine. Les travaux menés dans le cadre de cette thèse ont pour but de développer une nouvelle approche pour la réalisation d’un capteur sans fil en utilisant une architecture multicoeur pour permettre à la fois d’augmenter sa robustesse et sa durée de vie (minimiser sa consommation énergétique). / The wireless sensor network is a key technology in the 21st century because it has multitude applications and it becomes the new way of interaction between physical environment and computer system. Moreover, the wireless sensor network is a high resource constraint system. Consequently, the techniques used for the development of traditional embedded systems cannot be directly applied. Today wireless sensor nodes were implemented by using only one single processor architecture. This approach does not achieve a robust and efficient energy wireless sensor network for applications such as precision agriculture (outdoor) and telemedicine. The aim of this thesis is to develop a new approach for the realization of a wireless sensor network node using multicore architecture to enable to increase both its robustness and lifetime (reduce energy consumption).

Suffisante pour exécuter les algorithmes à la cadence de ces capteurs d’images performants, tout en gardant une faible consommation d’énergie. Les systèmes monoprocesseur n’arrivent plus à satisfaire les exigences de ce domaine. Ainsi, grâce aux avancées technologiques et en s’appuyant sur de précédents travaux sur les machines parallèles, les systèmes multiprocesseurs sur puce (MPSoC) représentent une solution intéressante et prometteuse. Dans de précédents travaux à cette thèse, la cible technologique pour développer de tels systèmes était les FPGA. Or les résultats ont montré les limites de cette cible en terme de ressource matérielles et en terme de performance (vitesse notamment). Ce constat nous amène à changer de cible c’est-à-dire à passer sur cible ASIC nécessitant ainsi de retravailler profondément l’architecture et les IPs qui existaient autour de la méthode existante (appelée HNCP, pour Homogeneous Network of Communicating Processors). Afin de bénéficier de la performance offerte par la cible ASIC, les systèmes multiprocesseurs proposés s’appuient sur la flexibilité de son architecture. Combinés à des squelettes de parallélisation facilitant la programmabilité de l’architecture, les circuits proposés permettent d’offrir des systèmes supportant le portage en temps réels de différentes classes d’algorithme de traitement d’images. Le résultat de ce travail a abouti à la fabrication d’un circuit intégré à base d’un seul processeur et de ses périphériques en technologie ST CMOS 65nm dont la surface est d’environ 1 mm² et à la définition de 2 architectures multiprocesseurs flexibles basées sur le concept des squelettes de parallélisation (une architecture de 16 coeurs de processeur en technologie ST CMOS 65 nm et une deuxième architecture de 64 coeurs de processeur en technologie ST CMOS FD-SOI 28 nm). / Smart sensors today require processing components with sufficient power to run algorithms at the rate of these high-performance image sensors, while maintaining low power consumption. Monoprocessor systems are no longer able to meet the requirements of this field. Thus, thanks to technological advances and based on previous works on parallel computers, multiprocessor systems on chip (MPSoC) represent an interesting and promising solution. Previous works around this thesis have used FPGA as technological target. However, results have shown the limits of this target in terms of hardware resources and in terms of performance (speed in particular). This observation leads us to change the target from FPGA to ASIC. This migration requires deep rework at the architecture level. Particularly, existing IPs around the method (called HNCP for Homogeneous Network of Communicating Processors) have to be revisited. To take advantage of the performance offered by the ASIC target, proposed multiprocessor systems are based on the flexibility of its architecture. Combined with parallel skeletons that ease programmability of the architecture, the proposed circuits allow to offer systems that support various real-time image processing algorithms. This work has led to the fabrication of an integrated circuit based on a single processor and its peripheral using ST CMOS 65nm technology with an area around 1 mm². Moreover, two flexible multiprocessor architectures based on the concept of parallel skeletons have been proposed (a 16 cores 65 nm CMOS multiprocessors and a 64 cores 28 nm FD-SOI CMOS multiprocessors).

L’intégration ultime de convertisseurs à découpage repose sur deux axes de recherche. Le premier axe est de développer les convertisseurs à capacités commutées. Cette approche est compatible avec une intégration totale sur silicium, mais limitée en terme de densité de puissance. Le second axe est l’utilisation de convertisseurs à inductances, qui pâtissent d’imposants composants passifs. Une augmentation de la fréquence permet de réduire les valeurs des composants passifs. Cependant une augmentation de la fréquence implique une augmentation des pertes par commutation, ce qui est contrebalancé par l’utilisation d’une technologie de fabrication plus avancée. Ces technologies plus avancées souffrent quant à elles de limitations au niveau de leur tension d’utilisation. Convertir une tension de 3,3V vers une tension de 1,2V apparait donc comme un objectif ambitieux, particulièrement dans le cas où les objectifs de taille minimale et de rendement supérieur à 90 % sont visés. Un assemblage 3D des composants actifs et passifs permet de minimiser la surface du système. Un fonctionnement à haute fréquence est aussi considéré, ce qui permet de réduire les valeurs requises pour les composants passifs. Dans le contexte de l’alimentation « on-chip », la technologie silicium est contrainte par les fonctions numériques. Une technologie 40 nm CMOS de type « bulk » est choisie comme cas d’étude pour une tension d’entrée de 3,3 V. Les transistors 3,3 V présentent une figure de mérite médiocre, les transistors 1,2 V sont donc choisis. Ce choix permet en outre de présenter une meilleure compatibilité avec une future intégration sur puce. Une structure cascode utilisant trois transistors en série est étudiée est confrontée à une structure standard à travers des simulations et mesures. Une fréquence de +100MHz est choisie. Une technologie de capacités en tranchées est sélectionnée, et fabriquée sur une puce séparée qui servira d’interposeur et recevra la puce active et les inductances. Les inductances doivent être aussi fabriquées de manière intégrée afin de limiter leur impact sur la surface du convertisseur. Ce travail fournit un objet contenant un convertisseur de type Buck à une phase, avec la puce active retournée (« flip-chip ») sur l’interposeur capacitif, sur lequel une inductance est rapportée. Le démonstrateur une phase est compatible pour une démonstration à phases couplées. Les configurations standard et cascode sont comparées expérimentalement aux fréquences de 100 MHz et 200 MHz. La conception de la puce active est l’élément central de ce travail, l’interposeur capacitif étant fabriqué par IPDiA et les inductances par Tyndall National Institute. L’assemblage des différents sous-éléments est réalisé via des procédés industriels. Un important ensemble de mesures ont été réalisées, montrant les performances du convertisseur DC-DC délivré, ainsi que ses limitations. Un rendement pic de 91,5 % à la fréquence de 100 MHz a été démontré. / Ultimate integration of power switch-mode converter relies on two research paths. One path experiments the development of switched-capacitor converters. This approach fits silicon integration but is still limited in term of power density. Inductive DC-DC architectures of converters suffer by the values and size of passive components. This limitation is addressed with an increase in frequency. Increase in switching losses in switches leads to consider advanced technological nodes. Consequently, the capability with respect to input voltage is then limited. Handling 3.3 V input voltage to deliver an output voltage in the range 0.6 V to 1.2 V appears a challenging specification for an inductive buck converter if the smallest footprint is targeted at +90 % efficiency. Smallest footprint is approached through a 3D assembly of passive components to the active silicon die. High switching frequency is also considered to shrink the values of passive components as much as possible. In the context of on-chip power supply, the silicon technology is dictated by the digital functions. Complementary Metal-Oxide- Semiconductor (CMOS) bulk C40 is selected as a study case for 3.3 V input voltage. 3.3 V Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) features poor figure of merits and 1.2 V standard core, regular devices are preferred. Moreover future integration as an on-chip power supply is more compatible. A three-MOSFET cascode arrangement is experimented and confronted experimentally to a standard buck arrangement in the same technology. The coupled-phase architecture enables to reduce the switching frequency to half the operating frequency of the passive devices. +100MHz is selected for operation of passive devices. CMOS bulk C40 offers Metal-Oxide-Metal (MOM) and MOS capacitors, in density too low to address the decoupling requirements. Capacitors have to be added externally to the silicon die but in a tight combination. Trench-cap technology is selected and capacitors are fabricated on a separate die that will act as an interposer to receive the silicon die as well as the inductors. The work delivers an object containing a one-phase buck converter with the silicon die flip-chipped on a capacitor interposer where a tiny inductor die is reported. The one-phase demonstrator is suitable for coupled-phase demonstration. Standard and cascode configurations are experimentally compared at 100 MHz and 200 MHz switching frequency. A design methodology is presented to cover a system-to-device approach. The active silicon die is the central design part as the capacitive interposer is fabricated by IPDiA and inductors are provided by Tyndall National Institute. The assembly of the converter sub-parts is achieved using an industrial process. The work details a large set of measurements to show the performances of the delivered DC/DC converters as well as its limitations. A 91.5% peak efficiency at 100MHz switching frequency has been demonstrated.

Le développement de tests pour les systèmes d’avioniques met en jeu une multiplicité de langages de test propriétaires, sans aucun standard émergent.Les fournisseurs de solutions de test doivent tenir compte des habitudes des différents clients, tandis que les échanges de tests entre les avionneurs et leurs équipementiers / systémiers sont entravés. Nous proposons une approche dirigée par les modèles pour s’attaquer à ces problèmes: des modèles de test sont développés et maintenus à la place du code, avec des transformations modèle-vers-code vers des langages de test cibles. Cette thèse présente trois contributions dans ce sens. La première consiste en l’analyse de quatre langages de test propriétaires actuellement déployés. Elle nous a permis d’identifier les concepts spécifiques au domaine, les meilleures pratiques,ainsi que les pièges à éviter. La deuxième contribution est la définition d’un méta-modèle en EMF Ecore, qui intègre tous les concepts identifiés et leurs relations. Le méta-modèle est la base pour construire des éditeurs de modèles de test et des motifs de génération de code. Notre troisième contribution est un d´démonstrateur de la façon dont ces technologies sont utilisées pour l’élaboration des tests. Il comprend des éditeurs personnalisables graphiques et textuels pour des modèles de test, ainsi que des transformations basées-motifs vers un langage du test exécutable sur une plateforme de test réelle. / The development of tests for avionics systems involves a multiplicity of in-house test languages, with no standard emerging. Test solution providers have to accommodate the habits of different clients, while the exchange of tests between aircraft manufacturers and their equipment/system providers is hindered. We propose a model-driven approach to tackle these problems: test models would be developed and maintained in place of code, with model-to-code transformations towards target test languages. This thesis presents three contributions in this direction. The first one consists in the analysis of four proprietary test languages currently deployed. It allowed us to identify the domain-specific concepts, best practices, as well as pitfalls to avoid. The second contribution is the definition of a meta-model in EMF Ecore that integrates all identified concepts and their relations. The meta-model is the basis for building test model editors and code generation templates. Our third contribution is a demonstrator of how these technologies are used for test development. It includes customizable graphical and textual editors for test models, together with template-based transformations towards a test language executable on top of a real test platform.