Les mémoires non-volatiles Flash sont aujourd'hui un élément clé du développement de l'électronique portable demandant de plus en plus de capacité de stockage à bas coût (netbook, téléphones mobiles, PDA, clé USB...). Afin d'assurer son maintien pour les années à venir, il est nécessaire de poursuivre l'amélioration de cette technologie. Ainsi, l'intégration de matériaux à forte permittivité électrique (appelés : High-k) et l'utilisation de mémoires à couche de piégeage discret sont de plus en plus envisagées. Le travail de cette thèse s'inscrit dans ce contexte. Il comprend tout d'abord une étude électrique (charge fixe, piégeage, courants de fuite...) de matériaux High-k (HfO2, HfAlO, Al2O3, HfSiON) en vue de leur intégration dans les mémoires non-volatiles. Les empilements les plus prometteurs ont ensuite été intégrés dans des mémoires à nanocristaux de silicium ou à couche de piégeage nitrure. Les performances électriques ont été reliées aux propriétés matériaux des couches utilisées. L'analyse des résultats électriques ainsi que la compréhension physique des mécanismes mis en jeux a été permise par une étude de modélisation. En particulier, un modèle complet de mémoire à couche de piégeage discret a été développé.

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l'étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d'avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d'évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon&) tout au long du test est effectué, dans le but de déterminer l'impact de l'avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d'impulsions d'avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d'une modification de sa résistivité. Divers types de métaux et de techniques d'assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l'évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations.

Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction.

L'essor des biocapteurs électrochimiques n'est plus à démontrer. Véritables outils d'analyse, ces dispositifs tendent à se miniaturiser afin de répondre aux spécifications actuelles: faibles volumes, temps d'analyse réduit, portabilité, et profitent des potentialités des microélectrodes: sensibilité accrue, capacité de mesure en milieux résistifs. Ce travail de thèse a été d'intégrer, à partir des techniques issues des microtechnologies "Silicium & Polymères", des dispositifs électrochimiques génériques et reproductibles à trois électrodes et de caractériser l'ensemble des matériaux utilisés. Les structures ainsi obtenues ont été conditionnées en vue de l'étude du stress oxydant à la surface de la peau. Elles ont été utilisées pour détecter l'acide ascorbique et l'acide urique, molécules impliquées dans le mécanisme de défense contre le stress oxydant. Les performances de ces dispositifs ont été évaluées dans des solutions modèles, par comparaison aux résultats obtenus avec des microélectrodes de fabrication manuelle traditionnelle et directement à la surface de la peau.

La fiabilité et la disponibilité des systèmes de gestion de l'énergie sont les conditions de base pour la généralisation de solutions électriques dans de nombreuses applications. Les dispositifs de puissance doivent être performants non seulement en régime normal, mais aussi en régimes extrêmes, par exemple lors des courts-circuits. Pour cela, les interrupteurs de puissance sont associés de façon discrète à des systèmes de détection et de protection. Une solution pour améliorer la fiabilité des dispositifs consiste à intégrer monolithiquement, au sein d'une même puce, l'interrupteur et les fonctions de détection et de protection. Ces dispositifs intégrés exploitent les interactions électriques qui apparaissent dans la puce pour détecter la défaillance et ainsi la stopper. L'interrupteur de puissance est ainsi protégé et se remet en conduction une fois la défaillance corrigée. Les composants de puissance seront ainsi capables de se protéger lors d'une défaillance. L'objectif de cette thèse est de proposer des solutions d'intégration de fonctions de protection et de diagnostic rapprochées avec les dispositifs IGBT afin d'augmenter la fiabilité et la disponibilité des systèmes de puissance. Les fonctions de protection sur lesquelles nous nous sommes focalisés sont le miroir de courant ("Sense") et le capteur d'anode ("Capteur de Tension d'Anode") pour détecter les courts-circuits. Ces deux capteurs ont été étudiés à l'aide de simulation 2D puis réalisés technologiquement. Un circuit de détection et de protection des IGBT contre les courts-circuits, comprenant le capteur de tension d'anode intégré monolithiquement, est proposé et simulé. Les tests électriques des capteurs en mode statique permettent de mieux comprendre leur comportement. Enfin, l'interrupteur IGBT associé à ses fonctions de détection et de protection est testé de manière discrète dans un circuit de commutation en condition de court-circuit afin de valider le fonctionnement.

Les progrès réalisés par les filières silicium durant la dernière décennie ont rendu leur utilisation possible pour les bandes de fréquences millimétriques dépassant les 100 GHz, autrefois réservées aux technologies III-V. En outre, les fortes densités d'intégration qui caractérisent les filières silicium permettent d'envisager des systèmes complexes sur une seule puce, ce qui n'était pas possible auparavant avec les technologies III-V. Dans cette thèse, la faisabilité d'une conversion en fréquence directe à partir d'un signal impulsionnel en bande W est évaluée au travers de l'exemple d'un radar automobile impulsionnel doté d'une capacité de communication inter-véhicules. Actuellement, le mélangeur passif représente le meilleur choix pour entrer dans la constitution d'un récepteur à conversion directe grâce à l'absence de bruit en 1/f de cette topologie. Ce mélangeur emploie des transistors NMOS dans les filières technologiques à base de silicium. Parmi ses avantages, il faut souligner sa grande linéarité doublée d'un faible facteur de bruit, qui est par ailleurs égal aux pertes de conversion du mélangeur. Bien que largement employé dans les applications de type " low-power " aux fréquences RF ne dépassant pas quelques GHz, les limites de fréquence de cette topologie ne sont pas clairement définies. Une première partie de ce travail a consisté à évaluer la faisabilité de cette topologie en bande W en se basant sur une filière technologique 0,13 um SiGe BiCMOS. L'effet de la géométrie du transistor NMOS sur les performances obtenues est largement discuté concernant les pertes de conversion et la linéarité. Ces résultats sont ensuite exploités pour concevoir un convertisseur de fréquence centré sur une fréquence de 79 GHz en incluant les amplificateurs permettant de contrôler le mélangeur de manière optimale sur ses trois accès RF, OL et FI. Pour extraire les principales caractéristiques de ce circuit que sont le gain de conversion, le point de compression et le facteur de bruit, un banc de mesure complet décrit en dernière partie a dû être développé. Les résultats expérimentaux obtenus font état d'un fonctionnement à l'état de l'art, avec un gain de conversion de 14,5 dB à la fréquence optimale centrée sur 76 GHz , un facteur de bruit en bande double de 6,3 dB et un point de compression en sortie de -10 dBm. Ces résultats, relativement proches des simulations, valident l'ensemble de la démarche employée.

L'interface homme / machine a entraîné de nombreuses recherches en biotechnologie. Une partie de ces recherches portent sur les interconnexions cerveau / machine. En effet, le cerveau dispose de nombreuses connexions cérébrales par le biais de neurones. Ces neurones communiquent entre eux et propagent l'information grâce à un signal bio-électrique appelé potentiel d'action. L'objectif de ma thèse de doctorat est de mesurer ce signal à l'aide de transistors ionosensibles à effet de champ (Ion Sensitive Field Effect Transistor ISFET). Le procédé ISFET a été modifié pour obtenir un nouveau type de capteur baptisé NeuroFET. Les puces contenant les NeuroFETs ont entièrement été fabriquées au sein de la salle blanche du LAAS. La croissance des neurites doit être ensuite orientée pour que celles-ci passent sur les grilles des NeuroFETs. Pour se faire, nous avons choisi de les contraindre mécaniquement à l'aide de canaux microfabriqués en résine SU-8. Après avoir testé différentes méthodes non concluantes, nous avons développé notre propre technique basée sur la photolithographie par projection. En modifiant les paramètres de focalisation et d'exposition, il a été possible d'obtenir des canaux en forme d'arcs brisés en une seule insolation. Grâce à cette méthode nommée " SU-8 3D", nous avons finalement réalisé des réseaux de microcanaux biocompatibles en SU-8 en vue d'analyses neuronales. Notre partenariat avec l'Institut de la Vision à Paris, nous a permis d'utiliser ce réseau de canaux afin d'orienter la croissance des neurites. La puce NeuroFET a été mise en boitier sur un circuit imprimé, isolée électriquement et recouverte d'un cône de culture permettant la culture neuronale à l'échelle de la puce individuelle. Les potentiels d'actions des neurones de rétine de rat n'étant pas assez important pour être mesuré à partir de l'électronique développée, nous avons utilisé des neurones d'escargots d'eau Lymnaea Stagnalis. Après trois jours de culture, nous avons appliqué aux cellules un cycle de différentes toxines permettant d'alterner le déclanchement de potentiels d'actions spontanés et l'état de repos. Ce cycle nous a permis d'observer une activité neuronale et ainsi de valider le bon fonctionnement du système.

This dissertation summarises my research activities in the field of Ion Implantation-Induced extended defects and of their impact on the properties of Ultra-Shallow source/drain junctions (USJs) in miniaturized MOS transistors. The most common method for the fabrication of source/drain regions consists in the localized doping of the substrate material by ion implantation, followed by thermal annealing to achieve electrical activation. The major problem related to the use of ion implantation is the formation of various defect types resulting from the precipitation of the large amounts of interstitials and vacancies generated during the implantation process and their interaction with dopant atoms during annealing. The various complex interactions between the defects and the implanted dopants are at the origin of the diffusion and activation anomalies that represent the major obstacles to the fabrication of USJs satisfying the ITRS requirements. The main results of my work will be presented in three parts. The first part is dedicated to the fundamental studies on the formation and evolution of implant-induced defects and on their impact on transient enhanced diffusion (TED). These studies contributed (i) to provide a unified description of implantation-induced defect evolution, explaining why, depending on the implant and annealing conditions, a given defect type is formed, dissolves during annealing or transforms into a larger defect with different crystallographic characteristics and (ii) to improve the existing models by extending them to all defect families, including a correct TED dependence on the defects' size distributions. In the second part, I will focus on the defect-dopant interactions causing dopant activation anomalies, due to their impact on the active dose and is some cases, also on the carrier mobility. In the case of p+-n junctions formed by Boron implantation, these anomalies are due to the formation of small Boron-Interstitial Clusters (BICs), which will be at the centre of all the studies presented in this part. Other investigated defect-dopant interactions include the formation of Fluorine-related Si interstitial traps, used to reduce both B Transient Enhanced Diffusion and dopant deactivation, and the dopant trapping by implantation-induced defects. The progressive introduction of advanced processes and materials in the semiconductor industry during the last decade raised some specific questions related to the fabrication of USJs, including the formation of implant-induced defects during ultra-fast annealing, their evolution in the presence of the buried Si-SIO2 interface in SOI materials or the Boron activation stability in Germanium. We will address these issues in the third part of this presentation. Due to the increased difficulties to maintain the MOS miniaturization pace (as well as to the approaching of its physical limits), the general context of the MOS-related research domain has largely evolved over the last years. On the one hand, the continuous optimisation of advanced doping and annealing schemes for the fabrication of USJs will therefore have to deal with the increasingly important requirement of reducing power consumption in future device generations. On the other hand, the years 2000s have seen the emergence of the so-called "More-than-More" domain, consisting in the addition of novel functionalities to electronic devices based on (or derived from) Silicon MOS technology. The perspectives of my research activity within this "extended-CMOS" context will finally be presented at the end of the presentation.

De nombreuses propriétés étonnantes ont été récemment découvertes à l’interface de deux perovskites isolantes l’une polaire l’autre non polaire. La discontinuité de charge à l’interface LaAlO3/SrTiO3 engendre un gas d’électron quasi-bidimensionnel qui confère un caractère métallique à cette interface. Les mécanismes locaux et la quantification des propriétés ne font pas consensus car l’interdépendance de facteurs structuraux, chimiques et électroniques complexifie la résolution du problème posé. Une catastrophe polaire, des distorsions structurales, des lacunes d’oxygène, une interdiffusion cationique et une non stœchiométrie du film ont été séparément avancées pour expliquer cette conduction. Dans le cadre d’un programme international, nous avons reçu des héterointerfaces conductrices et isolantes élaborées par ablation laser pulsé (PLD). L’origine des porteurs de charge a été recherchée par une approche globale liant procédé, structure et propriétés électriques (mesurées dans le consortium). Nous avons systématiquement analysé les interfaces en combinant imagerie à haute résolution (STEM-HAADF) et spectroscopies électroniques (EELS) et ioniques (MEIS). Une non planéité des couches atomiques, une interdiffusion cationique et un transfert d’électrons permettent de réduire la divergence de potentiel, la catastrophe polaire n’a donc pas lieu. La formation de défauts donneurs à la surface du film devient favorable au-delà d’une épaisseur critique. Les électrons sont transférés à l’interface dans la bande de conduction du STO. Nous avons mis en évidence un mécanisme de compensation concurrentiel de la charge interfaciale par des lacunes de strontium chargées négativement, qui mettent le substrat en compression plane et s’opposent au confinement 2D électrons. La variation des paramètres procédés, tels que la durée du dépôt, la pression partielle en oxygène, la température et la stœchiométrie de la plume déplace l’équilibre des différents mécanismes mis en évidence. Ce travail démontre la relation complexe liant procédé, propriétés électriques et distribution des défauts autour de ces interfaces singulières. / Novel behavior at the interface between two insulating polar/non polar perovskites has been recently discovered. The polarization discontinuity at LaAlO3/SrTiO3 drives the formation of quasi two dimensional electron gas. Both the local mechanism and quantification of such behavior remain unclear due to interplay of structural, chemical and electronic factors. Several mechanisms have been proposed, such as the polar catastrophe, structural distortions, oxygen vacancies, cationic intermixing at the interface and film non-stoichiometry. In the frame of an international project conductive and insulating heterostrucutres have been synthetized by Pulsed-Laser Deposition. In this thesis, we have developed a comprehensive approach to investigate the origin of the charge carriers. The interfaces have been systematically analyzed by combining high resolution imaging (STEM-HAADF) to atomic resolved electron (EELS) and ion (MEIS) spectroscopies. The observed and quantified parameters have been related to the electrical properties of the interfaces measured in the consortium. Buckling of the atomic layers, intermixing and electron transfer reduce the polar divergence. This rules out the polar catastrophe scenario. The formation of donor defects at the film surface is favored above a critical film thickness. Electrons are transferred to interface in the STO conduction band. A competing compensation mechanism of the positive interfacial charge by negatively charged strontium vacancies has been demonstrated that generates an in plane compression of the STO, unfavorable for a strict 2D confinement of the charges. Varying the process parameters such as growth duration, oxygen partial pressure, temperature, and plume stoichiometry shift the equilibrium of the different mechanisms highlighted. This thesis emphasizes the complex relations between the process and the properties through the defects distribution around these singular interfaces.

Extreme Universe Space Observatory on Japanese Experiment Module (JEM-EUSO) est conçu comme l’expérience de rayons cosmiques de prochaine génération pour observer les particules hautement énergétiques au-dessus de 10²⁰ eV. Le projet est mené par RIKEN et soutenu par une collaboration de plus de 200 membres provenant de 13 pays. Cet observatoire, sous la forme d'un télescope fluorescent, sera arrimé à la Station Spatiale internationale (ISS) pour un lancement prévu en 2017. En observant les gerbes atmosphériques produites dans la troposphère, à une altitude de 400 km, cet observatoire de rayons cosmique offrira une grande surface de détection, qui est au moins 100 fois supérieur que le plus grand détecteur de rayons cosmiques jamais construit. La surface focale de JEM-EUSO sera équipée d'environ 5000 unités de photomultiplicateur multianode 8x8 pixels (MAPMT). Un circuit intégré (ASIC), connu sous le nom SPACIROC, a été proposé pour la lecture du MAPMT. Cet ASIC de 64 voies propose des fonctionnalités comme le comptage de photons, la mesure des charges et le transfert de données à haute vitesse. Par-dessus tout, cet ASIC doit peu consommé afin de respecter la contrainte de puissance de JEM-EUSO. Réalisé en utilisant la technologie AMS Silicium-Germanium (SiGe) 0,35 µm, cet ASIC intègre 64 canaux de comptage de photons rapides (Photon Counting). La résolution de temps pour le comptage de photons est de 30 ns, ce qui permettra d’atteindre la valeur maximale comptage qui est de l'ordre de 10⁷ photons / s. Le système de mesure de charge est basé sur le Time-Over-Threshold qui offre 8 canaux de mesure. Chaque canal de mesure est une somme des 8 pixels du MAPMT et il est prévu que ce système est capable de mesurer jusqu'à 200 pC. La partie numérique fonctionne en continu et gère la conversion des données de chaque voie des blocs de Photon Counting et Time-Over-Threshold. Les données numériques sont transmises par l'intermédiaire de liaisons parallèles dédiées et ces opérations sont effectuées pendant une fenêtre de communication ou « Gate Time Unit » (GTU) de fréquence 400 kHz. Le taux de transfert des données d’ASIC avoisine les 200 Mbps ou 576 bits / GTU. La dissipation de puissance est strictement inférieure à 1 mW par canal ou 64 mW pour l'ASIC. Le premier prototype de SPACIROC a été envoyé pour fabrication en Mars 2010 au Centre Multi Projet (CMP). Des puces nues et packagés ont été reçues en Octobre 2010, ce qui a débuté la phase de caractérisation de cet ASIC. Après une phase de test réussie, des puces SPACIROC ont été intégrés dans l'électronique frontale d'un instrument pour détecter les sursauts gamma - Ultra Fast Flash Observatoire (UFFO) qui va être lancé en 2013. Vers la fin de l'année 2012, des cartes électroniques frontales conçues autour des puces SPACIROC ont été fabriqués pour le projet EUSO-Balloon. Ce projet de vol en ballon stratosphérique à une altitude de 40 km servira comme le démonstrateur technologique et l'ingénierie d'un instrument miniaturisé JEM-EUSO. La deuxième génération de cet ASIC a été envoyée à la fonderie en Décembre 2011. Ce second prototype, SPACIROC2, a été testé à partir de mai 2012. Les principales améliorations sont les suivantes: la consommation d'énergie a été revue à la baisse, ainsi que l'amélioration de la résolution temporelle de Photon Counting et l'extension de la gamme dynamique pour le module Time-Over-Threshold. Les mesures en cours ont montré que SPACIROC2 présente un bon comportement général et apporte des améliorations par rapport à son prédécesseur. / Extreme Universe Space Observatory on Japanese Experiment Module (JEM-EUSO) is conceived as the next generation cosmic rays experiment for observing the highly energetic particles above 5.10¹⁹ eV. The project is lead by RIKEN and supported by an active collaboration of more than 200 members from 13 countries. This observatory, in the shape of a wide field-of-view UV telescope, will be attached to the International Space Station (ISS) for a planned launch in 2017. Observing the Air Showers generated in troposphere from an altitude of 400 km, this space based cosmic rays experiment will offer a very large instantaneous detection surface, which is at least 100 times bigger than the largest land based cosmic rays observatory. The detection surface of JEM-EUSO will be equipped with around 5000 units of 8x8 pixels Multianode Photomultiplier (MAPMT). A radiation hardened mixed signal application-specific integrated circuit (ASIC), known as SPACIROC, has been proposed for reading out the MAPMT. This ASIC features 64-channel analog inputs, fast photon counting capabilities, charge measurements and high-speed data transfer. Above all, the power dissipation of this ASIC is required to be very low in order to comply with the strict power budget of JEM-EUSO. By taking the advantages of high speed AMS 0.35 µm Silicon-Germanium (SiGe) process, this ASIC integrates 64 fast Photon Counting channels. The photon counting time resolution is 30 ns, which allows the theoretical counting rate in the order of 10⁷ photons/s. The charge measurement system is based on Time-Over-Threshold which offers 8 measurement channels. Each measurement channel is composed of 8 pixels of the MAPMT and it is expected that this system will measure up to 200 pC. The digital part is then required to operate continuously and handles data conversion of each Photon Counting and Time-Over-Threshold channel. For the first version of this ASIC, one channel measurement channel for the dynode is also available. The digital data are transmitted via dedicated parallel communication links and within the defined Gate Time Unit (GTU) of 400 kHz frequency. The ASIC data output rate is in the vicinity of 200 Mbps or 576 bits/GTU. The power dissipation is kept strictly below 1 mW per channel or 64 mW for the ASIC. The first prototype of SPACIROC was sent for tapeout in March 2010 through Centre Multi Projet (CMP) prototyping services. The packaged ASICs and bare dies have been received in October 2010 which marked the characterization phase of this chip. After successful testing phase, SPACIROC chips were integrated into the front-end electronics of an instrument pathfinder for detecting the gamma ray bursts – Ultra Fast Flash Observatory (UFFO) which is foreseen to be launched in 2013. Towards the end of 2012, front-end board designed around SPACIROC chips have been fabricated for the EUSO-Balloon project. This balloon borne project will serve as a technical and engineering demonstrator of a fully miniaturized JEM-EUSO instrument which will be flown to the stratosphere at the altitude of 40 km. The second tapeout of this ASIC was done in December 2011. This second prototype, SPACIROC2, was tested from May 2012. The main improvements are as follows: lower power consumption due to better power management, enhancement in Photon Counting time resolution and extension the Time-Over-Threshold maximum input rate. The ongoing tests have shown that SPACIROC2 exhibits a good overall behavior and improvement compared to its predecessor.