La substitution du canal de silicium par un semi-conducteur III-V est une des voies envisagées pour accroitre la mobilité des électrons dans les transistors n-MOSFET et ainsi réduire la consommation des circuits. Afin de réduire les coûts et de profiter des plateformes industrielles de la microélectronique, les transistors III-V doivent être réalisés sur des substrats de silicium. Cependant, la différence de paramètre de maille entre le Si et les couches III-V induit de nombreux défauts cristallins dans le canal du transistor, diminuant la mobilité des porteurs. L’objectif de cette thèse est la réalisation de transistors à canal III-V sur substrat de silicium au sein de la plateforme microélectronique du CEA Leti. Dans le cadre de ces travaux, deux filières technologiques d’intégration ont été développées pour la réalisation de transistors tri-gate à base d’In0,53Ga0,47As sur substrat de silicium : par un collage moléculaire d’une couche d’InGaAs sur InP et par une épitaxie directe de la couche d’InGaAs sur substrat Si. Les différentes étapes technologiques spécifiques à l’InGaAs ont été mises au point au cours de ces travaux, en prenant en compte les contraintes de contamination des équipements. Le traitement de surface de l’InGaAs et le dépôt du diélectrique de grille à haute permittivité (type high-k) par ALD ont été particulièrement étudiés afin de réduire la quantité d’états d’interface (Dit) et d’optimiser l’EOT. Pour cela, des analyses XPS et des mesures électriques C(V) de capacités MOS ont été réalisées à l’échelle d’un substrat de 300mm de diamètre. / The replacement of the silicon channel by III-V materials is investigated to increase the electron mobility in the channel and reduce the power consumption. In order to decrease the cost and to take advantage of the microelectronic silicon platform, III-V transistors must be built on Silicon substrates. However, the lattice parameter mismatch between Silicon and the III-V layers leads to a high defects density in the channel and reduces the carrier mobility. This thesis aims to realize III-V transistors on silicon substrate in the CEA-Leti microelectronic clean room. In the frame of this PhD, two integration process are elaborated to realize In0,53Ga0,47As tri-gate transistors on silicon: the molecular bonding of an InGaAs layer grown on a InP substrate, and the direct epitaxy of InGaAs on a silicon substrate. The fabrication steps for InGaAs transistors were developed, taking into account the clean room contamination restriction. InGaAs surface treatment and high-permittivity dielectric deposition by ALD are studied in order to reduce the density of interface states (Dit) and to optimize the EOT. XPS analysis and C(V) measurement are performed at the scale of a 300mm Silicon substrate.

La réduction des dimensions des transistors à effet de champ MOS a depuis quelques années ralenti à cause de l'émergence de facteurs parasites tels que la résistance d'accès. En effet, la miniaturisation du canal s'est accompagnée par une diminution de sa résistance tandis que celle des zones d'accès à la frontière avec le canal est restée constante ou a augmenté. L'objectif de cette thèse a été de mettre en place une méthodologie de caractérisation électrique prenant en compte cette composante parasite longtemps considérée négligeable dans le milieu industriel.Dans un premier chapitre, le fonctionnement de la technologie CMOS et la spécificité de son adaptation FD-SOI sont d'abord présentées. La deuxième moitié du chapitre est quant à elle consacrée à l'état de l'art de la caractérisation électrique et de leur position vis-à-vis de la résistance d'accès.Le second chapitre présente une nouvelle méthode d'extraction des composantes parasites résistives et capacitives à l'aide de transistors de longueurs proches. Les résultats obtenus sont ensuite comparés aux modèles existants. De ces derniers, un nouveau modèle plus physiquement pertinent est proposé en fin de chapitre.Le troisième chapitre expose une nouvelle méthode de caractérisation électrique basée sur la fonction Y qui permet une analyse du comportement d'un transistor sur l'ensemble de son régime de fonctionnement. Cette nouvelle méthode est ensuite combinée à celle développée dans le chapitre 2 pour assembler un protocole expérimentale permettant de corriger et d'analyser l'impact des résistances d'accès sur les courbes de courant et les paramètres électriques.Finalement, le dernier chapitre applique la méthodologie vue dans la chapitre précédent à l'étude du désappariement stochastique des transistors. Les résultats obtenus sont ensuite comparés aux méthodes en vigueur dans les domaines industriel et académique qui présentent chacune leurs avantages et leurs inconvénients. La nouvelle méthode ainsi proposée tente de garder le meilleur de chacune de ces dernières. / The reduction of the dimensions of field effect MOS transistors has slowed down during the last years due to the increasing importance of parasitic factors such as access resistance. As a matter of fact, channel miniaturisation was accompanied by a reduction of its intrinsic resistance while that of the access region at the frontier with the channnel stayed constant or increased. The goal of this thesis was to set a new electrical characterization method to take into account this parasitic component long considered negligible in by industrials.In the first chapter, CMOS technologies working and its FD-SOI adaptation specificities are presented. The second half of the chapter deals with the state of the art of electrical characterization and their hypothesis about access resistance.The second chapter present a new resistive and capacitive parasitic components extraction method using transistors of close channel length. The results are then compared to existing models from which, a new one more physically accurate is proposed.The third chapter expose a new electrical characterization method based on Y function allowing the analyze of transistor behavior on the whole working regime. This new method is then combined with the one developped in the previous chapter to build a new experimental protocol to correct and analyze the impact of access resistances on current curves and parameters.Finally, the last chapter apply this new methodology to the case of stochastic mismatch between transistors. The results are then compared to the methods used by industrials and academics, each of them having their own pros and cons. The new method proposed tries to keep the best of both previous one.

De nos jours, l'industrie de la microélectronique développe des nouvelles technologies qui permettent l'obtention d'applications du quotidien alliant rapidité, basse consommation et hautes performances. Pour cela, le transistor, composant actif élémentaire et indispensable de l'électronique, voit ses dimensions miniaturisées à un rythme effréné suivant la loi de Moore de 1965. Cette réduction de dimensions permet l'implémentation de plusieurs milliards de transistors sur des surfaces de quelques millimètres carrés augmentant ainsi la densité d'intégration. Ceci conduit à une production à des coûts de fabrication constants et offre des possibilités d'achats de produits performants à un grand nombre de consommateurs. Le MOSFET (Metal Oxide Semiconductor Field Effect Transistor), transistor à effet de champ, aussi appelé MOS, représente le transistor le plus utilisé dans les différents circuits issus des industries de la microélectronique. Ce transistor possède des longueurs électriques de 14 nm pour les technologies industrialisables les plus avancées et permet une densité intégration maximale spécialement pour les circuits numériques tels que les microprocesseurs. Le transistor bipolaire, dédié aux applications analogiques, fut inventé avant le transistor MOS. Cependant, son développement correspond à des noeuds technologiques de génération inférieure par rapport à celle des transistors MOS. En effet, les dimensions caractéristiques des noeuds technologiques les plus avancés pour les technologies BiCMOS sont de 55 nm. Ce type de transistor permet la mise en oeuvre de circuits nécessitant de très hautes fréquences d'opération, principalement dans le secteur des télécommunications, tels que les radars anticollisions automobiles fonctionnant à 77 GHz. Chacun de ces types de transistors possède ses propres avantages et inconvénients. Les avantages du transistor MOS reposent principalement en deux points qui sont sa capacité d'intégration et sa faible consommation lorsqu'il est utilisé pour réaliser des circuits logiques. Sachant que ces deux types de transistors sont, de nos jours, comparables du point de vue miniaturisation, les avantages offerts par le transistor bipolaire diffèrent de ceux du transistor MOS. En effet, le transistor bipolaire supporte des niveaux de courants plus élevés que celui d'un transistor MOS ce qui lui confère une meilleure capacité d'amplification de puissance. De plus, le transistor bipolaire possède une meilleure tenue en tension et surtout possède des niveaux de bruit électronique beaucoup plus faibles que ceux des transistors MOS. Ces différences notables entre les deux types de transistors guideront le choix des concepteurs suivant les spécifications des clients. L'étude qui suit concerne la fiabilité de ces deux types de transistors ainsi que celle de circuits pour les applications radio fréquences (RF) et aux longueurs d'ondes millimétriques (mmW) pour lesquels ils sont destinés. Il existe dans la littérature de nombreuses études de la fiabilité des transistors MOS. Concernant les transistors bipolaires peu d'études ont été réalisées. De plus peu d'études ont été menées sur l'impact de la fiabilité des transistors sur les circuits. L'objectif de ce travail est d'étudier le comportement de ces deux types de transistors mais aussi de les replacer dans le contexte de l'utilisateur en étudiant la fiabilité de quelques circuits parmi les plus usités dans les domaines hyperfréquence et millimétrique. Nous avons aussi essayé de montrer qu'il était possible de faire évoluer les règles de conception actuellement utilisées par les concepteurs tout en maintenant la fiabilité attendue par les clients. / Nowadays, the microelectronics industry develops new technologies that allow the production of applications combining high speed, low power consumption and high performance. For this, the transistor, active elementary and essential component of electronics, sees its miniaturized dimensions at a breakneck pace following Moore's Law in 1965. This size reduction allows the implementation of several billion transistors on surfaces of a few square millimeters and increasing the integration density. This leads to a production at constant costs and offers opportunities for shopping performing products at a large number of consumers. The MOSFET (Metal Oxide Semiconductor Field Effect Transistor), field effect transistor, also called MOS transistor is the most used in different circuits coming from the microelectronics industries. This transistor has electrical lengths of 14 nm for the industrially most advanced technology and allows a maximum integration density specifically for digital circuits such as microprocessors. Bipolar transistor, dedicated to analog applications, was invented before the MOS transistor. However, the characteristic dimensions of the most advanced technologies for BiCMOS technology nodes is 55 nm. This type of transistor enables the implementation of systems requiring very high frequency operation, mainly in the telecommunications industry , such as automotive collision avoidance radar operating at 77 GHz. Each of these transistors has its own advantages and disadvantages. The advantages of MOS transistor are mainly based on two points that are its integration capacity and its low power consumption when used to implement logic circuits. Knowing that these two types of transistors are, nowadays, comparable on the miniaturization aspect, benefits of bipolar transistor differ from those of the MOS transistor. Indeed, the bipolar transistor supports higher current levels than a MOS transistor which gives it a greater ability of power amplification. Moreover , the bipolar transistor has an improved breakdown voltage and especially features electronic noise levels much lower than those of the MOS transistors. These significant differences between the two transistors types will guide the designers choice according to the customer specifications. The following study relates the reliability of these two transistors types as well as circuits for radio frequency (RF) applications and millimeter wavelengths (mmW) for which they are intended. There are in the literature many studies of the reliability of MOS transistors. Regarding bipolar transistors few studies have been conducted. In addition few studies have been conducted on the impact of the reliability of transistors on circuits. The objective of this work is to study the behavior of these two types of transistors but also to place them in the user context by studying the reliability of some of most used circuits in the microwave and millimeter fields. We also tried to show that it was possible to change the design rules currently used by designers while maintaining the expected reliability by the counsumers.

Dans l’industrie de la micro-électronique, les efforts à fournir pour les nouvelles applications développées deviennent de plus en plus contraignants et difficiles à supporter en terme de coût. Les agressions provenant des décharges électrostatiques (ESD) générées par l’environnement direct sur les puces constituent un facteur important de la chute de rendement et donc des coûts. Ces difficultés s’ajoutent aux limites physiques plus strictes pour fabriquer des transistors lorsque l’on aborde des échelles nanométriques. La technologie Silicium sur Isolant (SOI) a été développée afin de contourner cette difficulté, mais l’intégration des protections ESD limite son émergence du fait de la complexité de la mise au point et du développement d’un réseau de protection pour la puce.L’objectif annoncé de ce travail de recherche, effectué en collaboration entre STMicroelectronics le CEA et l’IMEP est d’évaluer les caractéristiques principales de la technologie pour la protection contre les décharges et de proposer une stratégie innovante de protection adaptée au SOI. En effet, à partir de résultats expérimentaux, nous avons pu constater que l’oxyde enterré, le BOX, limite les performances en robustesse et diminue la fenêtre de conception pour le déclenchement des protections. Pour y remédier, une structure commandée bidirectionnelle a été développée sur PDSOI afin de faciliter la dissipation thermique et améliorer la robustesse. Pour prolonger cette solution sur technologie FDSOI, une étude approfondie sur le thyristor afin a été menée afin de porter cette solution. L’analyse de simulation 3D et de résultats silicium ont permis de proposer une stratégie de protections innovantes pour le thyristor sur FDSOI. / In the microelectronics industry, the fabrication process for advanced technological nodes becomes more and more cumbersome and limiting in terms of cost. The electrostatic discharges (ESD) generated by the direct environment affect the circuits and constitute an important factor for the decrease of the yield and thus result in an increase of the costs. Apart from these difficulties, there are also issues arising from the physical limits of transistor integration when reaching the nanoscale.The Silicon on Insulator (SOI) technology was developed in order to bypass this difficulty. However, the integration of ESD protections limits its emergence due to the development complexity and the protection circuit needed. The goal of this work which was a collaboration between STMicroelectronics, CEA and IMEP was to evaluate the principal characteristics of this technology for electrostatic discharge protection and propose a novel protection strategy adapted for SOI.In fact, we were able to confirm from experimental results that the buried oxide (BOX) limits the performances in terms of robustness and narrows the window of conception for the triggering of the protections. A commanded bidirectional structure was developed on PDSOI and proposed as a solution to facilitate the thermal dissipation and improve the robustness.In order to extend this solution on FDSOI technology, a detailed study on the thyristor was performed. Analysis of the 3D simulations and experimental results permitted to propose an innovative strategy for ESD protections on FDSOI.

L’objectif de ce travail est d’aborder la conception de réseaux d’adaptation d’impédance accordable (RAA) dans deux contextes bien distincts en radiofréquences : le RAA en faible signal et le RAA en fort signal.Concernant les aspects faible signal, des critères de performance de RAA ont été établis et étudiés. Une nouvelle expression générale de l’efficacité d’un RAA a été développée. Elle permet de prédire le rendement d’un RAA à partir des facteurs de qualité des composants dont on dispose dans une technologie donnée et du rapport de transformation à réaliser. Des abaques de couverture d’impédances en fonction des pertes d’insertion ont été calculés. Ils mettent en évidence les régions de couverture où le RAA apporte une amélioration à la performance du système, pour diverses topologies de RAA.Un démonstrateur sur PCB a été réalisé. Il est constitué de deux RAA, qui assurent l’adaptation simultanée d’un amplificateur de puissance sur une large plage d’impédances, comprises dans un cercle de l’abaque de Smith d’équation VSWR < 5 :1. La zone de couverture a été mesurée et présentée en fonction des pertes d’insertion, qui mettent en évidence les régions où les RAA contribuent à l’amélioration de la performance de l’amplificateur et celles où les pertes d’insertion du RAA n’arrivent pas à compenser le gain du à la réduction des coefficients de réflexion.Dans une seconde partie, la conception de RAA en fort signal a été traitée. L’objectif a été de présenter à la sortie d’un amplificateur de puissance les impédances qui optimisent son efficacité pour chaque puissance de travail. Un démonstrateur en technologie CMOS SOI 130 nm a été conçu et simulé. Il consiste en un amplificateur de puissance pour le standard WCDMA, fonctionnant à 900 MHz, et un RA accordable par des varactors MOS, capable de générer les impédances optimales correspondant à des puissances de sortie comprises entre 20 et 30 dBm. Les résultats ont mis en évidence le bénéfice apporté par l’insertion d’un RA accordable par rapport à un RA fixe. / The aim of this research was the design of tunable matching networks, in two different contexts: the TMN at low and high signals.Performance criteria of TMN were studied. A general expression has been developed that estimates the TMN efficiency in function of the quality factor of the components used. The impedance coverage of different RAA topologies was plotted in function of the insertion losses.For the small signal, we designed a prototype in PCB, composed by two TMN, which ensure the simultaneous matching of a power amplifier in a wide range of impedances, included in a circle of the Smith chart VSWR < 5: 1. The coverage area was measured and presented in function of the insertion losses, emphasizing the areas where the TMN contribute to improve the amplifier performance and those where insertion losses of the TMN are not able to compensate gain with the reduction of the reflection coefficients.Subsequently, we discussed the design of TMN for the large signal. The objective is to present at the output of a power amplifier, the impedances that optimize efficiency for each power of operation. A 130 nm SOI prototype was designed and simulated, consisting of a power amplifier for WCDMA standard, 900 MHz, and a MN tunable by MOS varactors able to produce the optimal impedances corresponding to an output power between 20 and 30 dBm. The results showed the benefit provided by inserting a tunable MN compared to a fixed one.

O projeto de amplificadores de baixo ruído (LNA) aparenta ser um trabalho simples pelos poucos componentes ativos e passivos que o compõe, porém a alta correlação entre os seus parâmetros de projeto dificulta muito esse trabalho. Esta dissertação apresenta uma proposta para contornar essa dificuldade: o uso de algoritmos metaheurísticos, em particular algoritmos genéticos e simulated annealing. Algoritmos metaheurísticos são técnicas avançadas que emulam princípios físicos ou naturais para resolver problemas com alto grau de complexidade. Esses algoritmos estão emergindo nos últimos anos porque têm mostrado eficiência e eficácia. São feitos neste trabalho os projetos de três LNAs, dois (LNA1 e LNA2) para sistemas com arquitetura homódine (LNA com carga capacitiva) e um (LNA3) para sistemas com arquitetura heteródine (LNA com carga resistiva) utilizando-se algoritmos genéticos e simulated annealing (recozimento simulado). Apresenta-se inicialmente a análise detalhada da configuração escolhida para os projetos (fonte comum cascode com degeneração indutiva FCCDI). A frequência de operação dos LNAs é 1,8 GHz e a fonte de alimentação de 2,0 V. Para o LNA1 e o LNA2 se atingiu uma figura de ruído de 2,8 dB e 3,2 dB, consumo de potência de 6,8 mW e 2,7 mW e ganho de tensão de 22 dB e 24 dB, respectivamente. Para LNA3 se atingiu uma figura de ruído de 3,5 dB, consumo de potência de 7,8 mW e ganho de tensão de 15,5 dB. Os resultados obtidos e comparações feitas com LNAs da literatura demonstram viabilidade e eficácia da aplicação de algoritmos metaheurísticos no projeto de LNA. Neste trabalho utilizaram-se as ferramentas ELDO (simulador de circuitos elétricos), versão 2009.1 patch1 64 bits, ASITIC (para projetar e simular os indutores), versão 03.19.00.0.0.0 e MATLAB (o toolbox fornece os algoritmos metaheurísticos), versão 7.9.0.529 R2009b. Além disso, os projetos foram desenvolvidos na tecnologia CMOS 0,35 m da AMS (Austria Micro Systems). / The design of low noise amplifiers (LNA) seems to be a simple work because the small number of active and passive device that they are composes, nevertheless the high trade off of LNA parameters complicates very much the work. This research presents a proposal to contour act the obstacle: to use metaheuristic algorithms, in special genetic algorithms and simulated annealing. The metaheuristic algorithms are advanced techniques that emulate physics or natural principles to solve problems with high grade of complexity. They have been emerging in the last years because they have shown effectiveness and efficiency. In this dissertation were designed three LNAs using genetic algorithms and simulated annealing: two (LNA1 and LNA2) to homódine architecture (LNA with capacitive load) and one (LNA3) to heteródine architecture (LNA with resistive load). First it is show the detailed analysis of configuration chosen to the designs (common source cascode with inductive degeneration). The operation frequency is 1.8 GHz and power supply is 2.0 V for all LNAs. LNA1 and LNA2 reached a noise figure of 2.8 dB and 3.2 dB, a dissipation power of 6.8 mW and 2.7 mW, and a voltage gain of 22 dB and 24 dB respectively. LNA3 reached 3.5 dB of noise figure, 7.8 mW of dissipation power, and 15.5 dB of voltage gain. The results obtained and the comparisons with LNAs from the literature demonstrate that the metaheuristic algorithms show efficiency and effectiveness in the design of LNA. This study was developed with the help of the tools ELDO (electric circuit simulator) version 2009.1 patch1 64 bits, ASITIC (to design and simulate the inductors) version 03.19.00.0.0.0, and MATLAB (the toolbox provides the metaheuristic algorithms) version 7.9.0.529 R2009b. Furthermore, the designs were developed on CMOS 0.35 AMS (Austria Micro Systems) technology.

Les enjeux environnementaux actuels, ainsi que la hausse continue du prix du pétrole, ont incité les constructeurs automobiles du monde entier à améliorer le rendement de leurs véhicules. Les propriétés tribologiques des lubrifiants des moteurs et boîtes de vitesses ont une influence considérable sur le rendement global des véhicules. Ils réduisent en effet le frottement généré par un grand nombre de contacts, et permettent parfois la réduction de la taille de différents composants en leur conférant une meilleure résistance à l’usure. Les avancées récentes en termes de synthèse de nanoparticules ont ouvert de nouvelles perspectives en termes d’additivation de lubrifiants avec, par exemple, la découverte des excellentes propriétés tribologiques des nanoparticules inorganiques de type fullerène comme le disulfure de molybdène ou de tungstène. L’objectif de ce manuscrit est d’évaluer le potentiel tribologique des nanoparticules IF-MoS2 dans l’optique d’une application automobile. L’influence de la taille et de la structure des nanoparticules a d’abord été étudiée. Les nanoparticules peu cristallines se sont révélées être plus aptes à maintenir un tribofilm performant sur des surfaces en acier dans des conditions de lubrification limite, indépendamment de leur taille. Toutes les nanoparticules testées ont cependant atteint des performances équivalentes lorsqu’une recirculation de l’huile était imposée, permettant de maintenir une alimentation continue du contact en nanoparticules. Une fois incorporées dans une formulation d’huile complète, les nanoparticules IF-MoS2 perdent leurs propriétés tribologiques. Les dispersants contenus dans l’huile, bien que permettant une bonne dispersion des IF-MoS2, semblent responsables de leur inefficacité en empêchant la formation de tribofilms sur les surfaces antagonistes. Une fois correctement dispersées, les nanoparticules pénètrent toujours le contact et se retrouvent bien exfoliées. Une adsorption excessive des dispersants sur les feuillets de MoS2 ainsi libérés et/ou sur les surfaces en acier semble nuire à l’adhésion du tribofilm. Un équilibre entre dispersion des nanoparticules et performance tribologique a ensuite été trouvé, en utilisant de très faibles concentrations de dispersants. Le comportement des huiles dopées en nanoparticules dans des conditions plus proches d’une application automobile a finalement été exploré. Les IF-MoS2 ont permis une réduction significative du frottement et de l’usure à température ambiante et en roulement/glissement, à la fois pour des surfaces lisses et rugueuses. Les risques associés à la présence de nanoparticules dans l’huile dans les régimes de lubrification en film complet ont été partiellement levés. Aucun impact significatif n’a en effet été constaté sur le coefficient de frottement pour l’ensemble des conditions d’essais retenues. Le potentiel des nanoparticules IF-MoS2 pour la protection des surfaces soumises à la fatigue de contact a enfin été démontré. / The growing environmental concerns, along with the continuous increase in the price of fossil fuels, have highly motivated car manufacturers worldwide to improve the efficiency of their vehicles. The tribological properties of engine and gearbox lubricants have a significant impact on the global efficiency of vehicles, as they contribute to reducing friction in many contacts and allow the downsizing of various components by providing their surfaces with anti-wear protection. The recent breakthroughs in nanoparticle synthesis have opened new prospects in terms of lubricant additivation, with the discovery of the excellent friction and wear reducing properties of nanoparticles such as Inorganic Fullerene-like (IF-) molybdenum or tungsten disulfides. The tribological potential of IF-MoS2 for automobile applications was investigated in this work. The respective influences of nanoparticle size and structure were first of all studied, revealing that poorly crystalline nanoparticles were more efficient in maintaining low-friction tribofilms on steel substrates in severe boundary lubrication regimes regardless of size (for the range studied). All the nanoparticles tested however showed similar performances when proper oil recirculation was ensured, providing a continuous feeding of the contact in nanoparticles. The IF-MoS2 nanoparticles lost their lubricating abilities when added to fully-formulated lubricants. This behavior was attributed to the presence of dispersants in the oil, which dispersed the nanoparticles effectively but prevented them from forming tribofilms on the rubbing surfaces. The well-dispersed IF-MoS2 were shown to enter the contact and exfoliate, but an excessive adsorption of the dispersants on the released MoS2 platelets and/or the steel surfaces is thought to prevent tribofilm adhesion. A balance between nanoparticle dispersion and tribological performance was then found, by using very low concentrations of dispersants. The behavior of nanoparticle-doped oils in various scenarios related to automobile applications was finally explored. The IF-MoS2 provided significant friction and wear reduction at ambient temperature and in milder rolling/sliding test conditions, for smooth and rough surfaces. The risks related to the presence of nanoparticles in the oil in full-film lubrication regimes were partially lifted, with no significant influence on friction witnessed for all the test conditions considered. The ability of IF-MoS2 nanoparticles to protect steel surfaces from surface-initiated Rolling Contact Fatigue was finally shown.

La fiabilité des chaînes de conversion électrique dans les systèmes embarqués est un enjeu critique dans les applications où interviennent des contraintes liées à la sécurité des personnes ou à des aspects économiques non-négligeables. La maintenance préventive permet de surveiller le bon fonctionnement des maillons faibles de la chaîne de conversion, tels que les composants de puissance à semiconducteurs (IGBT à grille en tranchée) présents dans les convertisseurs d'électronique de puissance utilisés dans le domaine du transport. L'objectif de ce travail est d'évaluer la possibilité d'utiliser l'état de l'oxyde de grille comme indicateur de l'état opérationnel du composant, lorsque celui-ci est soumis à des contraintes thermo-électriques représentatives de son fonctionnement. Les résultats obtenus par couplage de différentes techniques non destructives (méthode capacité-tension et méthode de mesure des charges d'espace) mettent en évidence des évolutions de l'oxyde liées à des effets causés par les charges électriques dans les zones de la structure les plus contraintes.L'étude et la modélisation des phénomènes diélectriques dans les couches minces d'oxyde nécessitent de nouvelles méthodes de mesure de la charge électrique à haute résolution spatiale. Dans le présent travail, nous démontrons, à travers des simulations et des résultats expérimentaux, l'applicabilité d'une de ces techniques de caractérisation, « la méthode de l'impulsion thermique », sur ce type de structures de la microélectronique. Sa sensibilité aux fines zones de champ électrique localisées au niveau des interfaces est en particulier mise en évidence, en ouvrant des voies vers la mise au point de nouvelles techniques à haute résolution spatiale, basées sur des stimuli thermiques. / The reliability of the electrical conversion chains in embedded systems is a critical issue in applica-tions where the security of persons and the economic aspects are significant. Preventive maintenance allows monitoring the proper functioning of the « weak links » in the conversion chain, such as power semiconductors components (trench gate IGBT) present in the electronic power converters used in the transport sector. The aim of the present work is to evaluate the possibility of using the gate oxide state as an indicator of the operational state of the component when it is subjected to thermo-electrical stress such as during service. The results obtained by coupled non-destructive techniques (capacitance-voltage and space charges measurement methods) bring out changes in the oxide produced by electrical charges in the most stressed areas of the structure.The study and modeling of dielectric phenomena in thin oxide layers require new high resolution methods for measuring the electric charge. In this work, simulations and experimental results have been used to demonstrate the applicability of one of these techniques, « the Thermal Pulse Method », to this type of microelectronic structures. The electric field at interfaces detected due to the sensitivity of this method is highlighted, opening ways to the development of new techniques with high spatial reso-lution, based on thermal stimuli.

My thesis is focused on realization of three inrush current limitors samples. This limiters will be used in ABB´s metal-clad, air-insulated switchgears for medium voltage distribution. On the basis of the results there is chosen the sample with optimal properties suitable for practice in the conclusion.

The main aim of this thesis is to familiarize with options of services using real-time data transfer in wireless networks. Theoretical part presents wireless network based on IEEE 802.11 standard and its practical use. Large part is focuses on 802.11e standart, that provides support for quality of service in wireless networks. Furthemore this thesis deals with transport and applicaton protocols supporting multimedia streaming over computer network. Second chapter is focused on analyzing real computer network with purpose in measuring parametrs influencing quality of service such as bandwith, delay, jitter and loss. Last part deals with the design of wireless network in OPNET Modeler enviroment with focus on simulating parameters that influence quality of service.