Cette thèse est consacrée à l'étude de solutions de durcissement des circuits reconfigurables à base de SRAM aux effets radiatifs singuliers. Un partitionnement symbolique des FPGA en une couche de configuration et une couche opérative a permis de mettre en évidence et de hiérarchiser les erreurs d'origine radiative. C'est l'éventuelle inversion de bits de configuration qui est le principal facteur limitant l'usage des FPGA en milieu radiatif. Après avoir étudié les solutions actuellement retenues, nous présentons deux approches permettant d'assurer leur durcissement.<br />La première approche est basée sur la restructuration des inverseurs et des éléments de mémorisation au niveau de l'agencement de leurs transistors. Elle permet de durcir efficacement la couche opérative aux effets singuliers. Elle est également adaptée au durcissement de la couche de configuration, mais au prix d'un surcoût en surface important.<br />La deuxième approche repose sur l'utilisation d'un code détecteur et correcteur d'erreurs par test de la parité. Elle est dédiée au durcissement de la couche de configuration.<br />Un circuit test est également présenté afin de valider expérimentalement les principes de durcissement par restructuration que nous avons utilisés.

Les travaux de cette thèse concernent la conception et l'optimisation de lignes de transfert reconfigurables. L'objectif principal est de concevoir une ligne d'usinage à moindre coût tout en respectant les contraintes techniques, technologiques et économiques du problème. Le problème d'optimisation correspondant est un problème d'équilibrage de lignes d'usinage sujet à des contraintes spécifiques. Il consiste à affecter les opérations aux stations de travail en minimisant les coûts d'installation. En plus des contraintes habituelles de ce type de problème, à savoir, les contraintes de précédence, d'inclusion et d'exclusion, nous avons dû considérer des contraintes d'accessibilité. De plus, la spécificité principale des lignes reconfigurables par rapport aux lignes de transfert dédiées, vient de la réalisation en série des opérations. Celle-ci rend souvent nécessaire la mise en place de stations équipées de plusieurs centres d'usinage travaillant en parallèle pour obtenir les volumes de production souhaités. Enfin, l'utilisation d'une tête d'usinage mono-broche induit la prise en compte de temps inter-opératoire de déplacements et de changement d'outils qui dépendent de la séquence d'opérations. Dans un premier temps, nous avons proposé une modélisation mathématique du problème à l'aide d'un programme linéaire en nombres mixtes. Nous avons aussi développé des méthodes de calcul de bornes inférieures ainsi qu'une procédure de prétraitement. Cependant, les contraintes additionnelles rendent la résolution du problème d'équilibrage plus difficile que dans le cas des lignes dédiées, et l'approche proposée ne permet généralement pas de résoudre des instances de taille industrielle. Pour répondre à ce besoin, nous avons donc développé plusieurs méthodes de résolution approchées du problème en nous inspirant de métaheuristiques efficaces sur des problèmes d'optimisation combinatoire.

Les travaux de recherche dont la synthèse est présentée dans ce document portent sur deux aspects de la conception d'architectures numériques embarquées pour des applications de traitement de l'information. Le premier axe concerne l'étude et la conception de modèles architecturaux pour les décodeurs de canal utilisés dans les communications numériques. Les décodeurs étudiés sont basés sur les codes LDPC (Low Density Parity Check codes) qui, depuis quelques années, sont proposés comme codes correcteurs d'erreurs dans plusieurs normes de transmission. On s'intéresse en particulier à la norme DVB-S2 de radio-diffusion de programmes multimédia. Ces architectures de décodeurs mettent en oeuvre des algorithmes dont les réalisations matérielles reposent sur une adéquation fine entre le taux de parallélisme, l'ordonnancement des calculs et les quantités de ressources nécessaires. Une étude sur la réduction de complexité des algorithmes de décodage LDPC non binaires, préalable à la définition d'une architecture associée est également présentée. Le deuxième axe de recherche étend la problématique aux architectures très fortement intégrées, de type SoC (systèmes sur puces), et qui disposent de capacités de flexibilité, d'adaptabilité et de reconfiguration matérielle dynamique. La présence d'un système d'exploitation temps-réel embarqué devient alors nécessaire pour gérer de telles architectures et rend inadaptées les méthodes classiques de conception. Le deuxième axe des travaux porte sur de nouvelles méthodologies d'exploration et de conception d'architectures reconfigurable. Le cas de la modélisation des systèmes d'exploitation embarqués est abordé ainsi que le cas de la conception des applications et plates-formes pour la radio-logicielle.

L' evolution constante des applications, que ce soit en complexit e ou en besoin de performances, impose le d eveloppement de nouvelles architectures. Parmi l'ensemble des architectures propos ees se d emarquent les architectures recon gurables. Ce type d'architectures o re des performances proches d'un circuit d edi e tout en proposant davantage de exibilit e. Si originellement ces architectures ne pouvaient ^etre con gur ees qu' a leur d emarrage, elles sont d esormais con gurables partiellement a tout moment. Cette fonctionnalit e, nomm ee " recon guration dynamique ", permet de multiplexer temporellement et spatialement l'ex ecution de plusieurs applications, rapprochant ainsi l'utilisation des architectures recon gurables de celle d'un processeur g en eraliste. A l'instar des ordinateurs pourvus d'un processeur g en eraliste, il s'av ere donc n ecessaire de disposer d'un syst eme d'exploitation pour architectures recon gurables. Cette th ese se focalise sur la cr eation d'ordonnanceurs destin es a ce type d'architectures. Parce que nous ciblons l'ex ecution d'applications complexes - compos ees de plusieurs t^aches dont l'ordre d'ex ecution n'est pas connu a l'avance - les algorithmes d'ordonnancement doivent ^etre ex ecut es en ligne et les solutions obtenues en des temps tr es brefs. A cette n, nous r ealisons nos algorithmes d'ordonnancement en nous basant sur des r eseaux de neurones de Hop eld. Ce type de r eseaux a et e utilis e pour r esoudre des probl emes d'optimisations (tels que des probl emes d'ordonnancement) o u il a et e constat e qu'ils produisaient des solutions rapidement. De plus, leur simplicit e de fonctionnement (peu de structures de contr^ole) permet de les impl ementer e cacement sur des architectures recon gurables de type FPGA. Le premier chapitre de ce document introduit les concepts sur lesquels sont bas es nos travaux, a savoir, les architectures recon gurables ainsi que l'ordonnancement temporel et spatial destin e a ce type d'architectures. Le second chapitre pr esente les r eseaux de neurones de Hop eld. Dans le troisi eme chapitre, nous pr esentons un ordonnanceur temporel pour architectures h et erog enes recon gurables. Le quatri eme chapitre pr esente deux ordonnanceurs spatiaux, fond es sur des hypoth eses mat erielles di erentes. Le premier, bas e sur un r eseau de Hop eld, ne requiert que des m ecanismes de recon guration simples et est donc utilisable avec les outils fournis par les fabricants. Le second, quant a lui, n ecessite des m ecanismes actuellement non fournis par les fabricants, mais permet d'exploiter plus nement l'architecture. Le dernier chapitre pr esente des travaux relatifs aux r eseaux de neurones de Hop eld, a savoir l' evaluation parall ele de neurones, ainsi que des propri et es de tol erance aux fautes de ces r eseaux.

Cette thèse s'intéresse aux architectures contenant des FPGAs reconfigurables dynamiquement et partiellement. Dans ces architectures, la complexité et la difficulté de portage des applications sont principalement dues aux connections étroites entre la gestion de la reconfiguration et le calcul lui-même. Nous proposons 1) un nouveau niveau d'abstraction, appelé gestionnaire de composants matériels (HCM) et 2) un mécanisme de communication scalable (SCM), qui permettent une séparation claire entre l'allocation d'une fonction matérielle et la procédure de reconfiguration. Cela réduit l'impact de la gestion de la reconfiguration dynamique sur le code de l'application, ce qui simplifie grandement l'utilisation des plateformes FPGA. Les application utilisant le HCM et le SCM peuvent aussi être portées de manière transparentes à des systèmes multi-FPGA et/ou multi-utilisateurs. L'implémentation de cette couche HCM et du mécanisme SCM sur des plateformes réalistes de prototypage virtuel démontre leur capacité à faciliter la gestion du FPGA tout en préservant les performances d'une gestion manuelle, et en garantissant la protection des fonctions matérielles. L'implémentation du HCM et du mécanisme SCM ainsi que leur environnement de simulation sont open-source dans l'espoir d'une réutilisation par la communauté.

Un énorme progrès dans les performances des semiconducteurs a été accompli ces dernières années. Avec l’´émergence d’applications complexes, les systèmes embarqués doivent être à la fois performants et fiables. Une multitude de travaux ont été proposés pour améliorer l’efficacité des systèmes embarqués en réduisant le décalage entre la flexibilité des solutions logicielles et la haute performance des solutions matérielles. En vertu de leur nature reconfigurable, les FPGAs (Field Programmable Gate Arrays) représentent un pas considérable pour réduire ce décalage performance/flexibilité. Cependant, la reconfiguration dynamique a toujours souffert d’une limitation liée à la latence de reconfiguration.Dans cette thèse, une nouvelle technique de reconfiguration dynamiqueau niveau ”grain-moyen” pour les circuits à base de blocks DSP48E1 est proposée. L’idée est de profiter de la reprogrammabilité des blocks DSP48E1 couplée avec un circuit d’interconnection reconfigurable afin de changer la fonction implémentée par le circuit en un cycle horloge. D’autre part, comme les nouvelles technologies s’appuient sur la réduction des dimensions des transistors ainsi que les tensions d’alimentation, les circuits électroniques sont devenus de plus en plus susceptibles aux fautes transitoires. L’impact de ces erreurs au niveau système peut être catastrophique et les SETs (Single Event Transients) sont devenus une menace tangible à la fiabilité des systèmes embarqués, en l’occurrence pour les applications critiques comme les systèmes de transport. Les techniques de fiabilité qui se basent sur des taux d’erreurs (SERs) surestimés peuvent conduire à un gaspillage de ressources et par conséquent un cout en consommation de puissance électrique. Il est primordial de prendre en compte le phénomène de masquage d’erreur pour une estimation précise des SERs.Cette thèse propose une nouvelle modélisation inter-couches de la vulnérabilité des circuits qui combine les mécanismes de masquage au niveau transistor (TLM) et le masquage au niveau Système (SLM). Ce modèle est ensuite utilisé afin de construire une architecture adaptative tolérante aux fautes qui évalue la vulnérabilité effective du circuit en runtime. La stratégie d’amélioration de fiabilité est adaptée pour ne protéger que les parties vulnérables du système, ce qui engendre un circuit fiable avec un cout optimisé. Les expérimentations effectuées sur un système de détection d’obstacles à base de radar pour le transport ferroviaire montre que l’approche proposée permet d’´établir un compromis fiabilité/ressources utilisées. / During the last few decades, a tremendous progress in the performance of semiconductor devices has been accomplished. In this emerging era of high performance applications, machines need not only to be efficient but also need to be dependable at circuit and system levels. Several works have been proposed to increase embedded systems efficiency by reducing the gap between software flexibility and hardware high-performance. Due to their reconfigurable aspect, Field Programmable Gate Arrays (FPGAs) represented a relevant step towards bridging this performance/flexibility gap. Nevertheless, Dynamic Reconfiguration (DR) has been continuously suffering from a bottleneck corresponding to a long reconfiguration time.In this thesis, we propose a novel medium-grained high-speed dynamic reconfiguration technique for DSP48E1-based circuits. The idea is to take advantage of the DSP48E1 slices runtime reprogrammability coupled with a re-routable interconnection block to change the overall circuit functionality in one clock cycle. In addition to the embedded systems efficiency, this thesis deals with the reliability chanllenges in new sub-micron electronic systems. In fact, as new technologies rely on reduced transistor size and lower supply voltages to improve performance, electronic circuits are becoming remarkably sensitive and increasingly susceptible to transient errors. The system-level impact of these errors can be far-reaching and Single Event Transients (SETs) have become a serious threat to embedded systems reliability, especially for especially for safety critical applications such as transportation systems. The reliability enhancement techniques that are based on overestimated soft error rates (SERs) can lead to unnecessary resource overheads as well as high power consumption. Considering error masking phenomena is a fundamental element for an accurate estimation of SERs.This thesis proposes a new cross-layer model of circuits vulnerability based on a combined modeling of Transistor Level (TLM) and System Level Masking (SLM) mechanisms. We then use this model to build a self adaptive fault tolerant architecture that evaluates the circuit’s effective vulnerability at runtime. Accordingly, the reliability enhancement strategy is adapted to protect only vulnerable parts of the system leading to a reliable circuit with optimized overheads. Experimentations performed on a radar-based obstacle detection system for railway transportation show that the proposed approach allows relevant reliability/resource utilization tradeoffs.

En la historia de la humanidad las comunicaciones siempre han sido de vital importancia, pero es en estos últimos años que la necesidad de la hiperconectividad se ha vuelo una realidad. Diversos dispositivos, ya sean electrónicos o no, cuentan con elementos que les permiten conectarse a internet y ser monitoreados. Es a partir de estos conceptos que nace el paradigma de Internet de las Cosas (Internet of Things, IoT). Esta intrincada red de comunicaciones plantea varios desafíos en términos de conectividad y alimentación, y más aún, cuando se espera que el número de estos dispositivos llegue a los casi 100 mil millones en un futuro muy cercano. Considerando este enorme y acelerado incremento del número de dispositivos de IoT se hace necesaria la implementación de técnicas eficientes para proveerlos de energía para su funcionamiento. Una manera alternativa al uso de las clásicas baterías, tan contaminantes para el medio ambiente, es por medio de la cosecha de energía a través de señales de radio frecuencia (RF). En este sentido, y tratándose de señales RF, pueden aprovecharse las mismas tanto para la transferencia de energía como para la de información. Para poder realizar simultáneamente esta transferencia de energía e información es necesario aplicar ciertas técnicas que permitan separar estos dos tipos de señales, tanto en la transmisión como en la recepción. En la práctica, esta transferencia de energía no es un asunto trivial, debido a las limitaciones que existen en la transmisión y recepción de este tipo de señales, como así también a las grandes pérdidas que provocan los canales inalámbricos. Es por esto que es necesario proveer técnicas que mejoren la eficiencia desde el punto de vista tanto del transmisor como del cosechador de energía, localizado en el receptor. Por otro lado, desde el punto de vista de las pérdidas ocasionadas por el canal, pueden aprovecharse técnicas nuevas que mitiguen esta problemática, extendiendo el rango de trabajo de los sistemas. Como requisito adicional en el camino hacia las tecnologías de Sexta Generación (6G), la provisión de seguridad es una preocupación importante en el contexto de las futuras redes inalámbricas, y aquellas que operan bajo el paradigma de la cosecha de energía no son una excepción. La inherente naturaleza de las comunicaciones inalámbricas de esparcir la señal en todas direcciones (broadcast) las hace vulnerables a amenazas de agentes externos capaces de robar información. Pero, en el contexto de IoT donde los nodos de bajo costo/complejidad, con limitaciones estrictas de energía y recursos, son los componentes principales, las técnicas tradicionales para la transmisión segura de información no son compatibles. Por esto, es necesario proveer técnicas que no necesiten de un costo computacional tan elevado y puedan ser aprovechadas por cualquier dispositivo. / In the history of mankind, communications have always been of vital importance, but it is in recent years that the need for hyperconnectivity has become a reality. Various devices, whether electronic or not, have elements that allow them to connect to the Internet and be monitored. It is from these concepts that the Internet of Things (IoT) paradigm is born. This intricate communications network poses several challenges in terms of connectivity and power, and even more so, when the number of these devices is expected to reach almost 100 billion in the very near future. Considering this huge and accelerated increase in the number of IoT devices, it becomes necessary to implement efficient techniques to provide them with power for their operation. An alternative to the use of classic batteries, so polluting for the environment, is by means of energy harvesting through radio frequency (RF) signals. In this sense, RF signals can be used for both energy and information transfer. In order to carry out this energy and information transfer simultaneously, it is necessary to apply certain techniques that allow separating these two types of signals, both in transmission and reception. In practice, this energy transfer is not a trivial matter, due to the limitations that exist in the transmission and reception of this type of signals, as well as the high losses caused by wireless channels. This is why it is necessary to provide techniques that improve efficiency from the point of view of both the transmitter and the energy harvester, located at the receiver. On the other hand, from the point of view of the losses caused by the channel, new techniques can be used to mitigate this problem, extending the working range of the systems. As an additional requirement on the road to Sixth Generation (6G) technologies, the provision of security is a major concern in the context of future wireless networks, and those operating under the energy harvesting paradigm are no exception. The inherent nature of wireless communications to spread the signal in all directions (broadcast) makes them vulnerable to threats from external agents capable of stealing information. But, in the context of IoT where low-cost/complexity nodes, with strict energy and resource constraints, are the main components, traditional techniques for secure information transmission are not compatible. Therefore, it is necessary to provide techniques that do not require such a high computational cost and can be exploited by any device.

Ce mémoire de recherche porte sur l’optimisation et le contrôle dynamique stochastique des activités de production dans les systèmes manufacturiers reconfigurables (Reconfigurable Manufacturing Systems, RMS). Le système considéré est composé d'une installation industrielle conçu pour adapter sa configuration physique à des changements prévisibles connus ou aléatoire qui peuvent survenir dans le temps. Les changements concernent principalement l’environnement interne de l’installation (risques de pannes dus à la non-fiabilité du système) et l’environnement externe (évolution du marché en type de produit et volume de la demande). Les propriétés de reconfiguration du système considéré lui procurent la capacité de produire, à l’intérieur d’une famille de produits, plusieurs types et ce, selon plusieurs modes ou configurations. Le choix de la configuration doit être basé sur les avantages qu’elle procure (capacité, fiabilité, coût) ainsi que les conditions actuelles et futures espérées du système. Étant donné le compromis important entre les coûts de reconfiguration, de production, de stockage et de pénurie, le principal objectif de ce travail de recherche consiste à proposer une stratégie adaptative qui permet un meilleur choix de la séquence de configurations et un meilleur contrôle du rythme de production du système afin de minimiser le coût total encouru sur un horizon fini de planification. Une formulation basée sur la programmation dynamique est présentée pour ce problème. Ensuite, un schéma numérique est adopté pour résoudre les conditions d'optimalité obtenues. Sous la classe des politiques de seuil critique (HPP), une séquence de configurations intégrée à une politique de contrôle des rythmes de production est proposée. Les résultats obtenus montrent un gain significatif en termes de coûts par rapport à ceux encourus lorsque la décision de reconfiguration est développée indépendamment de la stratégie d’exécution de la production. Plusieurs analyses de sensibilité sont réalisées pour illustrer la robustesse et l'efficacité de la stratégie proposée. Pour résoudre le problème dans des situations plus complexes une approche de simulation est également proposée et mise en œuvre. L'application de cette approche nous a permis d'étendre l’analyse pour couvrir des contextes où l'approche de résolution mathématique est limitée. De plus, cette approche nous a permis de mener une étude pour mesurer l’avantage des systèmes reconfigurables en comparaison aux systèmes les plus utilisés dans le contexte sous étude soit les systèmes manufacturiers ajustables (Adjusted Manufacturing Systems, AMS). Mots clés : Programmation dynamique, politique de seuil critique, contrôle de la production, systèmes manufacturier reconfigurables, simulation. / This research work focuses on the optimization and stochastic dynamic control of production activities in Reconfigurable Manufacturing Systems (RMS). The considered system is composed of an industrial facility designed to adapt its physical configuration to predictable changes that may occur randomly in time. The changes mainly concern the internal environment of the system (risk of failures due to the unreliability of the system) and the external environment (market changes in product type and volume of demand). The configurability properties of the system considered provide the ability to produce, within a family of products, various types according to several modes or configurations of the system. The choice of which configuration to adopt is based on: (1) the benefits that it provides in terms of capacity, reliability and cost; (2) the current and the expected future conditions of the system. Given the important compromise between reconfiguration, production, holding and shortage costs, the main objective of this research is to propose an adaptive strategy that allows a better choice of the sequence of configurations and a better control of production activites and minimizes the total cost incurred over a finite planning horizon. A formulation based on dynamic programming is presented for this problem. Then, a numerical scheme is adopted to solve the optimality conditions. In the class of Hedging Point Policies (HPP), a sequence of configurations integrated to a production rate control policy is proposed. The obtained results show a significant gain in terms of incurred costs compared to those incurred when the reconfiguration decisions are developed independently of the production execution strategy. Several sensitivity analyses are carried out to illustrate the robustness and efficiency of the proposed strategy. To address the problem in more complex reconfigurable situations a simulation based approach is also proposed and implemented. The application of this approach allowed us to extend the aforementioned findings to different contexts where the mathematical resolution approach may be limited. In addition, the simulation based approach allowed us to conduct a study to measure the benefit of reconfigurable systems in comparison to the most used systems in the context under study, namely the Adjustable Manufacturing Systems (AMS). Keywords: Dynamic programming, hedging policies, production control, reconfigurable manufacturing systems, simulation.

Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction.

Les travaux de cette thèse concernent la conception et l’optimisation de lignes de transfert reconfigurables. L’objectif principal est de concevoir une ligne d’usinage à moindre coût tout en respectant les contraintes techniques, technologiques et économiques du problème. Le problème d’optimisation correspondant est un problème d’équilibrage de lignes d’usinage sujet à des contraintes spécifiques. Il consiste à affecter les opérations aux stations de travail en minimisant les coûts d’installation. En plus des contraintes habituelles de ce type de problème, à savoir, les contraintes de précédence, d’inclusion et d’exclusion, nous avons dû considérer des contraintes d’accessibilité. De plus, la spécificité principale des lignes reconfigurables par rapport aux lignes de transfert dédiées, vient de la réalisation en série des opérations. Celle-ci rend souvent nécessaire la mise en place de stations équipées de plusieurs centres d’usinage travaillant en parallèle pour obtenir les volumes de production souhaités. Enfin, l’utilisation d’une tête d’usinage mono-broche induit la prise en compte de temps inter-opératoire de déplacements et de changement d’outils qui dépendent de la séquence d’opérations. Dans un premier temps, nous avons proposé une modélisation mathématique du problème à l’aide d’un programme linéaire en nombres mixtes. Nous avons aussi développé des méthodes de calcul de bornes inférieures ainsi qu’une procédure de prétraitement. Cependant, les contraintes additionnelles rendent la résolution du problème d’équilibrage plus difficile que dans le cas des lignes dédiées, et l’approche proposée ne permet généralement pas de résoudre des instances de taille industrielle. Pour répondre à ce besoin, nous avons donc développé plusieurs méthodes de résolution approchées du problème en nous inspirant de métaheuristiques efficaces sur des problèmes d’optimisation combinatoire. / This work concerns the design and the optimization of reconfigurable transfer lines. The principle objective is to design a machining line with less cost while respecting the technological and economic constraints of the problem. The corresponding optimization problem is a transfer lines balancing problem subject to specific constraints. It consists to affect operations to workstations minimizing the installations cost. In addition to the habitual constraints of the transfer balancing problem, i.e. precedence, inclusion and exclusion constraints, we consider accessibility constraints. In addition, the principal specificity of reconfigurable lines compared to the dedicated transfer lines, comes from the sequential execution of operations. This often makes it necessary to set up stations with several machining centers working in parallel to achieve desired production volumes. Finally, the utilization of mono-spindle head machining center induces the inclusion of setup times between operations. This setup time is due to the time of displacement and change of tools which it depends of the operational sequence. We proposed firstly a mathematical formalization of the problem using a mixed integer program. We developed also several methods to calculate lower bounds and a pretreatment procedure. However, the additional constraints make the resolution of the considered balancing problem very difficult and the proposed approach generally does not solve instances of industrial size. To meet this need, we have developed several approximate resolution methods of the problem taking inspiration from effective Metaheuristics on combinatorial optimization problems.