Several fabrication techniques for surface micromachined 3-D structures have been developed for RF components. The fabrication techniques all have in common the use of epoxy patterning and subsequent metallization. Techniques and structures such as embedded conductors, epoxy-core conductors, a reverse-side exposure technique, a multi-exposure scheme, and inclined patterning are presented. The epoxy-core conductor technique makes it easy to fabricate high-aspect-ratio (10-20:1), tall (~1mm) RF subelements as well as potentially very complex structures by taking advantage of advanced epoxy processes. To demonstrate feasibility and usefulness of the developed fabrication techniques for RF applications, two test vehicles are employed. One is a solenoid type RF inductor, and the other is a millimeter wave radiating structure such as a W-band quarter-wavelength monopole antenna. The embedded inductor approach provides mechanical robustness and package compatibility as well as good electrical performance. An inductor with a peak Q-factor of 21 and an inductance of 2.6nH at 4.5GHz has been fabricated on a silicon substrate. In addition, successful integration with a CMOS power amplifier has been demonstrated. A high-aspect-ratio inductor fabricated using epoxy core conductors shows a maximum Q-factor of 84 and an inductance of 1.17nH at 2.6GHz on a glass substrate with a height of 900um and a single turn. Successful W-band monopole antenna fabrication is demonstrated. A monopole with a height of 800um shows its radiating resonance at 85GHz with a return loss of 16dB. In addition to the epoxy-based devices, an advanced tunable ferroelectric device architecture is introduced. This architecture enables a low-loss conductor device; a reduced intermodulation distortion (IMD) device; and a compact tunable LC module. A single-finger capacitor having a low-loss conductor with an electrode gap of 1.2um and an electrode thickness of 2.2um has been fabricated using a reverse-side exposure technique, showing a tunability of 33% at 10V. It shows an improved Q-factor of 21.5. Reduced IMD capacitors consist of wide RF gaps and narrowly spaced high resistivity electrodes with a gap of 2um and a width of 2um within the wide gap. A 14um gap and a 20um gap capacitor show improved IMD performance compared to a 4um gap capacitor by 6dB and 15dB, respectively, while the tunability is approximately 21% at 30V for all three devices due to the narrowly spaced multi-pair high resistivity DC electrodes within the gap. Finally, a compact tunable LC module is implemented by forming the narrow gap capacitor in an inductor shape. The resonance frequency of this device is variable as a function of DC bias and a frequency tunability of 1.1%/V is achieved. The RF components developed in this thesis illustrate the usefulness of the application of micromachining technology to this application area, especially as frequencies of operation of RF systems continue to increase (and therefore wavelengths continue to shrink).

This thesis focuses mostly on investigating different potential applications of meta-transmission line (TL), particularly composite right/left handed (CRLH) TL, and analyzing some new phenomena and applications of meta-TL, mostly left-handed (LH) TL. Realization principle will also be studied.   First, the fundamental electromagnetic properties of propagation in the presence of left-handed material (LHM) are illustrated. The transmission line approach for LHM design is described together with a brief review of the transmission line theory. As a generalized model for LHM TL, CRLH TL provides very unique phase response, such as dual-band operation, bandwidth enhancement, nonlinear dispersion, and the existence of critical frequency with zero phase velocity. Based on these properties, some novel applications of the existing CRLH transmission lines are then given, including a notch filter, a diplexer, a broadband phase shifter, a broadband balun, and a dual band rat-ring coupler. In the design of notch filters and diplexers, CRLH TL shunt stub is utilized to provide high frequency selectivity due to the existence of critical frequency with zero phase velocity. The proposed wideband Wilkinson balun, which comprises of one section of conventional transmission lines and one section of CRLH-TL, is shown to have a 180°±10° bandwidth of 2.12 GHz centered at 1.5 GHz. In the analysis of the dual band rat-ring couplers, a generalized formulation of the requirements about impedances and electrical length of the branches are derived, and as an example, a compact dual-band rat-race coupler is designed utilizing the balanced CRLH TL. Furthermore, a low pass filter is also proposed and designed based on a single (epsilon) negative coplanar waveguide (CPW).Various principles to realize meta-transmission lines are investigated. The main conclusions are listed below:Ÿ         Dual composite right/left handed (D-CRLH) transmission line, which is the dual structure of conventional CRLH TL, shows opposite handedness in the high frequencies and low frequencies with CRLH TL. Meanwhile, in the practical implementation, D-CRLH TL always shows a sharp stopband. A notch filter and a dual-band balun are designed based on D-CRLH TL. Ÿ         The lattice type transmission line (LT-TL) shows the same magnitude response with the conventional right-handed (RH) TL, but a constant phase difference in the phase response over a wide frequency band. A wideband rat-race coupler is proposed as an application of the LT-TL. Ÿ         Finger-shorted interdigital capacitors (FSIDCs) are analyzed and it is shown that FSIDC alone can act as a left-handed transmission line. The value of the reactive elements (inductors and capacitors) in the equivalent circuit model is determined by the dimensions of FSIDC. The relationship between them is analyzed.Later, transmission line loaded with negative-impedance-converted inductors and capacitors is illustrated as the first non-dispersive LH transmission line. The design of a negative series impedance converter is given in detail and a wideband power divider is designed as a potential application of the newly proposed meta-transmission lines in is also given. The final part of the thesis focuses on the study of microstrip lines loaded with complementary split ring resonators (SRRs). An equivalent circuit is made for this structure. The circuit model is verified by the experimental results of cases with different periodic lengths. Thereafter, a meander line split ring resonator (MLSRR) is presented. It shows dual band property and the miniature prototypes of complementary MLSRR loaded transmission lines are fabricated. By comparing the resonance frequencies of complementary MLSRR and multiple SRR, it is shown that the complementary MLSRR is very compact. C-MLSRR is applied in rejecting unnecessary frequencies in the ultra wideband antennas. / QC 20100720

Nanoporous carbons have become a material of interest in many applications such as electrochemical double layer capacitors (supercapacitors). Supercapacitors are being studied for their potential in storing electrical energy storage from intermittent sources and in use as power sources that can be charged rapidly. However, a lack of understanding of the charge storage mechanism within a supercapacitor makes it difficult to optimize them. Two components of this challenge are the difficulties in experimentally characterizing the sub-nanoporous structure of carbon electrode materials and the electrical performance of the supercapacitors. This work provides a means to accurately characterize the porous structure of sub-nanoporus carbon materials and identifies the current limitations in characterizing the electrical performance of a supercapacitor cell. Future work may focus on the relationship between the sub-nano porous structure of the carbon electrode and the capacitance of supercapacitors, and on the elucidation of charge storage mechanisms.

Nanoporous carbons have become a material of interest in many applications such as electrochemical double layer capacitors (supercapacitors). Supercapacitors are being studied for their potential in storing electrical energy storage from intermittent sources and in use as power sources that can be charged rapidly. However, a lack of understanding of the charge storage mechanism within a supercapacitor makes it difficult to optimize them. Two components of this challenge are the difficulties in experimentally characterizing the sub-nanoporous structure of carbon electrode materials and the electrical performance of the supercapacitors. This work provides a means to accurately characterize the porous structure of sub-nanoporus carbon materials and identifies the current limitations in characterizing the electrical performance of a supercapacitor cell. Future work may focus on the relationship between the sub-nano porous structure of the carbon electrode and the capacitance of supercapacitors, and on the elucidation of charge storage mechanisms.

Scaling of electronic circuits from micro- to nanometer size determined the incredible development in computer technology in the last decades. In charge storage capacitors that are the largest components in dynamic random access memories (DRAM), dielectrics with higher permittivity (high-k) were needed to replace SiO2. Therefore ZrO2 has been introduced in the capacitor stack to allow sufficient capacitance in decreasing structure sizes. To improve the capacitance density per cell area, approaches with three dimensional structures were developed in device fabrication. To further enable scaling for future generations, significant efforts to replace ZrO2 as high-k dielectric have been undertaken since the 1990s. In calculations, CaTiO3 has been identified as a potential replacement to allow a significant capacitance improvement. This material exhibits a significantly higher permittivity and a sufficient band gap. The scope of this thesis is therefore the preparation and detailed physical and electrical characterization of ultrathin CaTiO3 layers. The complete capacitor stacks including CaTiO3 have been prepared under ultrahigh vacuum to minimize the influence of adsorbents or contaminants at the interfaces. Various electrodes are evaluated regarding temperature stability and chemical reactance to achieve crystalline CaTiO3. An optimal electrode was found to be a stack consisting of Pt on TiN. Physical experiments confirm the excellent band gap of 4.0-4.2 eV for ultrathin CaTiO3 layers. Growth studies to achieve crystalline CaTiO3 indicate a reduction of crystallization temperature from 640°C on SiO2 to 550°C on Pt. This reduction has been investigated in detail in transmission electron microscopy measurements, revealing a local and partial epitaxial growth of (111) CaTiO3 on top of (111) Pt surfaces. This preferential growth is beneficial to the electrical performance with an increased relative permittivity of 55 with the advantage of a low leakage current comparable to that in amorphous CaTiO3 layers. A detailed electrical analysis of capacitors with amorphous and crystalline CaTiO3 reveals a relative permittivity of 30 for amorphous and an excellent value of 105 for fully crystalline CaTiO3. The permittivity exhibits a quadratic dependence with applied electric field. Crystalline CaTiO3 shows a 1-3% drop in capacitance density and permittivity at a bias voltage of 1V, which is significantly lower compared to all results for SrTiO3 capacitors measured elsewhere. A capacitance equivalent thickness (CET) below 1.0 nm with current densities 1×10−8 A/cm2 have been achieved on carbon electrodes. Finally, CETs of about 0.5 nm with leakage currents of 1 × 10−7 A/cm2 on top of Pt/TiN fulfill the 2016 DRAM requirements following the ITRS road map of 2012. / Die Verkleinerung von elektronischen Bauelementen hin zu nanometerkleinen Strukturen beschreibt die unglaubliche Entwicklung der Computertechnologie in den letzten Jahrzehnten. In Ladungsspeicherkondensatoren, den größten Komponenten in Arbeitsspeichern, wurden dafür Dielektrika benötigt, die eine deutlich höhere Permittivität als SiO2 besitzen. ZrO2 wurde als geeignetes Dielektrikum eingeführt, um eine ausreichende Kapazität bei kleiner werdenen Strukturen sicherzustellen. Zur weiteren Verbesserung der Kapazitätsdichte pro Zellfläche konnten 3D Strukturen in die Chipherstellung integriert werden. Seit den 1990ern wurden parallel bedeutende Anstrengungen unternommen, um ZrO2 als Dielektrikum durch Materialien mit noch höherer Permittivität zu ersetzen. Nach Berechnungen stellt nun CaTiO3 eine mögliche Alternative dar, die eine weitere Verbesserung der Kapazität ermöglicht. Das Material besitzt eine deutlich höhere Permittivität und eine ausreichend große Bandlücke. Diese Arbeit beschäftigt sich deshalb mit Herstellung und detaillierter physikalischer und elektrischer Charakterisierung von extrem dünnen CaTiO3 Schichten. Zusätzlich wurden diverse Elektroden bezüglich ihrer Temperaturstabilität und der chemischen Stabilität untersucht, um kristallines CaTiO3 zu herhalten. Als eine optimale Elektrode stellte sich Pt auf TiN heraus. Physikalische Experimente an extrem dünnen CaTiO3 Schichten bestätigen die Bandlücke von 4,0-4,2 eV. Wachstumsuntersuchungen an kristallinem CaTiO3 zeigen eine Reduktion der Kristallisationstemperatur von 640°C auf SiO2 zu 550°C auf Pt. Diese Reduktion wurde detailliert mittels Transmissionselektronenmikroskopie untersucht. Es konnte für einige Schichten ein partielles lokales epitaktischesWachstum von (111) CaTiO3 auf (111) Pt gemessen werden. Dieses Vorzugswachstum ist vorteilhaft für die elektrischen Eigenschaften durch eine gesteigerte Permittivität von 55 bei gleichzeitig geringem Leckstrom vergleichbar zu amorphen Schichten. Eine genaue elektrische Analyse von Kondensatoren mit amorphen und kristallinem CaTiO3 ergibt eine Permittivität von 30 für amorphe und bis zu 105 für kristalline CaTiO3 Schichten. Die Permittivität zeigt eine quadratische Abhängigheit von der angelegten Spannung. Kristallines CaTiO3 zeigt einen 1-3% Abfall der Permittivität bei 1V, der wesentlich geringer ausfällt als vergleichbare Werte für SrTiO3. Eine zu SiO2 vergleichbare Schichtdicke (CET) von unter 1,0 nm mit Stromdichten von 1×10−8 A/cm2 wurde auf Kohlenstoffsubstraten erreicht. Mit Werten von 0,5 nm bei Leckstromdichten von 1×10−7 A/cm2 auf Pt/TiN Elektroden erfüllen die CaTiO3 Kondensatoren die Anforderungen der ITRS Strategiepläne für Arbeitsspeicher ab 2016.

L’évolution des différentes générations de systèmes de télécommunications cellulaires a entraîné une complexité du frontal des terminaux mobiles caractérisés notamment par la multiplication des chaînes RF qui le constituent. Chaque chaîne est dédiée à un standard, ce qui n’est pas optimale ni du point de vue du coût, ni de l’encombrement. Afin d’optimiser les performances et la consommation du transmetteur radiofréquence, l’approche retenue dans cette thèse consiste à concevoir de façon globale différents blocs afin de partager les contraintes. Dans cette thèse, l’approche globale de la co-conception est organisée en deux sous études. Celles-ci sont destinées à terme à être intégrées dans un même frontal RF entièrement configurable.La première étude aborde la problématique de la conception conjointe entre une antenne et un amplificateur de puissance (PA) qui sont traditionnellement conçus séparément. Nous avons tout d’abord déterminé les spécifications de l’antenne permettant de maximiser le transfert d’énergie entre ces deux blocs. Ensuite, nous avons conçu l’antenne en partageant les contraintes d’impédance à la fois dans la bande utile et aux harmoniques entre cette dernière et le PA afin de relâcher les spécifications sur le réseau d’adaptation d’impédance. Cette approche permet de maintenir la linéarité du PA à des niveaux de puissances supérieures par rapport au cas où l’antenne est adaptée sur 50 Ω.La seconde étude s’intéresse à la conception conjointe d’antennes et de composants agiles. Nous avons réparti l’effort de miniaturisation et les pertes ohmiques associées entre la structure d’antenne et le composant agile (capacité commutable numériquement). Les développements présentés se sont appuyés sur des simulations électromagnétiques, des modélisations, des caractérisations système (linéarité et temps de commutation) et des mesures en rayonnement (efficacité) de prototypes d’antennes miniatures dans les bandes basses 4G. Nos études ont abouti à la conception d’une antenne fente reconfigurable fonctionnant sur la bande instantanée maximale autorisée par la 4G. Pour une intégration sur smartphone, l’élément rayonnant n’occupe que 18 x 3 mm2 de surface soit λ_0/30×λ_0/180 à 560 MHz. La fréquence de résonance de l’antenne varie entre 560 MHz et 1.03 GHz et l’efficacité totale varie entre 50% et 4%. Un banc de mesure de la linéarité a été implémenté afin d’évaluer la linéarité des antennes agiles. La spécification de linéarité exigée par le standard est maintenu jusqu’à une puissance de 22 dBm. / The recent development of cellular communication standards has led to an increasing RF front-end complexity due to the ever increasing number of RF needed paths. Each RF path is dedicated to a frequency bands group which might not be optimal for cost and occupied space area. Consequently, in order to optimize the RF performances and energy consumption, the approach used in this thesis is to share the constraints between the PA and the antenna of the front-end: this is called co-design. In this thesis, the considered co-design approach is twofold and in near future both results should be simultaneously considered and integrated into one fully reconfigurable RF front-end design.The first study addresses the co-design of an antenna and its associated power amplifier (PA), which are traditionally designed separately. We first determine the antenna impedance specifications to maximize the tradeoff between the energy transfer and PA linearity. Then, we propose to remove the impedance matching network between antenna and PA, while demonstrating that a low impedance antenna can maintain the RF performances. Contrarily to the classical approach where the antenna is matched to 50 Ω, the proposed co-design shows the possibility to keep the linearity of the PA even for high power levels (> 20 dBm).The second study focuses on the co-design of an antenna and tunable components. We are sharing the miniaturization effort and the resistive losses between the antenna structure and the tunable capacitor (DTC). The achieved developments are based on electromagnetic simulations, modeling, system characterization (linearity and switching time) and radiation measurements (efficiency) of miniature reconfigurable antenna prototypes in the 4G low bands. The considered studies have led to the design of a frequency reconfigurable antenna addressing the maximum instantaneous available bandwidth authorized by 4G. The radiator occupies only 18 x 3 mm2 (λ0/30 x λ0/180 at 560 MHz), and thus it is extremely suitable for a possible integration onto smartphones. The antenna resonance frequency is tuned between 560 MHz and 1030 MHz and the total efficiency varies between 50% and 4%. For the first time, the impact of SOI DTC implemented on the antenna radiating structure on linearity is measured with a dedicated test bench. The linearity specified by 4G is maintained up to 22 dBm of transmitted power.

La substitution du canal de silicium par un semi-conducteur III-V est une des voies envisagées pour accroitre la mobilité des électrons dans les transistors n-MOSFET et ainsi réduire la consommation des circuits. Afin de réduire les coûts et de profiter des plateformes industrielles de la microélectronique, les transistors III-V doivent être réalisés sur des substrats de silicium. Cependant, la différence de paramètre de maille entre le Si et les couches III-V induit de nombreux défauts cristallins dans le canal du transistor, diminuant la mobilité des porteurs. L’objectif de cette thèse est la réalisation de transistors à canal III-V sur substrat de silicium au sein de la plateforme microélectronique du CEA Leti. Dans le cadre de ces travaux, deux filières technologiques d’intégration ont été développées pour la réalisation de transistors tri-gate à base d’In0,53Ga0,47As sur substrat de silicium : par un collage moléculaire d’une couche d’InGaAs sur InP et par une épitaxie directe de la couche d’InGaAs sur substrat Si. Les différentes étapes technologiques spécifiques à l’InGaAs ont été mises au point au cours de ces travaux, en prenant en compte les contraintes de contamination des équipements. Le traitement de surface de l’InGaAs et le dépôt du diélectrique de grille à haute permittivité (type high-k) par ALD ont été particulièrement étudiés afin de réduire la quantité d’états d’interface (Dit) et d’optimiser l’EOT. Pour cela, des analyses XPS et des mesures électriques C(V) de capacités MOS ont été réalisées à l’échelle d’un substrat de 300mm de diamètre. / The replacement of the silicon channel by III-V materials is investigated to increase the electron mobility in the channel and reduce the power consumption. In order to decrease the cost and to take advantage of the microelectronic silicon platform, III-V transistors must be built on Silicon substrates. However, the lattice parameter mismatch between Silicon and the III-V layers leads to a high defects density in the channel and reduces the carrier mobility. This thesis aims to realize III-V transistors on silicon substrate in the CEA-Leti microelectronic clean room. In the frame of this PhD, two integration process are elaborated to realize In0,53Ga0,47As tri-gate transistors on silicon: the molecular bonding of an InGaAs layer grown on a InP substrate, and the direct epitaxy of InGaAs on a silicon substrate. The fabrication steps for InGaAs transistors were developed, taking into account the clean room contamination restriction. InGaAs surface treatment and high-permittivity dielectric deposition by ALD are studied in order to reduce the density of interface states (Dit) and to optimize the EOT. XPS analysis and C(V) measurement are performed at the scale of a 300mm Silicon substrate.

La tendance actuelle vers la miniaturisation des circuits électroniques a poussé vers ledéveloppement des systèmes sur puce (SoC : System on Chip) contenant plusieurs composants. Cescomposants réalisant des fonctions variées, ont besoin de différentes tensions d’alimentation fourniesà l’aide de plusieurs convertisseurs DC/DC connectés à l’alimentation du SoC. Actuellement, laplupart des circuits électroniques dans les applications portables contiennent des convertisseursDC/DC conventionnels utilisant une inductance pour stocker transitoirement l’énergie électrique.L’inductance étant un composant passif difficilement intégrable, ces convertisseurs sontconnectés à l’extérieur de la puce. Une alternative aux convertisseurs conventionnels est leconvertisseur à capacités commutés, qui a l’avantage d’être facilement intégrable sur silicium.Toutefois, il présente des limitations à cause de la dépendance du facteur de conversion avec lenombre de condensateurs. De plus, les pertes inhérentes à la charge et à la décharge descondensateurs font diminuer son rendement. Il est donc intéressant de trouver une nouvellealternative pour concevoir un convertisseur DC/DC compact et performant afin d’obtenir un circuitélectronique complètement intégrable sur silicium.Le sujet de cette thèse répond au besoin d’une nouvelle méthode de conversion DC/DCintégrable sur silicium et à haut rendement. L’idée est d’utiliser une capacité variable mécaniquementà la place d’une inductance pour stocker l’énergie électrique transitoire. Le condensateur variable serafabriqué par des procédés de fabrication de microsystème MEMS sur silicium ce qui permet d’intégrerla totalité du convertisseur.Dans ce mémoire, nous expliquons tout d’abord le principe et le fonctionnement d’un abaisseur etd’un élévateur de tension utilisant notre nouvelle approche. Par la suite, nous présentons laconception et la fabrication d'un MEMS adapté à la conversion de tension. Finalement, nousexpliquons notre méthode de contrôle utilisant une commutation à zéro de tension. Le rendement d'unélévateur 10V-20V obtenu par simulation est de l’ordre de 88% lorsque la gestion électrique estréalisée avec des composants discrets. Ce rendement très prometteur, devrait être amélioré dans lefutur lorsque tout le système sera intégré sur silicium. / Current trends towards miniaturization of electronic circuits had led to the advent of System onChip containing different types of circuits indented to perform different functions. These sub-systemsrequire different supply voltages that are delivered from the SoC supply voltage using several DC/DCconverters. Currently, most of the electronic circuits of portable applications use conventional SMPS(switch mode power supply) DC/DC converters containing an inductor element to stock temporally theelectrical energy.In this case the converter is outside the chip since the integration of the inductor is very difficultand that resistive losses increase when the coil diameter decreases. The alternative to use switchedcapacitor converters, which can be easily integrated on silicon, presents some limitations because ofthe dependence of the required number of capacitors on the conversion ratio, and because ofswitching losses due to the charge and the discharge of the capacitors inducing a decrease of theconversion efficiency. For that reason, it is interesting to develop a new alternative that allows thefabrication of a compact and efficient DC/DC converter in order to get a completely integrated system.This thesis focuses on a novel solution based on electrostatic MEMS in order to make anintegrated DC/DC converter with high efficiency. A mechanically variable capacitor is used instead ofthe inductor element to store the transient electrical energy. The variable capacitor is fabricated byMEMS micromachining process techniques compatible with CMOS process integration.In this work, we explain the principle and the operation of a step down and a step-up converterusing our novel approach through an energetic analysis, we design a MEMS device optimized withrespect to the voltage conversion application, and we present our converter control method using azero voltage switching technique. An efficiency of almost 88% was obtained by simulation of a 10V-20V converter, when the power management circuitry was considered with discrete elements; thisefficiency is promising and could be improved when the whole system will be integrated on silicon.:

Les principaux critères de comparaison des convertisseurs sont le rendement, la masse, le volume, le coût et la fiabilité. Le contexte environnemental et économique et le développement des applications nomades ouvrent à l’électronique de puissance un domaine d’application de plus en plus vaste. Mais pour imposer cette technologie, il faut sans cesse améliorer ces performances et les compromis entre celles qui sont antagonistes (augmentation du rendement et diminution de la masse par exemple…) ce qui amène naturellement à la problématique de conception et d’optimisation. Le cas spécifique de l’aéronautique n’échappe pas à la règle et les contraintes y semblent encore plus fortes. La réduction de la masse, du volume et l’augmentation du rendement et de la fiabilité sont parmi les défis principaux actuels, et la transition de systèmes hydrauliques ou pneumatique vers des systèmes électriques laisse espérer à une amélioration des performances globales de l’avion. Les architectures des convertisseurs sont un moyen efficace d’améliorer les convertisseurs parce qu’ils permettent de réduire les contraintes au sein des convertisseurs tout en améliorant les formes d’onde en entrée et/ou en sortie. Parallèlement, les composants classiques en silicium ont bénéficié de larges avancés au cours de ces dernières décennies et approchent de leurs limites théoriques. Pour espérer une amélioration, des technologies en rupture sont désormais nécessaires. Au cours de ces dernières années, les technologies de semi-conducteurs dit « à grand gap », essentiellement à base de Nitrure de Gallium ou de Carbure de Silicium (resp. GaN et SiC) se sont considérablement amélioré et sont d’ores et déjà plus performant que les composants Si dans de nombreux cas. Les semi-conducteurs étant généralement plus performants lorsqu’ils ont une tenue en tension plus faible, on envisage ici de cumuler plusieurs avantages en envisageant la mise en série de composants GaN basse-tension pour améliorer l’intégration des convertisseurs de puissance. Dans un premier temps, un convertisseur multi-niveaux élémentaire de type Flying Capacitor (FlyCap) est mis en oeuvre. Des condensateurs de puissance intégrés sont utilisés, ce qui pourrait permettre de réduire l’empreinte de ces composants et de proposer une dissipation thermique commune par le dessus des composants. L’utilisation de composant au temps de commutation réduit est critique pour la fiabilité des convertisseurs. Une étude de l’influence des paramètres physique du circuit électrique sur les inductances parasites de la maille de puissance et de commande est menée permettant de mettre en évidence des règles de conception dans le but d’améliorer la fiabilité des convertisseurs. Dans un second temps, l’équilibrage dynamique de la topologie FlyCap qui est critique pour les formes d’onde et la sureté de fonctionnement est étudié. La prise en compte des pertes dans les semi-conducteurs permet d’améliorer l’estimation de la dynamique d’équilibrage. Une base de réflexion sur le dimensionnement d’un équilibreur passif est également proposée pour optimiser sa dynamique et les pertes associées. Un prototype expérimental à 5 cellules de commutation est présenté permettant d’atteindre une tension d’entrée de 270 V avec des composants 100V. / Performance, weight, volume, cost and reliability are key criteria to compare converters. Environment and economical context and the development of mobile applications lead electronics to have a wider field of application. Improving performances and tradeoff between conflicting characteristics (high efficiency and reduced weight for example) is thus constantly needed to impose this technology, which calls for design and optimization methods and tools. The specific case of aeronautics is no exception and there is in this field a high demand. Mass and volume reduction, efficiency and reliability improvement is one of the most important challenges, and the change from hydraulic and pneumatic systems to electric systems is expected to allow a global improvement of aircraft performances. Converter’s topology is a good candidate to improve and reduce the size of converters because it can reduce stress while improving the input and/or output waveforms. Meanwhile, conventional silicon components have taken advantage of wide advances in recent decades and are now close to their theoretical limits. To hope for a significant improvement, breaking technologies are now needed. In recent years, GaN and SiC Wide Band Gap semiconductors have seen significant development and are already often better than Si power devices. Lowvoltage semiconductors are generally better than higher voltage ones. Thus, we consider here cumulating advantages with a serial arrangement of low voltage GaN semi-conductors to improve power converter’s integration. First, a basic multilevel Flying Capacitor GaN-based converter is implemented. The integration of power capacitors is proposed to evaluate this technology, which could reduce the footprint of these components and could allow a common heatsink dissipation through the top of the components. Very fast turn-on and turn-off of GaN devices is critical for safe operation due to parasitic inductances. A study of physical parameters of the electrical circuit on parasitic inductances of power and control loop is conducted to lay down design rules in order to improve the reliability of converters. Secondly, dynamic balancing of Flying Capacitor which is critical for the waveforms and reliability is studied. Semi-conductor’s losses are considered to improve the estimation of dynamic balancing. A method for the design of a passive balancer is also proposed to optimize the balancing and associated losses. An experimental prototype with 5 switching cells is presented to achieve an input voltage of 270 V with 100 V rated voltage devices.

Dans le contexte des applications mobiles, les contraintes de conception des chaînes d'émission toujours plus performantes et de taille réduite demandent de compenser la forte sensibilité des caractéristiques des antennes à leur environnement. En particulier, il est nécessaire de maîtriser l'impédance de l'antenne pour optimiser l'efficacité énergétique de la chaîne de transmission. Or, les solutions actuelles se montrent encombrantes. Dans cette thèse, plusieurs pistes basées sur l'implémentation de condensateurs variables ont été étudiées et ont conduit à la réalisation et la caractérisation de nouveaux dispositifs RF intégrés à même de participer à cet effort. Après une présentation du contexte et de l'état de l'art, nous proposons une étude de condensateurs variables basés sur la technique des capacités commutées. L'étude a permis la réalisation de deux condensateurs variables en technologie CMOS SOI 130 nm pour des applications d'adaptation d'impédance et d'antenne agile en fréquence. Un premier démonstrateur d'antenne fente agile en fréquence visant les bandes LTE situées entre 500 MHz et 1 GHz et utilisant ce type de condensateur a ensuite été réalisé puis validé. Un système d'accord permettant de corriger les désadaptations d'antenne a ensuite été étudié et a donné lieu à la réalisation de deux circuits intégrés en technologie CMOS SOI 130 nm. Le premier circuit est un détecteur d'impédance capable de fonctionner sur une gamme de puissance étendue de 0-40 dBm pour une plage de fréquences de 600 MHz-2,4 GHz. Le deuxième circuit intègre une version améliorée du détecteur avec un circuit d'adaptation variable autorisant la réalisation d'un système d'accord d'antenne autonome et compact représentant une avancée importante par rapport à l'état de l'art. / In the context of mobile applications, design constraints on always more performant and size-constrained emitting front-ends ask to compensate for strong sensitiveness of antennas characteristics to their environment. In particular, it is necessary to control the antenna impedance in order to optimize the energy efficiency of the transmitting front-end. Yet, current solutions are bulky. I this thesis, several ways based on the implementation of variable capacitors have been studied and have led to the design and characterization of new integrated RF devices that can participate to this effort. After a presentation of the context and the state-of-the-art, we propose a study of switched-capacitor-based variable capacitors. This study allowed the design of two variable capacitors in 130 nm CMOS SOI technology for impedance matching and frequency-agile antenna applications. Then, a first demonstrator module of a frequency-agile antenna aiming for 500 MHz-1 GHz LTE bands and using this type of capacitor has been designed and validated. A tunable system allowing the correction of antenna mismatch has then been studied and has led to the design of two 130 nm CMOS SOI integrated circuits. The first circuit is an impedance detector that is able to work on a 0-40 dBm power range and a 600 MHz-2.5 GHz frequency range. The second integrated circuit includes an improved version of the detector with a tunable matching network which both allow the fabrication of an autonomous, compact antenna tunable system showing significant progress relative to the state-of-the-art.