Die vorliegende Arbeit beschreibt die Berechnung und Optimierung von Silicon-On-Insulator-Metal-Oxide-Semiconductor-Field-Effect-Transistors, einschließlich noch nicht in Massenproduktion hergestellter neuartiger Transistorarchitekturen für die nächsten Technologiegenerationen der hochleistungsfähigen Logik-MOSFETs mit Hilfe der Prozess- und Bauelementesimulation. Die neuartigen Transistorarchitekturen umfassen dabei vollständig verarmte SOI-MOSFETs, Doppel-Gate-Transistoren und FinFETs. Die statische und dynamische Leistungsfähigkeit der neuartigen Transistoren wird durch Simulation bestimmt und miteinander verglichen. Der mit weiterer Skalierung steigende Einfluss von statistischen Variationen wird anhand der Oberflächenrauheit sowie der Polykantenrauheit untersucht. Zu diesem Zweck wurden Modelle für die Generierung der Rauheit erarbeitet und in das Programmsystem SIMBA implementiert. Die mikroskopische Rauheit wird mit der makroskopischen Bauelementesimulation kombiniert und deren Auswirkungen auf die Standardtransistoren und skalierte Bauelemente aufgezeigt. Zudem erfolgt eine ausführliche Diskussion der Modellierung mechanischer Verspannung und deren Anwendung zur Steigerung der Leistungsfähigkeit von MOSFETs. Die in SIMBA implementierten Modelle zur verspannungs-abhängigen Änderung der Ladungsträgerbeweglichkeit und Lage der Bandkanten werden ausführlich dargestellt und deren Einfluss auf die elektrischen Parameter von MOSFETs untersucht. Weiterhin wird die Verspannungsverteilung für verschiedene Herstellungsvarianten mittels der Prozess-simulation berechnet und die Wirkung auf die elektrischen Parameter dargestellt. Exponential- und Gaußverteilungsfunktionen bilden die Grundlage, um die mechanische Verspannung in der Bauelementesimulation nachzubilden, ohne die Verspannungsprofile aus der Prozesssimulation zu übernehmen. Darüber hinaus werden die Grenzfrequenzen der Logiktransistoren in Bezug auf die parasitären Kapazitäten und Widerstände und zur erweiterten MOSFET-Charakterisierung dargestellt.

The thesis deals with a concept of turning a conventional petrol powered lawn mower to a battery powered solution which is powered by lithium cells. A division to three chapters, comparison, mechanical and electrical, provides fluency of the whole design and further realization. The arrangement of chapters is performed so that the continuity of the thesis is maintained. Calculations of parameters of every motor and transmission with choosing particular devices are just a part of much interesting information which can be found in this thesis. All new components have full documentation except those which were changed during manufacturing. The electrical part explains every part of the schematics in detail. The realization contains difference between preliminary design and further production, manufacturing of the PCB and powering up the motor drives. The last part of the thesis contains temperature measurements of the device at no load.

Die vorliegende Arbeit beschreibt die Berechnung und Optimierung von Silicon-On-Insulator-Metal-Oxide-Semiconductor-Field-Effect-Transistors, einschließlich noch nicht in Massenproduktion hergestellter neuartiger Transistorarchitekturen für die nächsten Technologiegenerationen der hochleistungsfähigen Logik-MOSFETs mit Hilfe der Prozess- und Bauelementesimulation. Die neuartigen Transistorarchitekturen umfassen dabei vollständig verarmte SOI-MOSFETs, Doppel-Gate-Transistoren und FinFETs. Die statische und dynamische Leistungsfähigkeit der neuartigen Transistoren wird durch Simulation bestimmt und miteinander verglichen. Der mit weiterer Skalierung steigende Einfluss von statistischen Variationen wird anhand der Oberflächenrauheit sowie der Polykantenrauheit untersucht. Zu diesem Zweck wurden Modelle für die Generierung der Rauheit erarbeitet und in das Programmsystem SIMBA implementiert. Die mikroskopische Rauheit wird mit der makroskopischen Bauelementesimulation kombiniert und deren Auswirkungen auf die Standardtransistoren und skalierte Bauelemente aufgezeigt. Zudem erfolgt eine ausführliche Diskussion der Modellierung mechanischer Verspannung und deren Anwendung zur Steigerung der Leistungsfähigkeit von MOSFETs. Die in SIMBA implementierten Modelle zur verspannungs-abhängigen Änderung der Ladungsträgerbeweglichkeit und Lage der Bandkanten werden ausführlich dargestellt und deren Einfluss auf die elektrischen Parameter von MOSFETs untersucht. Weiterhin wird die Verspannungsverteilung für verschiedene Herstellungsvarianten mittels der Prozess-simulation berechnet und die Wirkung auf die elektrischen Parameter dargestellt. Exponential- und Gaußverteilungsfunktionen bilden die Grundlage, um die mechanische Verspannung in der Bauelementesimulation nachzubilden, ohne die Verspannungsprofile aus der Prozesssimulation zu übernehmen. Darüber hinaus werden die Grenzfrequenzen der Logiktransistoren in Bezug auf die parasitären Kapazitäten und Widerstände und zur erweiterten MOSFET-Charakterisierung dargestellt.

Im Rahmen dieser Arbeit werden haftstellen-basierte Speicherzellen als mögliche Alternative zum bestehenden Floating-Gate Konzept untersucht. Hierbei wird zunächst mittels Simulation und ausgewählten Messverfahren das Verständnis der Funktionsweise vertieft. Der darauffolgende Abschnitt befasst sich mit der Verbesserung der elektrischen Eigenschaften, basierend auf Änderungen der verwendeten Materialien und dem räumlichen Aufbau. Abschließend erfolgt die Untersuchung der Anwendbarkeit des Zellkonzeptes in hochdichten Zellenfeldern.

Die vorliegende Arbeit beschäftigt sich mit dem Aufbau und der Durchführung eines Teststand für Gateoxidstresstests mit einer gestuften Anhebung der Spannung und einer anschließenden Datenauswertung, um den Anwendern eine Möglichkeit zur Ermittlung der extrinsischen und intrinsischen Fehler von Bauelementen zu ermöglichen. Hierbei wurden Unterschiede zwischen den verschiedenen Herstellern von Si-IGBTs und SiC-MOSFETs gefunden und auch zwischen verschiedenen Bauelementtypen des gleichen Herstellers von SiC-MOSFETs. Zusätzlich dazu wurden die geltenden Empfehlungen für Heißsperrdauertests und Sperrtests unter feuchter Wärme auf die Nutzbarkeit für Anwender untersucht. Hierbei zeigt sich, dass in Hinblick auf die höhere Betriebstemperatur der Bauelemente die geltenden Empfehlungen für Heißsperrdauertests überarbeitet werden sollte. Für die anwendungsnahe Durchführung eines Sperrtests unter feuchter Wärme sollten ebenfalls die geltenden Empfehlungen überarbeitet werden, da für Bauelemente mit größeren Sperrspannungen als 100 V, die Sperrspannung in der Anwendung über 80 V liegt.:Inhaltsverzeichnis Abkürzungsverzeichnis Formelverzeichnis Vorwort 1 Einleitung 2 Dielektrika in Leistungsbauelementen 2.1 Anwendungen und Anforderungen an Dielektrika in Leistungshalbleitern 2.1.1 Passivierung 2.1.2 Gateoxid 2.2 Alterungsmechanismen von Dielektrika 2.2.1 Ladungen, Haftstellen bzw. Fehler im Oxid 2.2.2 Das E-Modell 2.2.3 Das 1/E-Modell 2.2.4 Zusammenspiel der beiden Mechanismen 2.2.5 Elektrochemische Migration 2.3 Grenzfläche von Dielektrika und Halbleiter 2.4 Beschleunigungsmodelle 2.4.1 Das Arrhenius-Modell 2.4.2 Das Exponential-Modell 2.4.3 Das Inverse Potenz Gesetz - IPL (Inverse Power Law) 2.4.4 Das Verallgemeinerte Eyring-Modell 2.4.5 Berechnung der Lebensdauer bei gestuften Beschleunigungstests am Beispiel eines gestuften Gatestresstests mit Anwendung des verallgemeinerten Eyring-Modells 3 Experimenteller Aufbau 3.1 HTRB - High Temperature Reverse Bias Test 3.2 H3TRB - High Humidity High Temperature Reverse Bias Test 3.2.1 Testaufbau des H3TRB 3.2.2 Teststrategie des H3TRB 3.3 HTGS -Hochtemperatur Gatestresstest 3.3.1 Testaufbau des HTGS 3.3.2 Teststrategie des HTGS 3.4 Testauswertung 4 Experimentelle Ergebnisse 4.1 Ergebnisse des HTRB 4.1.1 Diskrete Bauelemente - D2Pak und CanPAK 4.1.2 HTRB SiC-Bauelemente 4.2 Ergebnisse des H3TRB 4.2.1 Test von Silicon-Vergussmassen 4.2.2 Diskrete Bauelemente - D2Pak und CanPAK 4.2.3 SiC-MOSFET-Modul 4.2.4 SiC-Dioden 4.3 Ergebnisse des HTGS 4.3.1 HTGS - IGBTs 4.3.2 HTGS - SiC-MOSFET 5 Zusammenfassung und Ausblick Anhang A Daten H3TRB Projekt HiT-Modul B Verwendete Geräte B.1 Sperrmessung B.2 Thresholdspannungsmessung B.3 Mikroskop B.4 Klimakammer Literaturverzeichnis Abbildungsverzeichnis Tabellenverzeichnis Lebenslauf

Im Rahmen dieser Arbeit werden haftstellen-basierte Speicherzellen als mögliche Alternative zum bestehenden Floating-Gate Konzept untersucht. Hierbei wird zunächst mittels Simulation und ausgewählten Messverfahren das Verständnis der Funktionsweise vertieft. Der darauffolgende Abschnitt befasst sich mit der Verbesserung der elektrischen Eigenschaften, basierend auf Änderungen der verwendeten Materialien und dem räumlichen Aufbau. Abschließend erfolgt die Untersuchung der Anwendbarkeit des Zellkonzeptes in hochdichten Zellenfeldern.:Kurzfassung Abstract 1 Einleitung 2 Grundlagen aktiver Halbleiterelemente 2.1 Die MOS-Struktur 2.2 Der MOS-Feldeffekt-Transistor 2.3 Nichtflüchtige Festkörperspeicher 2.4 Speicherarchitekturen 2.5 Charakterisierungsmethoden von Halbleiter-Speicherelementen 3 Defektbasierte Ladungsspeicherung in dielektrischen Schichten 3.1 Physikalische Grundlagen von Haftstellen 3.2 Betrachtung der vertikalen Ladungsverteilung mit Hilfe von Simulationen 3.3 Ableitung der vertikalen Ladungsverteilung aus Messungen 4 Elektrisches Verhalten einer haftstellen-basierten Speicherzelle 4.1 Auswirkung von inhomogen verteilter Ladung in der Speicherschicht 4.2 Auswirkungen von Al2O3-Topoxid auf das Zellverhalten 4.3 Auswirkung des Steuerelektrodenmaterials auf das Zellverhalten 4.4 Einfluss von Kanal- und Source/Drain-Dotierung 5 Integration in eine stark skalierte NAND Architektur 5.1 Auswirkung struktureller Effekte auf die Speicherzelle 5.2 Störmechanismen beim Betrieb von stark skalierten NAND-Speichern 6 Zusammenfassung und Ausblick 6.1 Zusammenfassung 6.2 Ausblick Danksagung Lebenslauf Symbol- und Abkürzungsverzeichnis Literaturverzeichnis

Diploma thesis describes the design of an switched mode power supply with switching at zero voltage for driving the anode of Anode-layer type ion source. First aim of thesis is ion sources and specialy Anode-layer type of ion source in detail. Main aim of thesis are important aspects of the design of switching mode power supply, which comes later the detailed construction of an switched mode power supply with output voltage 2800 V at output power 2800 W.

Diese Arbeit beschäftigt sich mit der „First-Principles“ atomskaligen Modellierung der HfO2-basierten high-k-Gate-Isolatorschichten der Metalloxid-Halbleiter-Feldeffekttransistoren. Die theoretischen Untersuchungen basieren auf Dichtefunktionaltheorie und Nichtgleichgewicht-Greensche-Funktion-Formalismen. Eine der wichtigsten Eigenschaften eines Gate-Isolators ist der Wert seiner Bandlücke. Die Bandlücke eines gemischten Festkörpers aus SiO2 und ZrO2 oder HfO2 wird auf der Grundlage der „Generalized Quasi-Chemical“ Approximation in Kombination mit dem „Cluster Expansion“ Ansatz berechnet. Zu diesem Zweck wurde Dichtefunktionaltheorie für die Berechnung der Eigenschaften verschiedener Konfigurationen möglicher Elementarzellen durchgeführt. Es wurde ein fast linearer Verlauf für die Bandlücke eines aus SiO2 und HfO2 gemischten Festkörpers berechnet. Im Vergleich zu dem üblichen SiO2 Gate-Isolator, haben die high-k-Gate-Isolatoren eine höhere Defektdichte, die hauptsächlich aus Sauerstoffleerstellen bestehen. Dies führt zu mehreren Problemen, wie zum Beispiel höherer Leckstrom, Schwellenspannungsverschiebung und Degradation des Gateoxids. Daher wurde eine umfassende Untersuchung der verschiedenen Eigenschaften von Sauerstofffehlstellen in HfO2 durchgeführt, indem wichtige Parameter wie zum Beispiel die Formationsenergien und die Lage der Defektniveaus in der Bandlücke berechnet wurden. Es wurde durch die theoretischen Berechnungen gezeigt, dass die schädlichen Auswirkungen von Sauerstofffehlstellen durch die Einführung von Lanthan-Atomen in dem HfO2 Kristallgitter teilweise zu verringern sind. Energetisch gesehen bevorzugen die Lanthan-Atome die Hf-Gitterplätze in der Nachbarschaft einer Sauerstofffehlstelle und führen dadurch zu der Passivierung durch Sauerstoffleerstelle induzierten Defektniveaus. Die high-k-Isolatorschicht in den heutigen Transistoren besteht aus drei Schichten: einem Metallgate, einer HfO2-Schicht als Haupt-Gate-Isolator und einer sehr dünnen SiO2 Übergangsschicht zwischen Gateoxid und Si. Die Einführung eines Metallgates führt zu einigen Problemen bei der Einstellung einer geeigneten Schwellenspannung in den Transistoren. Theoretische Berechnungen in einer komplexen Modellstruktur von der Si/SiO2/HfO2-Grenzfläche zeigen, dass die dotierten Lanthan-Atome energetisch die SiO2/HfO2-Grenzfläche bevorzugen, was wiederum ein Dipolmoment an der Grenzfläche erzeugt. Dieses Dipolmoment kann verwendet werden, um die richtige Schwellenspannung wieder einzustellen. Schließlich wird in den experimentellen Messungen festgestelltes progressives Degradationsverhalten von high-k-Gate-Isolatoren mit einem theoretischen Modell erklärt. Dieses Modell basiert auf ab-initio-Berechnungen und zeigt, wie die Erzeugung geladener Sauerstoffleerstellen und deren Migration unter der angelegten Gatespannung zu einer progressiven Erhöhung des Leckstroms und folglich zu einer Degradation der Isolatorschicht führt.:List of Figures 7 List of Tables 9 List of Symbols 10 List of Abbreviations 11 Chapter 1: Introduction 12 Chapter 2: Theory of Atomic-Scale First-Principles Calculations 15 2.1 Theoretical methods 15 2.2 Density functional theory 17 2.3 Non-equilibrium Green’s function formalism 23 Chapter 3: Calculations for Bulk High-k Materials 27 3.1 Bulk high-k materials 27 3.2 Crystalline insulators 27 3.3 Solid solutions 29 3.3.1 Cluster expansion approach 30 3.3.2 Band gap and bowing parameter 33 3.3.3 Calculation of internal stress 40 3.4 Leakage current 41 Chapter 4: Defects in Bulk High-k Materials 43 4.1 Defects in high-k gate dielectrics 43 4.2 Oxygen vacancies in monoclinic HfO2 44 4.2.1 Neutral oxygen vacancies 44 4.2.2 Charged oxygen vacancies 46 4.3 Hybrid functional 50 4.4 Double oxygen vacancies 56 4.5 Interaction of oxygen vacancies with La-doping 61 4.5.1 La doping in m-HfO2 61 4.5.2 Complex LaHfVO defects 64 Chapter 5: Interface Properties of High-k Gate Stack 72 5.1 high-k gate-stack 72 5.1.1 Atomic-scale model structure for a high-k gate-stack 72 5.1.2 Electronic structure 74 5.1.3 Leakage current 76 5.2 Band offset 80 5.3 Threshold voltage engineering with La doping 84 Chapter 6: Degradation of the High-k Gate Stack 90 6.1 Reliability issues in high-k gate-stack 90 6.2 Calculations and experimental methods 91 6.3 Leakage current 92 6.4 Defect generation 100 6.5 Explaining progressive SILC in high-k dielectrics 102 Chapter 7: Conclusions 104 Bibliography 106 Selbständigkeitserklärung 119 Danksagung 120 Lebenslauf 121 Veröffentlichungen 122 / This thesis deals with the first-principles atomic-scale modeling of the HfO2-based high-k gate-insulator layer of the metal-oxide-semiconductor field-effect transistors. The theoretical investigations are based on density functional theory and non-equilibrium Green's function formalisms. One of the important properties of the gate insulator is the value of its band gap. The band gap of amorphous solid mixtures of SiO2 and ZrO2 or HfO2 is calculated based on generalized quasi-chemical approximation combined with a cluster expansion approach, by performing density functional calculations on different configurations of possible unit cells. An almost linear variation of the band gap is obtained for solid mixtures of SiO2 and HfO2. One drawback of the high-k gate-insulator, comparing to the standard SiO2, is high density of defects, particularly oxygen vacancies, which leads to several problems such as enhancement of the leakage current, threshold voltage instability, and degradation of the gate-oxide. A comprehensive investigation of different properties of oxygen vacancies in HfO2 is conducted by the calculation of formation energies and induced trap levels. It is shown based on theoretical calculations that the harmful effects of oxygen vacancies can be partially healed by introducing lanthanum atoms into the defected HfO2 crystal. Lanthanum atoms energetically prefer to occupy Hf lattice sites close to the oxygen vacancies and passivate the induced defect levels. The state-of-the-art high-k gate-stacks consist of a metal-gate on a HfO2 layer, as the main part of the gate insulator, and a very thin SiO2 intermediate layer between high-k material and Si. The introduction of a metal-gate raises some problem in the adjustment of an appropriate threshold voltage. Theoretical calculations in a complex model structure of the Si/SiO2/HfO2 interface reveals that the lanthanum atoms energetically prefer to stay at the SiO2/HfO2 interface, which in turn results in a dipole moment. This dipole moment can be employed to adjust the threshold voltage in high-k/metal-gate stacks. Finally, a theoretical model, which can quiet well explain the experimental measurements, is introduced for the progressive degradation of the high-k gate-insulators. This model is based on ab-initio calculations and shows how the generation of charged vacancies and their migration under the applied gate voltage leads to the progressive enhancement of the leakage current and consequently to the degradation of the insulator layer.:List of Figures 7 List of Tables 9 List of Symbols 10 List of Abbreviations 11 Chapter 1: Introduction 12 Chapter 2: Theory of Atomic-Scale First-Principles Calculations 15 2.1 Theoretical methods 15 2.2 Density functional theory 17 2.3 Non-equilibrium Green’s function formalism 23 Chapter 3: Calculations for Bulk High-k Materials 27 3.1 Bulk high-k materials 27 3.2 Crystalline insulators 27 3.3 Solid solutions 29 3.3.1 Cluster expansion approach 30 3.3.2 Band gap and bowing parameter 33 3.3.3 Calculation of internal stress 40 3.4 Leakage current 41 Chapter 4: Defects in Bulk High-k Materials 43 4.1 Defects in high-k gate dielectrics 43 4.2 Oxygen vacancies in monoclinic HfO2 44 4.2.1 Neutral oxygen vacancies 44 4.2.2 Charged oxygen vacancies 46 4.3 Hybrid functional 50 4.4 Double oxygen vacancies 56 4.5 Interaction of oxygen vacancies with La-doping 61 4.5.1 La doping in m-HfO2 61 4.5.2 Complex LaHfVO defects 64 Chapter 5: Interface Properties of High-k Gate Stack 72 5.1 high-k gate-stack 72 5.1.1 Atomic-scale model structure for a high-k gate-stack 72 5.1.2 Electronic structure 74 5.1.3 Leakage current 76 5.2 Band offset 80 5.3 Threshold voltage engineering with La doping 84 Chapter 6: Degradation of the High-k Gate Stack 90 6.1 Reliability issues in high-k gate-stack 90 6.2 Calculations and experimental methods 91 6.3 Leakage current 92 6.4 Defect generation 100 6.5 Explaining progressive SILC in high-k dielectrics 102 Chapter 7: Conclusions 104 Bibliography 106 Selbständigkeitserklärung 119 Danksagung 120 Lebenslauf 121 Veröffentlichungen 122