De nos jours, les nouvelles technologies ne cessent d'évoluer et de former une partie intégrante dans la vie quotidienne de chacun. Ces dernières profitent du développement de systèmes électroniques complexes qui nécessitent l'utilisation de composants mémoires de plus en plus performants et présentant de grandes capacités de stockage. Ainsi, dans cette course à la miniaturisation, la technologie Flash jusqu'ici prépondérante sur le marché des mémoires non volatiles laisse aujourd'hui entrevoir ses limites. En conséquence, différentes mémoires émergentes résistives sont développées et parmi celles-ci se trouvent les mémoires à changement de phase PCRAM qui présentent un grand intérêt dans le monde des mémoires non volatiles grâce à leur bonne capacité de réduction d'échelle ainsi que leur coût réduit par rapport aux mémoires Flash. Cependant, pour être compétitives face aux autres technologies et pour prétendre à des applications embarquées, elles doivent répondre à plusieurs challenges tels que réduire leur courant de programmation, augmenter leur vitesse de programmation et améliorer leur stabilité thermique. Pour cela, différentes voies sont explorées dans la littérature, notamment l'utilisation d'architectures innovantes ou de matériaux à changement de phase alternatifs. Dans cette thèse, nous nous sommes intéressés à l'investigation des mécanismes de défaillance qui affectent la stabilité thermique et temporelle des mémoires à changement de phase, plus précisément la rétention de l'état RESET et la stabilité des états programmés affectée par le phénomène de « drift ». Le développement de matériaux alternatifs utilisant une stoechiométrie optimisée ou incorporant un dopage nous permet d'obtenir des dispositifs performants d'un point de vue électrique et présentant des propriétés de rétention satisfaisant les spécifications des applications embarquées en particulier l'automobile. De plus, grâce au développement d'une nouvelle procédure de pré-codage, ces dispositifs permettent de conserver les données préprogrammées sur la puce mémoire au cours de l'étape de soudure de cette dernière sur le circuit électronique. Ils constituent une solution prometteuse pour les applications de cartes sécurisées. Enfin, nous avons proposé une procédure de programmation optimisée qui permet de diminuer l'effet du drift de la résistance de l'état SET observé pour les matériaux alternatifs. Ensuite, nous avons montré via des mesures de bruit à basses fréquences que cet effet est dû à la relaxation structurale des zones amorphes présentes dans ces matériaux actifs. De plus, nous avons mis en évidence pour la première fois la diminution du bruit normalisé de l'état SET ainsi que l'influence majeure des défauts d'interfaces sur le bruit à basses fréquences de cet état. / Nowadays, new technologies are rising steadily and forming an integral part in the daily lives of everyone. They take advantage of the development of electronic systems for which the complexity requires the use of memory devices more and more efficient and with large storage capacities. Because of some performance degradation, the scaling of Flash technology who was so far predominant in the non-volatile memories market, is today reaching its limits. As a result, different emerging resistive memories are being developed. Among them, the phase-change memory technology PCRAM is very attractive because of its non-volatility, scalability, as well as reduced cost compared to standard Flash. Nevertheless, to compete with other technologies and to address the embedded applications market, PCRAM still face some challenges, such as decreasing the programming current densities, increasing the programming speed and increasing the thermal stability of the two memory states. For that purpose, different solutions have been tried in the literature, including using new device architectures and optimized phase-change materials. In this work, we are interested in investigating the failure mechanisms that affect thermal and temporal stability of phase change memories, in particular the retention of the RESET state and the stability of the programmed states disturbed by the drift phenomenon. The development of alternative materials using an optimized stoichiometry or incorporating doping allows us to achieve high electrical performance devices and to reach the required retention properties of embedded applications and particularly the automotive one. Moreover, thanks to the development of a new pre-coding procedure, these devices allow to keep stable the preprogrammed data on the memory chip during the soldering step of the latter on the electronic circuit. They represent a promising solution for Smart-Card applications. Finally, we have proposed an optimized programming procedure which enables to reduce the drift effect of the resistance of the SET state observed for optimized materials. This drift phenomenon was investigated by using low frequency noise measurements. Therefore, we have shown that this effect is due to the structural relaxation of amorphous parts in the active material. Besides, we highlighted for the first time the major influence of interface defects on the low-frequency noise of this state.

"L’industrie nano repousse constamment les limites de la miniaturisation. Pour les systèmes CMOS à mémoires non-volatiles, des phénomènes qui étaient négligeables autrefois sont à présent incontournables et nécessitent des modèles de plus en plus complexes pour décrire, analyser et prédire le comportement électrique de ces dispositifs.Le but de cette thèse est de répondre aux besoins de l’industriel, afin d’optimiser au mieux les performances des produits avant et après les étapes de production. Cette étude propose des solutions, comme des méthodes de test innovantes pour des technologies telles que les mémoires non-volatiles EEPROM embarquées.La première méthode proposée, consiste à extraire la densité de pièges (NiT) générée, au cours du cyclage, dans l’oxyde tunnel de cellules EEPROM, à partir d’une Macro cellule de test reprenant toutes les caractéristiques d’un produit fini. Les résultats expérimentaux sont ensuite injectés dans un modèle analytique décrivant le phénomène de SILC (Stress Induced Leakage Current) qui est le principal effet issu de ces pièges. La densité de pièges en fonction du nombre de cycles est ensuite extraite par interpolation entre les courbes expérimentales et les courbes simulées par le modèleLa seconde méthode propose une étude de corrélation statistique entre le test traditionnel de mise en rétention et le test de stress électrique aux bornes de l’oxyde tunnel, proposant des temps d’exécution bien plus courts. Cette étude se base sur les populations de cellules défaillantes à l’issue des deux tests. C’est en comparant les distributions sur ces populations qu’une loi de corrélation apparaît sur la tendance comportementale des cellules." / The nano industry constantly extends the size limits, especially for CMOS devices with embedded non-volatile memories. Each size reduction step always induces new challenges caused by phenomenon which were previously negligible. As a result, more complex models are required to describe, analyze and predict as well as possible the electrical behaviors. The main goal of this thesis is to propose solutions to the industry in term of test, to optimize the performances before and after the whole process steps. Thus, this study proposes two innovative methodologies dedicated to embedded non-volatile EEPROM memories based devices.The first of them consists in to extract the post-cycling generated tunnel oxide traps density (NiT), directly from a macro cell. The experimental results are then used to be compared with an analytical model calculation which perfectly describes the Stress Induced Current phenomena (SILC). This electrical current directly comes from the generated traps inside the cells tunnel oxide. An interpolation is then done between the model and the experimental resulting curves, to extract the tunnel oxide traps density.The second study proposes a method of statistical correlation between the traditional retention test and testing of electrical stress across the tunnel oxide which has shorter execution time. This study is based on cell populations after failing both tests. By comparing the distributions of these populations a correlation law appears between the cells behavioral tendencies. Following this study the replacement of long retention tests by shorter electrical stress tests may be considered.

Le marché des objets connectés sécurisés est en plein essor et nécessite des plateformes de développement faible consommation pour des applications sans contact dans des facteurs de forme réduits. La réduction du facteur de forme impacte l’antenne et entraîne une baisse de l’énergie disponible dans la puce, qui, pour travailler à performances égales, doit voir sa consommation diminuer drastiquement. Un des principaux contributeurs à la consommation est la mémoire non-volatile embarquée (eNVM) utilisée pour le stockage et l’exécution du code. Il faut donc, pour une technologie donnée, être capable de concevoir des blocs périphériques du plan mémoire de manière à réduire la consommation au maximum. L’objectif de la thèse est donc de sélectionner une technologie eNVM très faible consommation compatible avec le procédé technologie CMOS classique, d’identifier les blocs critiques lors des opérations de la mémoire, et enfin de proposer des solutions de minimisation de la consommation pour chaque bloc critique. Pour ce faire, une étude de toutes les mémoires non volatiles embarquées disponibles sur le marché est réalisée. Il en ressort que la technologie Flash, en particulier la Flash NOR embarquée de type SuperFlash® ESF3, est la mieux adaptée pour les systèmes télé-alimentés. L’étude de la macro Flash NOR montre que durant l’écriture et l’effacement, la consommation du système est en partie liée à la génération de la haute tension par les pompes de charge. Par contre, durant la lecture, les performances globales du système sont déterminées par l’amplificateur de lecture. Ainsi, un travail de conception de chaque bloc individuel est mis en oeuvre pour réduire la consommation. / The market of secure connected devices is booming and requires low power development platforms for contactless applications in reduced form factors. The reduction in the form factor impacts the antenna size and thus leads to a decrease of the energy available in the chip, which should reduce drastically its consumption while keeping performances. One of the main contributors to the chip consumption is the embedded non-volatile memory (eNVM) used for storage and code execution. Therefore, for a given technology, it is necessary to design peripheral blocks of the memory array under strong consumption constraints. The aim of the thesis is to select a very low-power embedded nonvolatile memory technology compatible with the classical CMOS process, to identify the critical blocks during the operations of the memory, and finally to propose solutions to minimize the power consumption of each critical block.In order to do this, a study of all the embedded non-volatile memories available on the market is carried out. It emerges that the Flash technology, in particular the SuperFlash® ESF3 based NOR Flash technology, is best suited for remote-powered systems. The study of the NOR Flash macrocell shows that during write and erase operations, the system consumption is mainly related to the high voltage generation by charge pumps. However, during a read operation, overall performances of the system is determined by the sense amplifier. A design work for each individual block is then implemented to reduce consumption.

De nombreuses applications industrielles spécifiques dans les secteurs tels que l'automobile, le médical et le spatial, requièrent un très haut niveau de fiabilité. Ce type d'applications fonctionnant sous des contraintes sévères (haute température, corrosion, vibration, radiations,…) impose aux industriels des spécifications particulières en termes de fiabilité et de consommation d'énergie. Dans ce contexte, les travaux menés ont pour objectif d'étudier la fiabilité des mémoires Flash embarquées pour des applications faible consommation et à forte contrainte de fiabilité. Après une introduction orientée sur les deux volets d'étude que sont la caractérisation électrique et le test de mémoires non volatiles, un modèle physique capable de modéliser le courant de SILC a été développé. Cet outil permet de répondre à la problématique de perturbations en lecture (read disturb) et donne aux designers et technologues un moyen d'estimer le taux de défaillance de cellules mémoires en fonction de paramètres physiques, géométriques et électriques ainsi que des moyens d'action afin de minimiser ce phénomène indésirable. La fiabilité (oxyde tunnel, endurance) et les performances (consommation énergétique) de la cellule Flash sont ensuite étudiées en explorant les variations de paramètres du procédé de fabrication et des conditions électriques de fonctionnement. Enfin, une étude originale menée en temps réel sur plus de 15 mois est consacrée à la fiabilité en rétention des mémoires Flash soumises aux effets des particules radiatives présentes dans l'environnement naturel terrestre. / Many specific applications used in automotive, medical and spatial activity domains, require a very high level of reliability. These kinds of applications, working under severe constraints (high temperature, corrosion, vibration, radiations…) challenge memory manufacturers and impose them particular specifications in terms of reliability and energy consumption. In this context, work presented in this thesis aim at studying embedded Flash memories reliability for low power and high reliability applications. After an introduction oriented on areas of electrical characterizations and Test of non-volatile memories, a physical model of SILC leakage current is developed. This tool is used to answer to disturbs problematic and gives to designers and technologists a way to estimate the failure rate of memory cells according to physical, geometrical and electrical parameters, giving leads to minimize this unwanted phenomenon. Reliability (tunnel oxide, cell endurance) and performances (energy consumption) of Flash memory cell are then studied exploring process parameters variations and electrical conditions optimizations. Finally, an original real-time experiment over more than 15 months is focused on Flash memories retention reliability due to irradiative particles effects of natural terrestrial environment.

A l’ère du « big data » et de l’intelligence artificielle, les recherches pour trouver de nouvelles façons de stocker et traiter l’information se multiplient. Dans le domaine des mémoires non volatiles, cette émulation a conduit à l’émergence de nouveaux composants, dont les OxRAM (oxide-based resistive random access memories) auxquels nous nous sommes intéressés dans cette thèse. Il s’agit d’un empilement métal-oxyde-métal où la couche d’oxyde commute entre au moins deux états de résistance stables lorsqu’une tension est appliquée. Nos travaux ont porté sur l'étude électrique de dispositifs en croix, de dimensions submicroniques (500 x 500 nm2 ou 100 x 100 nm2) avec, comme oxyde diélectrique, le dioxyde d’hafnium HfO2 ou le dioxyde de titane TiO2. Pour l'élaboration des oxydes, nous avons mis en oeuvre le dépôt par jets moléculaires (ou MBE pour molecular beam epitaxy), technique très peu utilisée jusqu’ici dans la communauté des OxRAM. Cette technique d'ultravide permet d'obtenir des films très purs alors qu'avec l’ALD (pour atomic layer deposition), le précurseur employé induit une contamination en carbone, azote ou chlore. L'une des clés de l’optimisation des propriétés électriques se trouve dans le contrôle de la quantité et de la distribution des lacunes d’oxygène. A cet effet, nous avons exploré l’incorporation de divers éléments aux couches de HfO2 et TiO2. La microstructure et la composition des films d'oxyde ainsi dopés ont été analysées, puis les dispositifs OxRAM ont été fabriqués et leurs caractéristiques électriques (courant-tension) ont été étudiées. Pour les OxRAM à base de HfO2 (mettant en jeu un mécanisme filamentaire), nous avons tout d'abord optimisé l'élaboration de HfO2 par MBE. Nous avons obtenu des dispositifs dont les propriétés électriques se situent au niveau de l'état de l'art international, notamment pour la fenêtre mémoire. Grâce à la croissance par MBE, nous obtenons une plus petite tension de forming et une plus grande fenêtre mémoire que pour des composants similaires, que nous avons fabriqués à partir de films préparés par ALD. Nous suggérons un lien entre contaminants carbonés et largeur de la fenêtre mémoire. Par rapport à l'état de l'art, nos objectifs étaient d’abaisser les courants de fonctionnement et d’atténuer la variabilité entre nombreux cycles ainsi qu'entre composants. Nous avons pour cela examiné les effets de l'ajout dans HfO2 des éléments Al, La ou Ti (de quelques % jusqu'à 30 %), par co-dépôt avec Hf. Grâce à ces additions, nous parvenons à réduire le courant de reset, la tension de forming et la variabilité du courant de reset. De plus, les mesures XPS (pour X-ray photoelectron spectroscopy) montrent une augmentation du taux de lacunes dans les couches La-HfO2, Ti-HfO2 et Al-HfO2. Concernant les composants à base de TiO2 (impliquant des mécanismes de type interfacial à l'une des deux interfaces avec les électrodes, dite active), nos objectifs étaient de diminuer les courants de fonctionnement et d’augmenter le nombre d’états de résistance accessibles stables. A cette fin, nous avons privilégié, là aussi, des stratégies matériaux. Nous avons modifié l'interface active du dispositif en y incorporant des hétéroéléments (Ne, N et B) par implantation ionique. La teneur en lacunes d’oxygène a été analysée par XPS tandis que la mobilité des lacunes a été quantifiée via leur énergie d’activation de diffusion Ea. Afin de déterminer Ea, nous avons mis au point un protocole expérimental original. Ainsi, nous avons établi que l'azote, dopant de type p dans TiO2, accroît la mobilité des lacunes tandis que le bore, dopant de type n, l’entrave et le néon, inerte, n'a pas d'incidence. L'énergie d'activation est minimale (0,4 eV) pour une implantation en azote de 1018 ions/cm3. La mobilité des lacunes n'est cependant pas le seul paramètre à améliorer : le transport des électrons à travers la barrière Schottky TiO2/Pt joue également un rôle crucial. [...] / In the age of big data and artificial intelligence, researches to find new ways to process and store the information multiply. In the field of non-volatile memories, this emulation has led to the emergence of new components, such as OxRAM (for oxide-based random access memories) in which we have been interested in during this PhD. It is a metal-oxide-metal stack where the oxide layer is able to switch between at least two stable resistance states under an applied voltage. In this work, we have studied sub-micrometer cross-point devices (500 x 500 nm2 or 100 x 100 nm2) with hafnium dioxide (HfO2) or titanium dioxide (TiO2) as dielectric oxide. The oxides have been deposited by molecular beam epitaxy (MBE), a technique that has rarely been used so far in the OxRAM community. With this ultra-vide technique, we can obtain very pure films whereas with atomic layer deposition (ALD), precursors induce carbon, nitrogen or chlorine contaminations. For the electrical properties optimization, one of the keys is the concentration and distribution control of oxygen vacancies. Regarding that, we have explored the incorporation of various elements in HfO2 and TiO2 layers. The microstructure and the composition of these doped films have been analyzed, afterward OxRAM devices have been fabricated and their electrical characteristics (current-voltage) have been studied. For HfO2-based OxRAM (involving a filamentary mechanism), we have firstly optimized the MBE HfO2 deposition. The devices then obtained have electrical properties which are as good as those of the state-of-the-art components, in particular for the memory window. Moreover, these MBE deposited devices have a smaller forming voltage and a larger memory window than equivalent components that we have fabricated with ALD grown layers. So, we suggest a link between carbon impurities and memory width. In light of the state of the art, our objectives were to lower working currents and to reduce the variability between numerous cycles and between components too. To this end, we have examined the effects of adding Al, La or Ti elements in HfO2 (from few % to 30 %), by co-deposition with Hf. Thanks to these additions, we manage to decrease the reset current, the forming voltage and the variability of the reset current. Furthermore, X-ray photoelectron spectroscopy (XPS) measurements show an increase of vacancies amount in La-HfO2, Ti-HfO2 and Al-HfO2 layers. Concerning TiO2-based components (for which the mechanism is interfacial and takes place at one of the two electrode interfaces, said active), our goals were to diminish working currents and to augment the number of accessible stable resistance states. For this purpose, we have also focused on material strategies. We have modified the active interface by heteroelements ion implantation (Ne, N and B). The oxygen vacancies content has been analyzed by XPS while the vacancies mobility has been quantified via their activation energy diffusion Ea. In order to determine Ea, we have developed an original experimental protocol. In this way, we establish that nitrogen, which is a p-type dopant in TiO2, heightens the oxygen vacancies mobility, whereas boron, which is a n-dopant, hinders it and the neon, inert, does not have any effect on vacancies mobility. The activation energy is minimal (0.4 eV) for a nitrogen dose of 1018 ions/cm3. However, the oxygen vacancies mobility is not the only parameter that we have to improve: the electronic transport through the TiO2/Pt Schottky barrier plays also a crucial role. The results achieved during this PhD attest to the pertinence of the MBE utilization and of an analysis that combines ionic and electronic aspects in order to improve the resistive switching phenomenon understanding and the OxRAM performances.

Ces dix dernières années, les technologies de stockage non-volatile Flash ont joué un rôle majeur dans le développement des appareils électroniques mobiles et multimedia (MP3, Smartphone, clés USB, ordinateurs ultraportables…). Afin d’améliorer davantage les performances, augmenter les capacités et diminuer les coûts de fabrication, de nouvelles solutions technologiques sont aujourd’hui étudiées pour pouvoir compléter ou remplacer la technologie Flash. Citées par l’ITRS, les mémoires résistives polymères présentent des caractéristiques très prometteuses : procédés de fabrication à faible coût et possibilité d’intégration haute densité au dessus des niveaux d’interconnexions CMOS ou sur substrat souple. Ce travail de thèse a été consacré au développement et à l'étude des mémoires résistifs organiques à base de polymère de poly-méthyl-méthacrylate (PMMA) et de molécules de fullerènes (C60). Trois axes de recherche ont été menés en parallèle: le développement et la caractérisation physico-chimique de matériaux composites, l’intégration du matériau organique dans des structures de test spécifiques et la caractérisation détaillée du fonctionnement électrique des dispositifs et des performances mémoires. / Over the past decade, non-volatile Flash storage technologies have played a major role in the development of mobile electronics and multimedia (MP3, Smartphone, USB, ultraportable computers ...). To further enhance performances, increase the capacity and reduce manufacturing costs, new technological solutions are now studied to provide complementary solutions or replace Flash technology. Cited by ITRS, the polymer resistive memories present very promising characteristics: low cost processing and ability for integration at high densities above CMOS interconnections or on flexible substrate. This PhD specifically focused on the development and study of composite material made of Poly-Methyl-Methacrylate (PMMA) polymer resist doped with C60 fullerene molecules. Studies were carried out on three different axes in parallel: Composite materials development & characterization, integration of the organic material in specific test structure and advanced devices and finally detailed electrical characterization of memory cells and performances analysis.

Στη παρούσα Διατριβή διερευνήθηκε η χρήση υλικών υψηλής διηλεκτρικής σταθεράς (high-k) ως οξειδίων ελέγχου σε διατάξεις παγίδευσης φορτίου τύπου MONOS (Μetal-Οxide-Νitride-Οxide-Silicon). Τα οξείδια που εξετάστηκαν ήταν το HfO2, τo ZrO2 και το Al2O3. Η ανάπτυξή τους πραγματοποιήθηκε με χρήση της μεθόδου εναπόθεσης ατομικού στρώματος (ALD). Οι ιδιότητες των δομών μνήμης μελετήθηκαν συναρτήσει: (α) των πρόδρομων μορίων της εναπόθεσης για τα HfO2 και ZrO2, (β) του οξειδωτικού μέσου της εναπόθεσης για την περίπτωση του Al2O3 και (γ) της επακόλουθης ανόπτησης. Η ηλεκτρική συμπεριφορά των δομών εξετάστηκε με την κατασκευή πυκνωτών τύπου MOS. Τα υμένια του HfO2 αναπτύχθηκαν επί διστρωματικής στοίβας SiO2/Si3N4 με (α) αλκυλαμίδιο του χαφνίου (ΤΕΜΑΗ) και Ο3 στους 275 oC, και (β) κυκλοπενταδιενύλιο του χαφνίου (HfD-04) και Ο3 στους 350 οC. Ομοίως, τα υμένια του ZrO2 αναπτύχθηκαν επί διστρωματικής στοίβας SiO2/Si3N4 με: (α) αλκυλαμίδιο του ζιρκονίου (ΤΕΜΑΖ) και Ο3 στους 275 oC και (β) κυκλοπενταδιενύλιο του ζιρκονίου (ZrD-04) με Ο3 στους 350 oC. Ο δομικός χαρακτηρισμός, για το HfO2, φανέρωσε πως η ύπαρξη ή όχι κρυσταλλικού χαρακτήρα και η σύσταση του οξειδίου εξαρτάται τόσο από το πρόδρομο μόριο αλλά και από την ανόπτηση (600 οC, 2 min). Αντίθετα, το ZrO2 έχει σε κάθε περίπτωση κρυσταλλικότητα. Τα ηλεκτρικά χαρακτηριστικά των πυκνωτών Si/SiO2/Si3N4/high-k/Pt, δείχνουν ότι οι δομές έχουν ικανοποιητική συμπεριφορά ως στοιχεία μνήμης αφού όλες οι ιδιότητες πληρούν τις βασικές προϋποθέσεις ως στοιχεία μνήμης, παρά την ανυπαρξία ενεργειακού φραγμού μεταξύ στρώματος παγίδευσης και οξειδίου ελέγχου. Η ικανότητα παγίδευσης και η επίδοση των δομών με HfO2 και ZrO2 δεν διαφοροποιούνται σημαντικά με χρήση διαφορετικού πρόδρομου μορίου ή με την ανόπτηση. Ο έλεγχος όμως της αντοχής των δομών σε επαναλαμβανόμενους παλμούς εγγραφής/διαγραφής αναδεικνύει ότι αμφότερες οι δομές που ανεπτύχθησαν με βάση το κυκλοπενταδιενύλιο έχουν μειωμένη αντοχή ηλεκτρικής καταπόνησης. Τo Al2O3 αναπτύχθηκε χρησιμοποιώντας το μόριο ΤΜΑ και ως οξειδωτικό μέσο: (α) H2O, (β) O3 και (γ) Plasma Ο2 (μέθοδος PE-ALD) σε συνδυασμό με ΤΜΑ. Οι δομές στην αρχική κατάσταση, χωρίς ανόπτηση, χαρακτηρίζονται από ισχυρό ρεύμα έγχυσης ηλεκτρονίων από την πύλη (υπό αρνητικές τάσεις) περιορίζοντας την ικανότητα φόρτισης και την επίδοση διαγραφής. Η ανόπτηση σε φούρνο και αδρανές περιβάλλον (850 ή 1050 oC, 15 min) προκάλεσε σημαντική βελτίωση των ηλεκτρικών χαρακτηριστικών των δομών λόγω του σημαντικού περιορισμού του παραπάνω φαινομένου. Μετά το στάδιο της ανόπτησης οι συνδυασμοί ΤΜΑ/Η2Ο και ΤΜΑ/Plasma Ο2 έχουν καλύτερες χαρακτηριστικές σε σχέση με αυτές του συνδυασμού ΤΜΑ/Ο3. Το φαινόμενο της διαρροής ηλεκτρονίων από την πύλη αποδίδεται στη μεγάλη συγκέντρωση και χωρική κατανομή του υδρογόνου στο υμένιο υψηλής διηλεκτρικής σταθεράς. Τέλος, διερευνήθηκε η τροποποίηση των ιδιοτήτων μνήμης των δομών με εμφύτευση ιόντων αζώτου χαμηλής ενέργειας και υψηλής δόσης στο Al2O3 και επακόλουθη ανόπτηση υψηλής θερμοκρασίας. Η παρουσία αζώτου στο υμένιο καθώς και ο χημικός δεσμός του εμφυτευμένου αζώτου είναι συνάρτηση της θερμοκρασίας ανόπτησης. Επομένως, οι ιδιότητες μνήμης εξαρτώνται από τη μορφή σύνδεσης και την συγκέντρωση του εμφυτευμένου αζώτου στο τροποποιημένο Al2O3. Η υψηλή θερμοκρασία ανόπτησης (1050 οC, 15 min) φαίνεται να αποφέρει δομές με τις καλύτερες ιδιότητες μνήμης. / This thesis studies the functionality of high-k oxides as blocking oxide layers in SONOS type charge-trap memory devices. The oxide materials that were examined were the HfO2, the ZrO2 and the Al2O3. All these blocking oxide layers were deposited by atomic layer deposition technique (ALD). The electrical performance of the trilayer stacks was examined using Pt-gate MOS-type capacitors. The properties of the memory structures were examined as a function of: (a) precursor chemistry of HfO2 and ZrO2 deposition, (b) the deposition oxidizing agent in the case of Al2O3 and (c) subsequent high temperature annealing steps. The HfO2 films were deposited on SiO2/Si3N4 bilayer stacks using: (a) hafnium alkylamide (TEMAH) and O3 at 275 oC, and (b) hafnium cyclopentadienyl (HfD-04) and O3 at 350 oC. Similarly the ZrO2 films were deposited by (a) zirconium alkylamide (TEMAZ) and O3 at 275 oC, and (b) zirconium cyclopentadienyl (ZrD-04) and O3 at 350 oC The structural characterization of the HfO2 showed that the crystallinity of the deposited high-k material depends on the precursor choice and the post deposition annealing step (600 °C, 2 min). On the contrary ZrO2 is deposited in a crystalline phase independent of the deposition conditions and the choice of the precursors. The electrical characterization of Si/SiO2/Si3N4/high-k/Pt capacitors showed that all fabricated structures operate well as memory elements, despite the absence of an energy barrier between the trapping layer and control oxide. The trapping efficiency and the performance of structures with HfO2 or ZrO2 blocking layers do not revealed a dependence upon the precursor chemistry. However, endurance testing using continuous write/erase pulses showed that both structures deposited by cyclopentadienyl precursors cannot sustain the resulting electrical stress. The Al2O3 layers were deposited using the TMA molecule while three different oxidizing agents were used: (a) H2O, (b) O3 and (c) oxygen plasma. Electrical testing of the resulting Pt-gate trilayer capacitors showed that in the deposited condition all three samples were characterized by gate electrode induced electron leakage currents in the negative bias regime, which completely masked the substrate hole injection effects. This effect limits the performance and the functionality of the memory stacks. After a high temperature annealing step (850 or 1050 oC, 15 min) this leakage current is reduced significantly and the stacks can function as memory elements. The results point to suggest that after annealing the best performance is exhibited by the TMA/H2O and TMA/Plasma O2 samples. The effect of gate induced electron leakage current is attributed to hydrogen related contamination, which has been verified by ToF-ERDA in depth profile measurements, at least for the case of TMA/H2O samples. The modification of the memory properties of the SiO2/Si3N4/Al2O3 stacks was also investigated using low energy and high fluence nitrogen implantation into Al2O3 layer. The concentration and the chemical bonding of the implanted nitrogen is a function of annealing temperature. The memory properties of the stack depend therefore on the chemical bonding and the concentration of the remaining nitrogen in the modified Al2O3. The high temperature annealing (1050 oC, 15 min) appears to provide the structures with improved memory properties in terms of retention and fast erase performance.